CN109275259A - 一种pcb板的制作方法和一种pcb板 - Google Patents
一种pcb板的制作方法和一种pcb板 Download PDFInfo
- Publication number
- CN109275259A CN109275259A CN201811098079.0A CN201811098079A CN109275259A CN 109275259 A CN109275259 A CN 109275259A CN 201811098079 A CN201811098079 A CN 201811098079A CN 109275259 A CN109275259 A CN 109275259A
- Authority
- CN
- China
- Prior art keywords
- cabling
- line
- edges
- boards
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提出了一种PCB板制作方法和一种PCB板，在设计PCB板时，将需要的走线分别在各信号层设计完成，设计85欧姆差分走线，根据叠层及85欧姆差分走线计算具体信号走线的线宽线距，以阻抗TDR标准模块走线。设计完成后，将所有走线平行复制到板边位置，距走线终点300mil保持走线与板边垂直，且走线终点距离板边100mil左右，PCB主体与板边复制部分在表层用白色标识框线区别开。打板完成后将复制部分板边位置切开，露出铜线即可，剖切面上磨刀磨平后借助显微镜读取所需参数，待阻抗量测完成后可依据公式反推出介电常数值。切片部分与PCB本体为一个整体，测试参数与本体内参数吻合度最高，且易于保存追溯，本体内的走线可反复多次量测，提高了利用率。
Description
技术领域
本发明涉及PCB(Printed Circuit Board，印刷电路板)技术领域，具体说是一种PCB板的制作方法和一种PCB板。
背景技术
伴随云计算、大数据的广泛发展，信息化逐渐覆盖到社会的各个领域，网络数据量急剧增加，信号速度越来越快，原来很多宽泛的设计规则已经不足以保证信号质量，这势必引起所有设计要素的更严格要求。比如：说新材料的推出层出不穷，新的制造工艺极大降低生产成本，性能也得到了很大提升，无疑提高了设计密度，小型化趋势也一部分得益于此。再者，加工制程能力的增强一方面提高了效率。另一方面，在控制精度上也不可同日而语。给设计人员提供了更大的设计余量，同时，也缩短了产品周期。
产品设计阶段和加工阶段如何更好的对应起来变得更为重要，众所周知，在加工时都是有误差存在的。一般的，板卡介厚、铜厚、线宽等参数公差按照IPC相关规定要求，信号线主要以阻抗为管控目标，但是影响阻抗的因子很多，最终阻抗合规前提下，也要检查影响阻抗各因子是否与设计保持一致。在阻抗影响因子中，介质Dk(即介电常数)值有原始Dk值和工程Dk值两种，供应商提供的板材Dk值是原材料出厂的参考Dk值，往往与实际打板时的真实值差异较大，如果根据初始值计算阻抗并管控的话，很容易出现阻抗超标现象，因此板厂对Dk值的工程反推是新材料引入的必备工作。
如上所说，Dk值反推需要其他因子都确定下来，阻抗可是实时测量，其他因子确定的唯一办法就是做板卡切片，即将板卡所需要位置裁开，在磨刀上将截面磨平后灌胶成既定形状，以方便在显微镜下查看，放置在专用高倍镜下可清晰的看到板卡截面，并可量测所有截面几何信息。再根据公式即可反推出实际Dk值，以备后续计算阻抗使用。切片制作非常耗费人力，且大量切片后不易存放，容易混淆，无法将某一切片和板卡本体对应起来，而且对PCB本体是破坏性的，无法复原。
发明内容
针对以上缺点，本发明提出了一种PCB板的制作方法和一种PCB板，可以一次切片解决易混淆和不好对应问题，可快速追溯板卡加工完成参数，为后续研究提供便利。
本发明实施例提供了一种PCB板的制作方法，包括以下步骤：
S1：根据走线层数要求和板厚要求设计叠层；
S2：根据叠层及设计阻抗计算具体信号走线的线宽线距作为阻抗TDR标准模板；
S3：按照阻抗TDR标准模块走线作为样板；
S4：按照打板后的位置裁切磨切片；
S5：测量出介质厚度、线宽、线距、走线铜厚，使用阻抗计算软件polar反推出介电常数。
进一步的，步骤S2中，根据叠层及设计阻抗计算具体信号走线的线宽线距作为阻抗TDR标准模板的步骤为设计85欧姆差分走线，根据叠层及85欧姆差分走线计算具体信号走线的线宽线距。
进一步的，步骤S3中，按照阻抗TDR标准模块走线作为样板的具体步骤为：
将内外层走线平行复制到板边位置；
将PCB主体与复制到板边位置的板边的走线用白色框线区别。
进一步的，所述板边位置为距走线终点300mil保持走线与板边垂直，并且走线终点距离板边100mil。
进一步的，步骤S4中，按照打板后的位置裁切磨切片的步骤为按照打板后的位置裁切，裁切到露出布线截面。
进一步的，步骤S5中，测量出介质厚度、线宽、线距、走线铜厚，采用显微镜看切片测量出介质厚度、线宽、线距、走线铜厚。
进一步的，步骤S5中，使用阻抗软件polar反推介电常数的步骤包括：
打开polar-Si8100；
选择外层差分无阻焊模式；
输入介质厚度、线宽、线距、走线铜厚和阻抗值。
进一步的，本发明还提出了一种PCB板，该板是根据一种PCB板的制作方法制作成的。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种PCB板制作方法和一种PCB板，在设计PCB板时，将需要的走线分别在各信号层设计完成，根据走线层数要求和板厚要求设计叠层，设计85欧姆差分走线，根据叠层及85欧姆差分走线计算具体信号走线的线宽线距，以阻抗TDR标准模块走线。设计完成后，将所有走线平行复制到板边位置，距走线终点300mil保持走线与板边垂直，且走线终点距离板边100mil左右，PCB主体与板边复制部分在表层用白色标识框线区别开。打板完成后将复制部分板边位置切开，露出铜线即可，剖切面上磨刀磨平后借助显微镜读取所需参数，待阻抗量测完成后可依据公式反推出介电常数值。这样，切片部分与PCB本体为一个整体，测试参数与本体内参数吻合度最高，且易于保存追溯，本体内的走线可反复多次量测，提高了利用率。
附图说明
图1是本发明实施例1的一种PCB板的制作方法流程图；
图2是基于本发明实施例1的样板图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提供了一种PCB板的制作方法。如图1所示为一种PCB板的制作方法流程图。
在步骤S101中，根据走线层数要求和板厚要求设计叠层。在制作PCB板时，将需要走的线分别在各信号层设计完成。
在步骤S102中，根据叠层及设计阻抗计算具体信号走线的线宽线距作为阻抗TDR标准模板。在本实施例中设计85欧姆差分走线，根据叠层及85欧姆差分走线计算具体信号走线的线宽线距。
本发明保护的范围不局限于设计85欧姆差分走线，还可以别的值。
在步骤S103中，按照阻抗TDR标准模块走线作为样板。如图2所示为基于本发明实施例1的样板图。首先将内外层走线平行复制到板边位置。板边的位置为距走线终点300mil保持走线与板边垂直，并且走线终点距离板边100mil。将PCB主体与复制到板边位置的板边的走线用标记区别，在本实施例中采用白色标识框线区别开。
在步骤S104中，按照样板的位置裁切磨切片，裁切到露出布线截面为标准。
在步骤S105中，测量出介质厚度、线宽、线距、走线铜厚，使用阻抗计算软件polar反推出介电常数。
使用专用显微镜看切片，可以测量出介质厚度、线宽、线距和走线厚度的值。把测量处的介质厚度、线宽、线距和走线厚度的值输入到阻抗计算软件polar-Si8100，在本实施例1中采用polar-Si8100，本发明保护的范围不局限于采用polar-Si8100，还可以使用别的计算阻抗的软件。
使用阻抗软件polar-Si8100的步骤为：
打开polar-Si8100；
选择选择外层差分无阻焊模式；
输入介质厚度、线宽、线距、走线铜厚和阻抗值。然后可以反推出实际测量切片的介电常数。
本发明实施例1还提出了一种PCB板，该板是使用一种PCB制作方法制作成的。制成后的切片部分和PCB本体为一个整体，测量参数和本体内参数吻合度最高，且易于保存追溯，本体内的走线可反复多次测量，提高了利用率。
尽管说明书及附图和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造专利的保护范围当中。
Claims (8)
1.一种PCB板制作方法，其特征在于，包括以下步骤：
S1：根据走线层数要求和板厚要求设计叠层；
S2：根据叠层及设计阻抗计算具体信号走线的线宽线距作为阻抗TDR标准模板；
S3：按照阻抗TDR标准模块走线作为样板；
S4：按照样板的位置裁切磨切片；
S5：测量出介质厚度、线宽、线距、走线铜厚，使用阻抗计算软件polar反推出介电常数。
2.根据权利要求1所述的一种PCB制作方法，其特征在于，步骤S2中，根据叠层及设计阻抗计算具体信号走线的线宽线距作为阻抗TDR标准模板的步骤为设计85欧姆差分走线，根据叠层及85欧姆差分走线计算具体信号走线的线宽线距。
3.根据权利要求1所述的一种PCB制作方法，其特征在于，步骤S3中，按照阻抗TDR标准模块走线作为样板的具体步骤为：
将内外层走线平行复制到板边位置；
将PCB主体与复制到板边位置的板边的走线用标记区别。
4.根据权利要求3所述的一种PCB制作方法，其特征在于，所述板边位置为距走线终点300mil保持走线与板边垂直，并且走线终点距离板边100mil。
5.根据权利要求1所述的一种PCB制作方法，其特征在于，步骤S104中，按照样板的位置裁切磨切片的步骤为按照样板的位置裁切，裁切到露出布线截面。
6.根据权利要求1所述的一种PCB制作方法，其特征在于，步骤S5中测量出介质厚度、线宽、线距、走线铜厚，采用显微镜看切片测量出介质厚度、线宽、线距、走线铜厚。
7.根据权利要求1所述的一种PCB制作方法，其特征在于，步骤S5中，使用阻抗软件polar反推介电常数的步骤包括：
打开polar-Si8100；
选择外层差分无阻焊模式；
输入介质厚度、线宽、线距、走线铜厚和阻抗值。
8.一种PCB板，其特征在于，根据权利要求1至7任意一项所述的一种PCB制作方法制作成的一种PCB板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811098079.0A CN109275259A (zh) | 2018-09-20 | 2018-09-20 | 一种pcb板的制作方法和一种pcb板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811098079.0A CN109275259A (zh) | 2018-09-20 | 2018-09-20 | 一种pcb板的制作方法和一种pcb板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109275259A true CN109275259A (zh) | 2019-01-25 |
Family
ID=65197091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811098079.0A Pending CN109275259A (zh) | 2018-09-20 | 2018-09-20 | 一种pcb板的制作方法和一种pcb板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109275259A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109815609A (zh) * | 2019-01-31 | 2019-05-28 | 生益电子股份有限公司 | 一种阻抗大数据自动分析及优化方法及系统 |
| CN113204933A (zh) * | 2021-04-29 | 2021-08-03 | 上海移远通信技术股份有限公司 | 一种pcb拼板确定方法、装置、电子设备及存储介质 |
| CN114076886A (zh) * | 2020-08-20 | 2022-02-22 | 深南电路股份有限公司 | 一种修正pcb介电常数模型的建立方法和修正方法及修正系统 |
| CN115291075A (zh) * | 2022-06-24 | 2022-11-04 | 杭州未名信科科技有限公司 | 一种高速信号质量的测试方法和测试装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020176236A1 (en) * | 2001-05-14 | 2002-11-28 | Fuji Xerox Co., Ltd. | Printed wiring board |
| CN103913641A (zh) * | 2014-03-28 | 2014-07-09 | 广州兴森快捷电路科技有限公司 | 获取pcb材料介电常数的方法 |
| CN105163483A (zh) * | 2015-09-10 | 2015-12-16 | 珠海城市职业技术学院 | 一种线路板Dk测试图形及线路板Dk测试方法 |
| CN107072056A (zh) * | 2017-05-31 | 2017-08-18 | 郑州云海信息技术有限公司 | 一种优化pcie连接器区域信号质量的设计方法 |
| CN107328999A (zh) * | 2017-07-31 | 2017-11-07 | 深圳崇达多层线路板有限公司 | 一种获得计算板材介电常数所需参数值的方法 |
-
2018
- 2018-09-20 CN CN201811098079.0A patent/CN109275259A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020176236A1 (en) * | 2001-05-14 | 2002-11-28 | Fuji Xerox Co., Ltd. | Printed wiring board |
| CN103913641A (zh) * | 2014-03-28 | 2014-07-09 | 广州兴森快捷电路科技有限公司 | 获取pcb材料介电常数的方法 |
| CN105163483A (zh) * | 2015-09-10 | 2015-12-16 | 珠海城市职业技术学院 | 一种线路板Dk测试图形及线路板Dk测试方法 |
| CN107072056A (zh) * | 2017-05-31 | 2017-08-18 | 郑州云海信息技术有限公司 | 一种优化pcie连接器区域信号质量的设计方法 |
| CN107328999A (zh) * | 2017-07-31 | 2017-11-07 | 深圳崇达多层线路板有限公司 | 一种获得计算板材介电常数所需参数值的方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109815609A (zh) * | 2019-01-31 | 2019-05-28 | 生益电子股份有限公司 | 一种阻抗大数据自动分析及优化方法及系统 |
| CN114076886A (zh) * | 2020-08-20 | 2022-02-22 | 深南电路股份有限公司 | 一种修正pcb介电常数模型的建立方法和修正方法及修正系统 |
| CN113204933A (zh) * | 2021-04-29 | 2021-08-03 | 上海移远通信技术股份有限公司 | 一种pcb拼板确定方法、装置、电子设备及存储介质 |
| CN113204933B (zh) * | 2021-04-29 | 2024-05-03 | 上海移远通信技术股份有限公司 | 一种pcb拼板确定方法、装置、电子设备及存储介质 |
| CN115291075A (zh) * | 2022-06-24 | 2022-11-04 | 杭州未名信科科技有限公司 | 一种高速信号质量的测试方法和测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109275259A (zh) | 一种pcb板的制作方法和一种pcb板 | |
| CN105163483A (zh) | 一种线路板Dk测试图形及线路板Dk测试方法 | |
| CN110222381B (zh) | 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端 | |
| Bogatin et al. | Which one is better? Comparing options to describe frequency dependent losses | |
| CN112888173A (zh) | 一种pcb板的加工成型工艺 | |
| CN111031682A (zh) | 一种带卡齿的5g信号屏蔽pcb模块的制作方法 | |
| CN110267437B (zh) | 一种印刷电路板涨缩管控方法及装置 | |
| CN105916301A (zh) | 一种pcb阻抗验证匹配方法及系统 | |
| CN103200779B (zh) | 一种印制电路板间距拉伸方法 | |
| CN105653416A (zh) | 一种光模块性能参数调试方法及系统 | |
| CN110839315B (zh) | 一种沉金工艺测试板的设计方法 | |
| US20100161096A1 (en) | Method for identifying the cutting pattern of pieces of wood such as logs | |
| CN105517373A (zh) | 一种pcb背板外层线路图形的制作方法 | |
| CN205179485U (zh) | 一种线路板Dk测试结构 | |
| CN1467479A (zh) | 二维编码式零位对准标记和编码方法 | |
| US20130007690A1 (en) | Electronic device and simulation method for checking printed circuit board power loss | |
| Wang et al. | Tolerance analysis of 3D printed patch antennas based on interval arithmetic | |
| CN104902690B (zh) | 一种电路板的制作方法 | |
| CN109781048A (zh) | 一种用于蚀刻均匀性分析的测试板及方法 | |
| CN110375696B (zh) | 一种快速推算pcb过孔孔铜厚度的方法 | |
| CN105555040A (zh) | 一种可提高外层图形及钻孔位置精度的pcb的制作方法 | |
| CN101013146A (zh) | 高频微波印制板相对介电常数εr测试方法 | |
| CN108333496B (zh) | 飞针机电容法精度能力的快速测试方法 | |
| CN111537863A (zh) | 基于流胶叠构的pcb信号损耗计算方法 | |
| CN109115159B (zh) | 一种微切片的孔径的确定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190125 |
|
| RJ01 | Rejection of invention patent application after publication |