CN109246363A - 一种dmd系统及其存取方法 - Google Patents

Abstract

本发明公开了一种DMD系统及其存取方法，所述系统包括：上位机、DMD驱动控制板和DMD微镜芯片；所述上位机将图像数据下载至DMD驱动控制板，所述上位机包括：指令发送模块，用于向DMD驱动控制板发送读操作指令和写操作指令；所述DMD驱动控制板包括：FPGA处理模块和若干片具有大容量掉电保存数据功能的存储介质；所述FPGA处理模块接收来指令发送模块下发的写操作指令，将图像数据进行分割然后并行存储在若干片存储介质中，还用于接收指令发送模块下发的读操作指令，从若干片存储介质中读取数据图像进行组合后传输至DMD微镜芯片进行图像曝光。本发明的DMD系统高具有较高的缓存容量，且掉电保存数据，提升了数据读取速率。

Description

一种DMD系统及其存取方法

技术领域

本发明涉及DMD微镜成像曝光领域，具体涉及一种DMD系统及其存取方法。

背景技术

DMD(数字微镜器件)是用数字电压信号控制微镜片执行机械运动来实现光学功能的装置，它由大量微小的反光镜片组成，组成一个微镜阵列，每个微镜都悬挂在一个单独的静态RAM上根据写入SDRAM的是1还是0，均可以单独围绕一个轴旋转到+12o或-12o方向，这样落在DMD的光便可以根据微镜的朝向反射到两个方向上去，以实现对光的空间调制。很多图像曝光相关系统都需要应用到DMD，以实现快速曝光的要求。

现有DMD控制系统结构包括计算机，DMD控制板和DMD芯片。计算机发送一组图像数据到DMD控制板，再由DMD控制板驱动DMD芯片实现微镜的翻转，完成图像曝光。为了得到更好的实验效果，需要大量的图像数据快速下载到DMD控制板完成DMD翻转，且为了保证实验的可重复性，图像数据的可重用性，希望图像数据下载到DMD控制板后，掉电不丢失，以避免多次重复下载。

目前市场使用较多的DMD控制板采用DDR2进行数据缓存，DDR2容量2GB，一次实验最多可下载图像大小为2GB，且掉电丢失数据，下次实验需重复下载数据。市场上存储容量较大的DMD控制板则改进为采用两块DDR3，DDR3容量8GB，由于两块DDR3之间采用乒乓式操作，即对第一块DDR3写满8GB数据后，第一块DDR3开始读取数据的同时第二块DDR3启动写数据进程，以此交互。由于DDR3读取速率远大于USB传输速率，当一次曝光图像大于8GB则曝光速率受限于USB传输速率，且也存在掉电丢失数据的问题。

因此，有必要对现有技术进行改进以提高DMD系统的存储容量，提升大容量的读取速率，以及改变存储方式避免多次重复下载数据。

发明内容

本发明的目的在于克服上述技术缺陷，提供一种DMD系统，具有超大容量存储、快速读取速率及掉电保存数据的优点。

为了实现上述目的，本发明提出了一种DMD系统，所述系统包括：上位机、DMD驱动控制板和DMD微镜芯片；所述上位机将图像数据下载至DMD驱动控制板，所述上位机包括：指令发送模块，用于向DMD驱动控制板发送读操作指令和写操作指令；所述DMD驱动控制板包括：FPGA处理模块和若干片具有大容量掉电保存数据功能的存储介质；所述FPGA处理模块接收来指令发送模块下发的写操作指令，将图像数据进行分割然后并行存储在若干片存储介质中，还用于接收指令发送模块下发的读操作指令，从若干片存储介质中读取数据图像进行组合后传输至DMD微镜芯片进行图像曝光。

作为上述系统的一种改进，所述存储介质的个数为12。

作为上述系统的一种改进，所述指令发送模块发送的写操作指令包括：写地址i、写帧数n以及打包后的图像数据。

作为上述系统的一种改进，所述指令发送模块发送的读操作指令包括：读地址j、读帧数m以及读命令。

作为上述系统的一种改进，所述FPGA处理模块包括指令接收单元、读操作处理单元、写操作处理单元和图像发送单元；

所述指令接收单元，用于接收指令发送模块发送的写操作指令和读操作指令，将写操作指令发送至写操作处理单元，将读操作指令发送至读操作处理单元；

所述写操作处理单元，用于根据写操作指令在存储介质上为图像数据分配存储区域，起始地址为i，存储深度为n，将n帧图像数据的每一帧按照切割算法并行存储到大容量存储介质内，每写一帧，图像计数加1，直到图像计数等于n，写完毕n帧图像数据；

所述读操作处理单元，用于根据读操作指令为存储介质分配读数据区域，起始地址为j，读取深度为m，按照设定的频率由地址j开始读取存储介质的每一帧图像，每读取一帧，发送至图像发送单元，图像计数加1，直到图像计数等于m，读取完毕m帧图像数据；

所述图像发送单元，用于对每一帧图像数据进行电平转换，然后传输给DMD微镜芯片。

基于上述系统，本发明还提供了一种DMD系统的存取方法，所述方法包括：

步骤1)所述指令发送模块向DMD驱动控制板发送写操作指令；所述FPGA处理模块的指令接收单元接收到写操作指令，将该指令发送至写操作处理单元；

步骤2)所述FPGA处理模块的写操作处理单元启动，将n帧图像数据的每一帧按照切割算法并行存储到大容量存储介质内；

步骤3)所述指令发送模块向DMD驱动控制板发送读操作指令；所述FPGA处理模块的指令接收单元接收到读操作指令，将该指令发送至读操作处理单元；

步骤4)所述FPGA处理模块的读操作处理单元启动，按照设定的频率由地址开始读取存储介质的m帧图像数据，发送至图像发送单元；

步骤5)所述图像发送单元启动，对m帧图像数据进行电平转换，通过高速线缆传输给DMD微镜芯片，实现DMD微镜的翻转，完成图像曝光。

作为上述方法的一种改进，所述步骤2)具体包括：

步骤2-1)设置基地址D₀＝i为起始地址，对每帧图像1024*768bit数据进行切割存储，在12个存储介质中分别向高字节地址开辟1024*768/(12*8)字节的内存空间；

步骤2-2)从基地址D₀开始，将切割后的数据按照切割策略分别写入12个大容量存储介质Flash所开辟的内存空间中，其中每帧图像共1024列，768行；

切割策略为第一个进程并行存储12行数据：第0个Flash存第0行1024位数据、……、第11个Flash存第11行1024位数据，第二个进程并行存储12行数据：第0个Flash存第12行1024位数据、……、第11个Flash存第23行1024位数据,……、第64个进程并行存储12行数据：第0个Flash存第756行1024位数据、……、第11个Flash存第767行1024位数据；

步骤2-3)判断i是否小于n，如果判断结果是肯定的，地址计数i加1，转入步骤2-1)；否则，所有的n帧图像数据存储完成。

作为上述方法的一种改进，所述步骤4)具体包括：

步骤4-1)设置基地址D₀＝j为起始地址，按照拼接策略从12个存储介质中读取数据并拼接成一帧1024*768bit图像；

所述拼接策略为第一个进程并行读取12行数据：第0个Flash读取第0行1024位数据、……、第11个Flash读取第11行1024位数据,第二个进程并行读取12行数据：第0个Flash读取第12行1024位数据、……、第11个Flash读取第23行1024位数据,……、第64个进程并行读取12行数据：第0个Flash读取第756行1024位数据、……、第11个Flash读取第767行1024位数据；

步骤4-2)判断j是否小于m，如果判断结果是肯定的，地址计数j加1，转入步骤4-1)；否则，所有的m帧图像数据读取完成。

本发明的优势在于：

1、本发明的高速超大容量DMD系统包括12块Flash存储器，具备掉电不丢失数据的特性，每块容量为64GB，工作速率为200MHz，数据位宽为8bit，使得该DMD系统的存储容量可达到64GB*12＝768GB，并且当系统掉电后，图像数据不丢失；读取速率可以达到：200MHz*8*12＝19.2Gbps，所有图像数据已预存在DMD驱动控制板的Flash内，读取速率远高于USB传输速率且不受限于USB接口，多帧图像数据读取时的速率全部可达到19.2Gbps；

2、本发明的DMD系统高具有较高的缓存容量，且掉电保存数据，提升了数据读取速率。

附图说明

图1是本发明的DMD系统的结构图；

图2是本发明的图像切割和图像拼接示意图；

图3是本发明的图像拼接处理步骤的流程图。

具体实施方式

下面结合附图和具体实施方式对本发明进一步说明。

在本实施例中，DMD的控制板的核心控制器以Xilinx Virtex-5型FPGA为例，存储设备以掉电保存数据的emmc的FLASH为例，DMD微镜芯片以DLP7000型号为例进行说明，其分辨率为1024*768。可以理解的是，其他型号的控制器、存储设备、DMD的应用自然也包含在本发明的保护范围之内。

如图1所示，本发明提供了一种DMD系统，所述系统包括上位机、DMD驱动控制板和DMD微镜芯片。

所述上位机将图像数据下载至DMD驱动控制板；所述上位机包括：指令发送模块，指令包含写操作指令、读操作指令。写操作相关指令包括写地址、写帧数、写数据，写地址命令指定了起始地址i，写帧数命令指定了数据大小n，即大容量需开辟的深度为n，写数据命令使数据通过USB接口下载至DMD驱动控制板。读操作相关指令包括读地址、读帧数、读命令，读地址命令指定了起始地址j，读帧数命令指定了数据大小m，即大容量被读的区域，读数据命令驱动DMD驱动控制板开始读取数据。

DMD驱动控制板包含FPGA、USB通信、DMD控制、Prom、大容量存储介质1、…、大容量存储介质12。系统上电时，FPGA从Prom加载程序使系统处于工作状态，FPGA通过USB通信接口接收上位机发送的写操作命令，对大容量存储模块分配存储区域，起始地址为i,存储深度为n，n帧图像数据的每一帧按照切割算法并行存储到大容量存储1、…、大容量存储12中，每写一帧，地址计数i+1,直到i+1＝n-1，写完毕n帧图像数据。

如图2所示，DMD驱动控制板接收到上位机下载的图像数据后，FPGA以基地址D₀＝i为起始地址，对每帧图像1024*768bit数据进行切割存储，在12个Flash中分别向高字节地址开辟1024*768/(12*8)即8192字节的内存空间，再从基地址D₀开始，将切割后的数据分别写入12个大容量存储介质Flash所开辟的内存空间中，其中每帧图像共1024列，768行，切割策略为第一个进程并行存储12行数据：第0个Flash存第0行1024位数据、第1个Flash存第1行1024位数据……、第11个Flash存第11行1024位数据,……，第64个进程并行存储12行数据：第0个Flash存第756行1024位数据、……、第11个Flash存第767行1024位数据,至此写完一帧图像数据，地址计数i+1,再循环以上操作完成n帧数据写入。相同的处理策略完成一帧图像拼接。

图3为图像拼接处理模块流程图，当图像数据写Flash完毕后，等待读取数据命令，其具体步骤为：

1)、DMD驱动控制板接收到上位机发送的读取数据操作命令，则执行下一步，否则就等待接收读命令；

2)、FPGA基地址D₀＝j为起始地址，从12个大容量存储介质Flash读取数据，第0个Flash读取第0行1024位数据、……、第11个Flash读取第11行1024位数据,行计数r以12为步进递增；

3)、判断行计数器r的值是否为768，若是，则执行下一步，否则执行步骤2)，继续拼接图像数据；

4)、DMD完成一幅图像数据拼接，将数据发送至DMD控制模块，完成图像曝光，行计数器r清0，图像计数器m以1为步进递增，执行下一步；

5)、判断图像计数器m的值是否与上位机软件配置的读帧数m相等，若是，则图像曝光结束，否则地址计数j＝j+1，继续执行步骤2)；

根据本发明的高速超大容量DMD系统和存储方法，对DMD控制板的图像数据存储方式进行了改进，用12片掉电保存数据的Flash来并行缓存数据，利用FPGA对原始待曝光图像切割和拼接，存储于12片Flash内，这样上位机软件只需传输一次原始待曝光图像，即避免多次重复下载数据，又显著提高DMD控制板存储容量，也提升了大容量数据曝光速率，克服了传统DMD图像数据多次重复下载、掉电丢失、大容量数据曝光速率低、存储容量小的缺陷。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种DMD系统，所述系统包括：上位机、DMD驱动控制板和DMD微镜芯片；所述上位机将图像数据下载至DMD驱动控制板，其特征在于，所述上位机包括：指令发送模块，用于向DMD驱动控制板发送读操作指令和写操作指令；所述DMD驱动控制板包括：FPGA处理模块和若干片具有大容量掉电保存数据功能的存储介质；所述FPGA处理模块接收来指令发送模块下发的写操作指令，将图像数据进行分割然后并行存储在若干片存储介质中，还用于接收指令发送模块下发的读操作指令，从若干片存储介质中读取数据图像进行组合后传输至DMD微镜芯片进行图像曝光。

2.根据权利要求1所述的DMD系统，其特征在于，所述存储介质的个数为12。

3.根据权利要求1或2所述的DMD系统，其特征在于，所述指令发送模块发送的写操作指令包括：写地址i、写帧数n以及打包后的图像数据。

4.根据权利要求3所述的DMD系统，其特征在于，所述指令发送模块发送的读操作指令包括：读地址j、读帧数m以及读命令。

5.根据权利要求4所述的DMD系统，其特征在于，所述FPGA处理模块包括指令接收单元、读操作处理单元、写操作处理单元和图像发送单元；

所述指令接收单元，用于接收指令发送模块发送的写操作指令和读操作指令，将写操作指令发送至写操作处理单元，将读操作指令发送至读操作处理单元；

所述写操作处理单元，用于根据写操作指令在存储介质上为图像数据分配存储区域，起始地址为i，存储深度为n，将n帧图像数据的每一帧按照切割算法并行存储到大容量存储介质内，每写一帧，图像计数加1，直到图像计数等于n，写完毕n帧图像数据；

所述读操作处理单元，用于根据读操作指令为存储介质分配读数据区域，起始地址为j，读取深度为m，按照设定的频率由地址j开始读取存储介质的每一帧图像，每读取一帧，发送至图像发送单元，图像计数加1，直到图像计数等于m，读取完毕m帧图像数据；

所述图像发送单元，用于对每一帧图像数据进行电平转换，然后传输给DMD微镜芯片。

6.一种基于权利要求1-5之一的DMD系统实现的存取方法，所述方法包括：

步骤1)所述指令发送模块向DMD驱动控制板发送写操作指令；所述FPGA处理模块的指令接收单元接收到写操作指令，将该指令发送至写操作处理单元；

步骤2)所述FPGA处理模块的写操作处理单元启动，将n帧图像数据的每一帧按照切割算法并行存储到大容量存储介质内；

步骤3)所述指令发送模块向DMD驱动控制板发送读操作指令；所述FPGA处理模块的指令接收单元接收到读操作指令，将该指令发送至读操作处理单元；

步骤4)所述FPGA处理模块的读操作处理单元启动，按照设定的频率由地址开始读取存储介质的m帧图像数据，发送至图像发送单元；

步骤5)所述图像发送单元启动，对m帧图像数据进行电平转换，通过高速线缆传输给DMD微镜芯片，实现DMD微镜的翻转，完成图像曝光。

7.根据权利要求6所述的DMD系统的存取方法，其特征在于，所述步骤2)具体包括：

步骤2-1)设置基地址D₀＝i为起始地址，对每帧图像1024*768bit数据进行切割存储，在12个存储介质中分别向高字节地址开辟1024*768/(12*8)字节的内存空间；

步骤2-2)从基地址D₀开始，将切割后的数据按照切割策略分别写入12个大容量存储介质Flash所开辟的内存空间中，其中每帧图像共1024列，768行；

切割策略为第一个进程并行存储12行数据：第0个Flash存第0行1024位数据、……、第11个Flash存第11行1024位数据，第二个进程并行存储12行数据：第0个Flash存第12行1024位数据、……、第11个Flash存第23行1024位数据,……、第64个进程并行存储12行数据：第0个Flash存第756行1024位数据、……、第11个Flash存第767行1024位数据；

步骤2-3)判断i是否小于n，如果判断结果是肯定的，地址计数i加1，转入步骤2-1)；否则，所有的n帧图像数据存储完成。

8.根据权利要求7所述的DMD系统的存取方法，其特征在于，所述步骤4)具体包括：

步骤4-1)设置基地址D₀＝j为起始地址，按照拼接策略从12个存储介质中读取数据并拼接成一帧1024*768bit图像；

所述拼接策略为第一个进程并行读取12行数据：第0个Flash读取第0行1024位数据、……、第11个Flash读取第11行1024位数据,第二个进程并行读取12行数据：第0个Flash读取第12行1024位数据、……、第11个Flash读取第23行1024位数据,……、第64个进程并行读取12行数据：第0个Flash读取第756行1024位数据、……、第11个Flash读取第767行1024位数据；

步骤4-2)判断j是否小于m，如果判断结果是肯定的，地址计数j加1，转入步骤4-1)；否则，所有的m帧图像数据读取完成。