CN109245855B - 一种rs编解码器的覆盖性验证方法及系统 - Google Patents

一种rs编解码器的覆盖性验证方法及系统 Download PDF

Info

Publication number
CN109245855B
CN109245855B CN201810975876.6A CN201810975876A CN109245855B CN 109245855 B CN109245855 B CN 109245855B CN 201810975876 A CN201810975876 A CN 201810975876A CN 109245855 B CN109245855 B CN 109245855B
Authority
CN
China
Prior art keywords
module
encoder
decoder
verification
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810975876.6A
Other languages
English (en)
Other versions
CN109245855A (zh
Inventor
冯海强
王剑峰
黄剑雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201810975876.6A priority Critical patent/CN109245855B/zh
Publication of CN109245855A publication Critical patent/CN109245855A/zh
Application granted granted Critical
Publication of CN109245855B publication Critical patent/CN109245855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Algebra (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明提供一种RS编解码器的覆盖性验证方法及系统，包括编码验证和解码验证，编码验证时将RS编码器覆盖性的激励源分别通过ModelSim仿真平台和Simulink仿真平台的两种RS编码器编码，然后将两种编码结果进行对位相减比较，得到编码比较结果，即验证结果；解码验证时，对其中一种RS编码器编码进行错误激励，对其编码内注入设定的错误类型和个数，然后分别通过ModelSim仿真平台和Simulink仿真平台的RS解码器分别对注入错误后的编码进行解码，再对解码结果进行对位相减比较，得到解码比较结果，即验证结果，解决了传统在ModelSim仿真平台下输入有限组数据进行RS编解码器验证方法的不足的问题。

Description

一种RS编解码器的覆盖性验证方法及系统
技术领域
本发明涉及计算机通信领域，具体为一种RS编解码器的覆盖性验证方法及系统。
背景技术
目前在主流的数据通信中，都使用了OFDM多载波传输技术，但是OFDM系统信号在信道传输过程会出现随机错误和突发错误，为了达到更好的误码率性能，通常采用RS编码进行信道编码。RS码是差错控制领域中一类很重要的多进制线性分组码，BCH code的一种，它具有很强的纠正突发错误和随机错误的能力，因此被广泛应用于各种差错控制领域中。
RS信道编码是在发射端以可控的方式对传输数据按照一定的格式进行处理，使码流的频谱特性适应通道的频谱特性，从而使传输过程中能量损失最小，提高信号能量与噪声能量的比例，减小发生差错的可能性；在接收端则是按照规定的RS信道解码算法进行解码操作以达到找出错误并进行纠正的目的。它以降低信号传输速率为代价换取传输可靠性，是一种能有效提高系统传输可靠性、增强抗干扰能力的信道编码方式。然而如何对OFDM中的RS编解码器进行覆盖性验证是一项很重要的内容。
现有技术中，2015年5月第55卷第5期的《电讯技术》中，公开的“弹载数据链系统实时RS译码器设计”中，根据弹载数据链通道的特点，设计了三种不同码率的RS码，纠错能力从8字节到32字节不等。并设计了对应的低复杂度译码器，为减少逻辑资源占用，取消了模块间的流水线设计，将校正子计算、关键方程求解、Chien搜索和Forney计算全部放在一级执行，仍可完成实时译码。该设计虽然在性能和复杂度中取得了较好的折衷，整个译码器也已经在Altera公司EP2S15器件上得到了验证，完全可以用于低复杂度译码芯片开发，但是其对RS译码器是在ModelSim仿真平台下输入有限组数据进行验证，只是一种列举的方法，该方法对输入激励中注入错误的个数可以达到覆盖性，却无法对错误的位置达到覆盖性。
曾裕在《山东工业技术》中公开的“RS编码在移动通信中的应用及性能分析方法”，通过将RS编码作为改善通信传输系统的控制系统的一种，并通过Matlab构建含有BPSK调制的通信系统，通过对有无RS编码的通信系统仿真并进行性能分析，发现含有RS编码通信系统的传输特性具有明显的增益。该方法虽然通过Matlab平台构建了编码系统，但是没有通过该系统平台构建输入激励的验证模型，因此无法达到对设计的覆盖性验证。
现有的对RS编解码器的验证方法是在ModelSim仿真平台下输入有限组数据进行验证，该方法对输入激励及注入错误的个数和位置都无法达到覆盖性。
发明内容
针对现有技术中存在的问题，本发明提供一种RS编解码器的覆盖性验证方法及系统，基于ModelSim和Simulink仿真平台建立的RS编解码器验证方法，该方法通过联合仿真的方式实现了RS编解码器的覆盖性验证。
本发明是通过以下技术方案来实现：
一种RS编解码器的覆盖性验证方法，包括编码验证和解码验证，
编码验证时，将RS编码器覆盖性的激励源分别通过ModelSim仿真平台和Simulink仿真平台的两种RS编码器编码，然后将两种编码结果进行对位相减比较，得到编码比较结果，即编码验证结果；
解码验证时，对其中一种RS编码器编码进行错误激励，对其编码内注入设定的错误类型和个数，然后分别通过ModelSim仿真平台和Simulink仿真平台的两种RS解码器分别对注入错误后的编码进行解码，再对解码结果进行对位相减比较，得到解码比较结果，即解码验证结果。
优选的，ModelSim仿真平台的RS编码器和解码器分别由RTL代码封装后生成。
进一步的，ModelSim仿真平台的RS编码器和解码器分别由verilog代码封装后生成。
优选的，编码验证时，分别对编码比较结果和两种编码结果通过直视化窗口的形式进行显示。
优选的，解码验证时，分别对错误注入信息、解码比较结果和两种解码结果通过直视化窗口的形式进行显示。
一种RS编解码器的覆盖性验证系统，包括，
编码器激励源产生模块，用于产生RS编码器覆盖性的激励源；
Simulink自带RS编码器模块，用于对输入的激励源进行RS编码；
RS编码器RTL代码封装后生成模块，用于对输入的激励源进行RS编码，该模块是由verilog代码封装生成；
编码器对位比较模块，用于对Simulink自带RS编码器模块和RS编码器RTL代码封装后生成模块的编码结果进行对位相减；
错误激励源产生模块，针对RS解码器的输入产生各种类型及个数的错误；
错误注入模块，用于将错误激励源产生模块产生的错误注入到RS解码器的输入中；
RS解码器RTL代码封装后生成模块，用于对注入错误之后的输入进行解码，该模块是由verilog代码封装生成；
Simulink自带RS解码器模块，用于对注入错误之后的输入进行解码；
解码器对位比较模块，用于对号模块和号模块的RS解码输出结果进行对位相减。
优选的，还包括编码器输出结果显示模块，用于将Simulink自带RS编码器模块和RS编码器RTL代码封装后生成模块和编码器对位比较模块的输出结果通过直视化窗口的形式进行显示；
优选的，还包括解码器输出显示模块，用于将错误激励源产生模块、错误注入模块、RS解码器RTL代码封装后生成模块、Simulink自带RS解码器模块和解码器对位比较模块的输出结果通过直视化窗口的形式进行显示。
与现有技术相比，本发明具有以下有益的技术效果：
本发明通过ModelSim和Simulink仿真平台建立的RS编解码器方法实现了覆盖性验证，有效解决了传统在ModelSim仿真平台下输入有限组数据进行RS编解码器验证方法的不足的问题；对RS(15,11)，最多能纠正2个错误。通过对RS编码之后的结果注入一组错误信号，错误信号为具有0、1、2、3个非零数据的随机信号。通过对该发明进行仿真，可以看出当有2个及2个以下错误时能够正确纠错，当出现3个错误时无法纠错，仿真结果符合发明预期。
附图说明
图1为本发明实例中所述系统的总体结构框图。
图2为本发明实例中所述的RS编码器验证结果示意图。
图3为本发明实例中所述的RS解码器验证结果示意图。
其中：1-编码器激励源产生模块；2-Simulink自带RS编码器模块；3-RS编码器RTL代码封装后生成模块；4-编码器对位比较模块；5-编码器输出结果显示模块；6-错误激励源产生模块；7-错误激励源产生模块；8-RS解码器RTL代码封装后生成模块；9-Simulink自带RS解码器模块；10-解码器对位比较模块；11-解码器输出显示模块。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种RS编解码器的覆盖性验证方法及系统，尤其适用于数据通信(通信系统)、电视传输(数字电视)、计算机数据存储系统等领域。例如，DVB(数字电视)标准中信道编/解码采用的RS(204，188)；ATM网络中作为前向纠错编码(Forward Error Correcting，FEC)的RS(128，124)等。
其主要包括，编码器激励源产生模块1、Simulink自带RS编码器模块2、编码器RTL代码封装后生成模块3、编码器对位比较模块4、编码器输出结果显示模块5、错误激励源产生模块6、错误注入模块7、解码器RTL代码封装后生成模块8、Simulink自带RS解码器模块9、解码器对位比较模块10和解码器输出显示模块11。其总体结构框图如图1所示。
编码器激励源产生模块1主要功能是产生RS编码器的覆盖性激励源，对于RS(15,11)，该模块将产生11个符号的信息位，每个符号为并行的4位宽，11个符号的信息位以串行的形式从全0到全1输入到RS编码器模块，每次递加二进制1，从而保证了编码器输入激励源的覆盖性。
Simulink自带RS编码器模块2主要功能是对输入的激励源进行RS编码，对于RS(15,11)，该模块将根据RS编码算法在串行的11个符号信息位后面产生4个符号的校验位。
编码器RTL代码封装后生成模块3主要功能是对输入的激励源进行RS编码，该模块是由verilog代码封装生成，对于RS(15,11)，该模块将根据RS编码算法在串行的11个符号信息位后面产生4个符号的校验位，对于每个符号4位的计算采用流水线的方式，这样在前11个时钟周期输出的仍然是11个符号的信息位，后4个时钟周期输出的是4个符号的校验位。
编码器对位比较模块4主要功能是对编码器RTL代码封装后生成模块3和Simulink自带RS编码器模块2的编码结果进行对位相减，通过该模块就能验证出verilog代码封装生成的RS编码器设计是否正确。
编码器输出结果显示模块5主要功能是将Simulink自带RS编码器模块2、编码器RTL代码封装后生成模块3和编码器对位比较模块4的输出结果通过直视化窗口的形式进行显示，如果对位比较之后的结果为全0，则说明verilog代码封装生成的RS编码器设计是正确的，否则是错误的，需要对verilog代码进行单独检查修改。
错误激励源产生模块6主要功能是针对RS解码器的输入产生各种类型的错误，该错误包括错误的个数及错误在符号中的位置。对RS(15,11)，最多能纠正2个错误，错误信号为具有0、1、2、3个非零数据的随机信号，这四种错误在注入的时候必须覆盖到15个符号的每个位置，从而实现对错误个数及错误位置的覆盖性。
错误注入模块7主要功能是将错误激励源产生模块6产生的错误注入到RS解码器的输入中，从而实现对解码器激励源的错误覆盖。能够对Simulink自带RS编码器模块2或编码器RTL代码封装后生成模块3产生的编码信息进行错误注入。
解码器RTL代码封装后生成模块8主要功能是对注入错误之后的输入进行解码，该模块是由verilog代码封装生成；RS解码流程由三个计算步骤完成，每一个计算相对独立，均以一个码字分组为单位，信息间交互明确，三个步骤分别是伴随式计算(SydromeCaculation,SC)、关键方程求解(Key Equation Solve,KES)和错误位置搜索以及错误值计算(Chien Search and Error Evaluat,CSEE)；对RS(15,11)，最多能纠正2个错误，因此对于在15个符号任何位置注入了0、1、2个错误的情况能够检错及纠错，对于注入了3个错误的情况只能够检错而不能纠错。
Simulink自带RS解码器模块9主要功能是对注入错误之后的输入进行解码，对RS(15,11)，最多能纠正2个错误，因此对于在15个符号任何位置注入了0、1、2个错误的情况能够检错及纠错，对于注入了3个错误的情况只能够检错而不能纠错。
解码器对位比较模块10主要功能是对解码器RTL代码封装后生成模块8和Simulink自带RS解码器模块9的RS解码输出结果进行对位相减，通过该模块就能验证出verilog代码封装生成的RS解码器设计是否正确。
解码器输出显示模块11主要功能是将错误激励源产生模块6、错误注入模块7、解码器RTL代码封装后生成模块8、Simulink自带RS解码器模块9和解码器对位比较模块10的输出结果通过直视化窗口的形式进行显示，如果在注入了0、1、2个错误的情况下对位比较之后的结果为全0，则说明verilog代码封装生成的RS解码器设计是正确的，否则是错误的，需要对verilog代码进行单独检查修改。
本发明的核心思想是通过ModelSim和Simulink仿真平台建立了RS编解码器覆盖性验证方法，该方法通过Simulink仿真平台产生了RS编码器覆盖性的激励源，对编解码器进行闭环验证，并且自动的注入各种类型的覆盖性错误，从而解决了RS编解码器验证的覆盖性问题，保证了编解码器设计的正确性和可靠性，优化了误码率性能。
如图2所示，第二行为Simulink自带RS编码器模块2输出的编码结果，第三行为编码器RTL代码封装后生成模块3的编码结果，第一行为两种编码器模块输出的对位比较结果；从图中可以看出两个模块的编码结果相同，符合预期发明结果。
如图3所示，第二行为自动产生的错误激励源，第三行为错误注入编码器后输出的结果，第四行为解码器RTL代码封装后生成模块8的解码结果，第五行为Simulink自带RS解码器模块9的解码结果，第一行为两个解码器输出的对位比较结果；从图中可以看出两个模块的解码结果相同，符合预期发明结果。
本发明可用于数据通信(通信系统)、电视传输(数字电视)、计算机数据存储系统等领域RS编解码器的验证中。
在实际数字通信系统实现中，不存在理想的数字信道，调制后的信号经信道传输时，必然受到信道的影响。这种影响表现在三个方面：第一，信道本身对信号产生的衰落，这是由于信道本身频率响应不理想，对信号产生破坏；第二，引导本身中的各种噪声与信号进行叠加，改变了信号的幅值、相位和频率；第三时信号传输过重中的结点发射，沿不同路径传输而带来的饿叠加。这些影响会产生畸变和非等时延迟，对数字信号而言就意味着产生误码和抖动，使系统误码率增加，通过在信道传输过程中对数字信号进行RS编码及解码，能够克服该问题。
采用本发明提出的RS编解码器的覆盖性验证方法，能够保证RS编解码器的正确性及可靠性，从而保障了系统误码率优化的有效性。
根据上述方案，通过ModelSim和Simulink仿真平台对本发明中各个模块进行搭建，进行系统级的验证。验证结果表明，本发明实现了设计功能，且性能满足预期。

Claims (8)

1.一种RS编解码器的覆盖性验证方法，其特征在于，包括编码验证和解码验证，
编码验证时，将RS编码器覆盖性的激励源分别通过ModelSim仿真平台和Simulink仿真平台的两种RS编码器编码，然后将两种编码结果进行对位相减比较，得到编码比较结果，即编码验证结果；
解码验证时，对其中一种RS编码器编码进行错误激励，对其编码内注入设定的错误类型和个数，然后分别通过ModelSim仿真平台和Simulink仿真平台的两种RS解码器分别对注入错误后的编码进行解码，再对解码结果进行对位相减比较，得到解码比较结果，即解码验证结果。
2.根据权利要求1所述的一种RS编解码器的覆盖性验证方法，其特征在于，ModelSim仿真平台的RS编码器和解码器分别由RTL代码封装后生成。
3.根据权利要求2所述的一种RS编解码器的覆盖性验证方法，其特征在于，ModelSim仿真平台的RS编码器和解码器分别由verilog代码封装后生成。
4.根据权利要求1所述的一种RS编解码器的覆盖性验证方法，其特征在于，编码验证时，分别对编码比较结果和两种编码结果通过直视化窗口的形式进行显示。
5.根据权利要求1所述的一种RS编解码器的覆盖性验证方法，其特征在于，解码验证时，分别对错误注入信息、解码比较结果和两种解码结果通过直视化窗口的形式进行显示。
6.一种RS编解码器的覆盖性验证系统，其特征在于，包括，
编码器激励源产生模块(1)，用于产生RS编码器覆盖性的激励源；
Simulink自带RS编码器模块(2)，用于对输入的激励源进行RS编码；
RS编码器RTL代码封装后生成模块(3)，用于对输入的激励源进行RS编码，该模块是由verilog代码封装生成；
编码器对位比较模块(4)，用于对Simulink自带RS编码器模块(2)和RS编码器RTL代码封装后生成模块(3)的编码结果进行对位相减；
错误激励源产生模块(6)，针对RS解码器的输入产生各种类型及个数的错误；
错误注入模块(7)，用于将错误激励源产生模块(6)产生的错误注入到RS解码器的输入中；
RS解码器RTL代码封装后生成模块(8)，用于对注入错误之后的输入进行解码，该模块是由verilog代码封装生成；
Simulink自带RS解码器模块(9)，用于对注入错误之后的输入进行解码；
解码器对位比较模块(10)，用于对RS解码器RTL代码封装后生成模块(8)和Simulink自带RS解码器模块(9)的RS解码输出结果进行对位相减。
7.根据权利要求6所述的一种RS编解码器的覆盖性验证系统，其特征在于，还包括编码器输出结果显示模块(5)，用于将Simulink自带RS编码器模块(2)和RS编码器RTL代码封装后生成模块(3)和编码器对位比较模块(4)的输出结果通过直视化窗口的形式进行显示。
8.根据权利要求6所述的一种RS编解码器的覆盖性验证系统，其特征在于，还包括解码器输出显示模块(11)，用于将错误激励源产生模块(6)、错误注入模块(7)、RS解码器RTL代码封装后生成模块(8)、Simulink自带RS解码器模块(9)和解码器对位比较模块(10)的输出结果通过直视化窗口的形式进行显示。
CN201810975876.6A 2018-08-24 2018-08-24 一种rs编解码器的覆盖性验证方法及系统 Active CN109245855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810975876.6A CN109245855B (zh) 2018-08-24 2018-08-24 一种rs编解码器的覆盖性验证方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810975876.6A CN109245855B (zh) 2018-08-24 2018-08-24 一种rs编解码器的覆盖性验证方法及系统

Publications (2)

Publication Number Publication Date
CN109245855A CN109245855A (zh) 2019-01-18
CN109245855B true CN109245855B (zh) 2020-12-22

Family

ID=65068024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810975876.6A Active CN109245855B (zh) 2018-08-24 2018-08-24 一种rs编解码器的覆盖性验证方法及系统

Country Status (1)

Country Link
CN (1) CN109245855B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7360189B1 (en) * 2004-06-01 2008-04-15 Altera Corporation Method and apparatus for enabling waveform display in a system design model
CN101504690A (zh) * 2009-03-26 2009-08-12 北京航空航天大学 用于通信系统集成电路设计的实时仿真验证系统及其方法
CN102158453A (zh) * 2010-03-19 2011-08-17 北京交通大学 基于IEEE802.16d/e实现Mesh模式下的OFDM物理层系统
CN108287482A (zh) * 2018-01-02 2018-07-17 北京新能源汽车股份有限公司 一种基于Simulink的仿真控制方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7360189B1 (en) * 2004-06-01 2008-04-15 Altera Corporation Method and apparatus for enabling waveform display in a system design model
CN101504690A (zh) * 2009-03-26 2009-08-12 北京航空航天大学 用于通信系统集成电路设计的实时仿真验证系统及其方法
CN102158453A (zh) * 2010-03-19 2011-08-17 北京交通大学 基于IEEE802.16d/e实现Mesh模式下的OFDM物理层系统
CN108287482A (zh) * 2018-01-02 2018-07-17 北京新能源汽车股份有限公司 一种基于Simulink的仿真控制方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
卫星通信中的新型编码调制技术研究与实现;蒋佳人;《中国优秀硕士学位论文全文数据库信息科技辑I136-984》;20180315(第3期);全文 *
用于全数字发射机的Delta-Sigma调制器的优化设计与实现;叶海鸿;《中国优秀硕士学位论文全文数据库信息科技辑I136-167》;20180715(第7期);全文 *

Also Published As

Publication number Publication date
CN109245855A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
US10673462B2 (en) Coding method and coding device
CN105933010B (zh) 一种基于分段校验辅助的低复杂度极化码译码scl方法
CN103888148B (zh) 一种动态阈值比特翻转的ldpc码硬判决译码方法
US8572460B2 (en) Communication device employing binary product coding with selective additional cyclic redundancy check (CRC) therein
US10992416B2 (en) Forward error correction with compression coding
CN100539446C (zh) 提早终止迭代的涡轮解码器
CN101388674B (zh) 一种译码的方法、译码器以及Turbo码译码器
GB2366159A (en) Reed-Solomon/trellis decoding
WO2017121334A1 (zh) 一种数据处理的方法和装置
CN101707485A (zh) 混合比特翻转和大数逻辑的ldpc译码方法
CN104579369A (zh) 一种Turbo迭代译码方法和译码装置
CN101162965A (zh) 一种ldpc码的纠删译码方法及系统
CN101273531B (zh) 低密度奇偶校验码的改进turbo-译码消息传递方法、设备和系统
CN105812000B (zh) 一种改进的bch软判决译码方法
CN105634506A (zh) 基于移位搜索算法的平方剩余码的软判决译码方法
CN103312458A (zh) 混合编码方法
CN106656216A (zh) 一种针对Turbo乘积码的修正的软入软出译码方法
CN109245855B (zh) 一种rs编解码器的覆盖性验证方法及系统
CN111555760B (zh) 纠正随机错误和长突发删除的多进制符号级乘积码方法
US6986097B1 (en) Method and apparatus for generating parity bits in a forward error correction (FEC) system
US20100185923A1 (en) Decoding of recursive convolutional codes by means of a decoder for non-recursive convolutional codes
Xinyu A basic research on Forward Error Correction
CN112332866B (zh) 一种基于dvb-s与dvb-s2信号的级联码参数识别方法
US11424859B2 (en) Physical layer low-latency forward error correction
CN101604976B (zh) 比特可靠性映射的校验矩阵预处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant