CN109240157A - Soe信号发生装置和soe信号输出方法 - Google Patents

Abstract

本发明提供一种SOE信号发生装置和SOE信号输出方法，SOE信号发生装置包括：FPGA硬件模块和上位机软件模块；所述FPGA硬件模块中设有至少一个外部扩展接口，且所述FPGA硬件模块经由所述外部扩展接口与所述上位机软件模块通信连接；所述上位机软件模块用于将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块；所述FPGA硬件模块用于根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。本发明以软硬结合的方式，能够在保证系统稳定性和信号输出精度可靠性的同时，能够适应和扩展各种外部接口，智能化程度高且扩展性强，能够实现对SOE信号输出的灵活控制。

Description

SOE信号发生装置和SOE信号输出方法

技术领域

本发明涉及工业控制技术领域，具体涉及一种SOE信号发生装置和SOE信号输出方法。

背景技术

作为高精度开关量信号发生装置，SOE信号发生器是常见的设备。SOE信号发生器是基于微处理系统的智能开关量信号发生设备，具有高精度的实时时钟，用于生成基于时间的事件；SOE信号发生器具有多通道的事件生成能力，通常用于DCS/PLC等系统作为外部测试激励的信号源,用来衡量被测系统的事件响应精度。

现有的SOE信号发生器一种设计方式为：基于FPGA的SOE系统，以FPGA+CPU为设计架构，灵活地实现高精度的时间同步系统，以及高分辨率的SOE信号。基于FPGA技术以硬件代替软件，提高系统的可靠性、抗干扰性能，系统可以根据实际需求选择资源满足的FPGA芯片，且可配置多组16通道的脉冲型开关量连续输出信号，每个通道信号的输出时间间隔在0.1ms～999s之间可选，信号触发通过硬件按钮实现。

然而，现有的SOE信号发生装置只能输出单一模式的高精度开关量脉冲信号，不能满足输出多种模式高精度开关量信号的需求，现有的SOE信号发生装置也只能通过硬件设备按钮单一方式触发信号，虽然操作虽然简单，但是功能单一且扩展性差。

发明内容

针对现有技术中的问题，本发明提供一种SOE信号发生装置和SOE信号输出方法，以软硬结合的方式，能够在保证系统稳定性和信号输出精度可靠性的同时，能够适应和扩展各种外部接口，智能化程度高且扩展性强，能够实现对SOE信号输出的灵活控制。

为解决上述技术问题，本发明提供以下技术方案：

第一方面，本发明提供一种SOE信号发生装置，包括：FPGA硬件模块和上位机软件模块；

所述FPGA硬件模块中设有至少一个外部扩展接口，且所述FPGA硬件模块经由所述外部扩展接口与所述上位机软件模块通信连接；

所述上位机软件模块用于将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块；

所述FPGA硬件模块用于根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。

一实施例中，所述上位机软件模块包括：控制单元和配置信息发送单元；

所述控制单元用于自GUI界面接收各类开关量信号的输出模式，生成所述配置信息；

所述配置信息发送单元用于将所述配置信息发送至所述FPGA硬件模块。

一实施例中，所述各类开关量信号的输出方式包括并行输出和串行输出。

一实施例中，所述各类开关量信号的输出类型包括脉冲型和长指令型。

一实施例中，所述FPGA硬件模块中的外部扩展接口之一为扩展USB接口，所述上位机软件模块FPGA经由一USB线缆连接至所述FPGA硬件模块的扩展USB接口。

一实施例中，所述FPGA硬件模块包括FPGA控制芯片和连接至该FPGA控制芯片的信号输出单元；

所述FPGA控制芯片用于解析接收的所述配置信息，并生成对应的控制信号；

所述信号输出单元用于将所述配置信息输出至所述被测设备，其中，所述信号输出单元包括多组输出通道，且每组所述输出通道设有多个独立信号输出端子。

一实施例中，所述FPGA硬件模块中设有内部锂电池供电单元。

一实施例中，所述FPGA硬件模块与一外部交流电源连接。

一实施例中，所述扩展USB接口为UART协议接口；

所述UART协议接口发送接口和接收接口，所述配置信息经由所述UART协议接口输入至所述FPGA硬件模块。

第二方面，本发明提供一种SOE信号输出方法，所述SOE信号输出方法应用所述的SOE信号发生装置实现，包括：

所述上位机软件模块将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块；

所述FPGA硬件模块根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。

由上述技术方案可知，本发明提供一种SOE信号发生装置和SOE信号输出方法，SOE信号发生装置包括：FPGA硬件模块和上位机软件模块；所述FPGA硬件模块中设有至少一个外部扩展接口，且所述FPGA硬件模块经由所述外部扩展接口与所述上位机软件模块通信连接；所述上位机软件模块用于将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块；所述FPGA硬件模块用于根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。本发明以软硬结合的方式，能够在保证系统稳定性和信号输出精度可靠性的同时，能够适应和扩展各种外部接口，智能化程度高且扩展性强，能够实现对SOE信号输出的灵活控制。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中的SOE信号发生装置的结构示意图。

图2为本发明实施例中的SOE信号发生装置中的上位机软件模块20的结构示意图。

图3为本发明实施例中的SOE信号发生装置中的FPGA硬件模块10的一种结构示意图。

图4为本发明实施例中的SOE信号发生装置中的FPGA硬件模块10的另一种结构示意图。

图5为本发明具体应用实例的SOE信号发生装置的结构示意图。

图6为本发明具体应用实例的上位机软件模块配置界面的示意图。

图7为本发明具体应用实例的上位机软件设置SOE界面的示意图。

图8为本发明具体应用实例的配置所有输出为高电平长信号的示意图。

图9为本发明具体应用实例的配置所有输出为固定脉冲时间信号的示意图。

图10为本发明具体应用实例的配置输出为高电平与脉冲混合模式的示意图。

图11为本发明具体应用实例的配置某一信号通道为Mask(屏蔽)模式的示意图。

图12为本发明具体应用实例的通过批处理配置重复多次输出模式的示意图。

图13为本发明实施例中的SOE信号输出方法的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对现有技术中的SOE信号发生装置基于FPGA方案，没有软件系统配合。操作虽然简单，但是功能单一，扩展性差的问题，本发明提供一种SOE信号发生装置，通过引入FPGA作为核心主控，确保系统稳定性，以及信号输出精度可靠性，能保证在0.1ms～999s之间可选的精度范围，并且能适应和扩展各种外部接口，同时本设计通过扩展USB接口和上位机软件相连，智能化程度高且扩展性强，能够实现对SOE信号输出的灵活控制。参见图1，所述SOE信号发生装置具体包括如下内容：

FPGA硬件模块10和上位机软件模块20。

所述FPGA硬件模块10中设有至少一个外部扩展接口，且所述FPGA硬件模块10经由所述外部扩展接口与所述上位机软件模块20通信连接；所述上位机软件模块20用于将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块10；所述FPGA硬件模块10用于根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。

所述各类开关量信号的输出模式至少可以包含有以下几类：

(1)将所有类型开关量信号的输出均配置为高电平长信号；

(2)将所有类型开关量信号的输出均配置为固定脉冲时间信号；

(3)将各类开关量信号的输出配置为高电平与脉冲混合模式；

(4)将某一开关量信号配置为Mask(屏蔽)模式；

(5)通过批处理配置重复多次输出模式。

可以理解的是，所述FPGA(Field－Programmable Gate Array，现场可编程门阵列)硬件模块为以FPGA芯片为核心控制器件。所述上位机软件模块20具体可以为一种上位机。

在一种具体实施方式中，参见图2，所述上位机软件模块20具体包括如下内容：

控制单元21和配置信息发送单元22；所述控制单元21用于自GUI界面接收各类开关量信号的输出模式，生成所述配置信息；所述配置信息发送单元22用于将所述配置信息发送至所述FPGA硬件模块10。

针对现有技术中的每组输出信号必须间隔相同时间连续输出的问题，本发明的一种实施方式中的各类开关量信号的输出方式包括并行输出和串行输出。在所述开关量信号的输出形式为串行输出时，输出信号的时间间隔可以设置为一定范围内可调的固定时间，也可以设置为递增间隔时间，能够有效提高所述SOE信号发生装置的智能化程度，实现对SOE信号输出的灵活控制。

针对现有技术中的信号输出类型为单一脉冲型及输出的信号脉冲长度不能调整的问题，所述各类开关量信号的输出类型包括脉冲型和长指令型，能够有效提高所述SOE信号发生装置的智能化程度，实现对SOE信号输出的灵活控制。且输出信号的脉冲长度可设置为一定范围内可调的固定时间，也可以设置为递增间隔时间。

在一种具体实施方式中，所述FPGA硬件模块10中的外部扩展接口之一为扩展USB接口，所述上位机软件模块20FPGA经由一USB线缆连接至所述FPGA硬件模块10的扩展USB接口。即上位机软件可配置多种类型信号输出形式，通过USB连接，将配置信息下载到以FPGA为核心的主控硬件设备，通过软件下发执行命令触发信号输出。

在一种具体实施方式中，参见图3，所述FPGA硬件模块10具体包括如下内容：

FPGA控制芯片11和连接至该控制芯片的信号输出单元12。

所述FPGA控制芯片11用于解析接收的所述配置信息，并生成对应的控制信号。

所述信号输出单元12用于将所述配置信息输出至所述被测设备，其中，所述信号输出单元12包括多组输出通道，且每组所述输出通道设有多个独立信号输出端子。

在一种举例中，所述输出通道的数量为4组，每组所述输出通道设有的独立信号输出端子的数量为16个。

在一种具体实施方式中，参见图4，所述FPGA硬件模块10中设有内部锂电池供电单元。同时，所述FPGA硬件模块10还可以与一外部交流电源连接。

在一种具体实施方式中，所述扩展USB接口为UART协议接口；所述UART协议接口发送接口和接收接口，所述配置信息经由所述UART协议接口输入至所述FPGA硬件模块10。具体包括：USB输出采用UART协议接口，UART包括发送和接收接口，上位机软件配置信息通过UART和FPGA PAD相连接输入到FPGA，UART模块负责解析和发送数据，数据与寄存器桥相连，寄存器解析成RAM操作，连接到地址分配模块，地址分配模块负责地址的译码，生成新的寄存器读写使能，连接到各个寄存器模块，所有寄存器读取数据根据地址做MUX，输出到寄存器桥，寄存器桥控制寄存器读取数据通过UART模块输出。

从上述描述可知，本发明的实施例提供的SOE信号发生装置，以FPGA为核心控制器件，通过USB连接上位机软件，所有操作通过软件控制，上位机软件通过GUI界面接收信号输出配置，配置完成后，将配置参数下载到FPGA并启动芯片，FPGA将配置参数转化成控制信号，通过隔离器件输出。信号发生器内置锂电池，能够在无外置电源情况下工作，亦可通过USB和220V交流电工作。

为进一步地说明本方案，本发明还提供一种SOE信号发生装置的具体应用实例，参见图5，所述SOE信号发生装置具体包括如下内容：

所述SOE信号发生装置具有USB、外部交流电和内部锂电池三种供电方式，三者独立使用。

所述SOE信号发生装置具有4路输出通道，每组通道设计16个独立信号输出端子，系统通过测试线缆连接被测设备，通过USB线缆连接上位机。

上位机软件兼容PC和移动设备。且上位机PC运行控制软件，通过控制软件选择需要输出开关量信号的通道，输出信号可以选择并行或者串行输出。上位机软件可以选择批处理操作，自动执行设定次数，每次运行完成后自动增加设定时间增量，输出信号可以选择自动配置，所有输出信号全部匹配为电平或者脉冲输出。每一路输出信号可以独立配置内部信号，选择电平或者脉冲，输出脉冲可以设置脉冲宽度，可以选择输出是否屏蔽该信号。

FPGA控制芯片11负责解析上位机软件配置参数，启动内部控制状态机，生成匹配输出控制信号，通过隔离器件连接被测设备。隔离器件通过二极管桥能够自适应正反连接而不被击穿，被测信号在隔离器件可承受的电压内可变。

USB输出采用UART协议接口，UART包括发送和接收接口，上位机软件配置信息通过UART和FPGA PAD相连接输入到FPGA，UART模块负责解析和发送数据，数据与寄存器桥相连，寄存器解析成RAM操作，连接到地址分配模块，地址分配模块负责地址的译码，生成新的寄存器读写使能，连接到各个寄存器模块，所有寄存器读取数据根据地址做MUX，输出到寄存器桥，寄存器桥控制寄存器读取数据通过UART模块输出。

输出信号每16个PAD分成一组，通过光电隔离器件后与输出端子相连接，光电隔离采用干接点方式，最大承受电压48V，通过二极管桥实现无极性连接。

上位机软件包括PC/移动设备主控端。上位机软件使用JAVA开发。

上位机软件架构包括硬件驱动，软件配置和图形界面三层结构。硬件驱动指USB驱动，软件通过调用驱动API获得硬件控制权，软件配置层验证软件配置参数有效性，调用驱动程序配置设备寄存器，启动设备，反馈结果等功能。图形界面用于人机交互，接收配置参数和启动命令等。

上位机软件采用分页式界面，包括如图6所示的上位机软件模块配置界面和如图7所示的上位机软件设置SOE界面。图6包括按需选择1～4中的一个或多个输出通道、串/并行输出方式、信号触发时间间隔选择、批处理信号触发循环次数以及时间间隔递增设置、自动配置高电平长信号或脉冲信号两种输出模式，以及启动SOE设置命令等信息。图7中SOE0～SOE3分别对应图6中1～4通道，每个通道都包含16个单独输出信号，图7中可选择设置任意单个信号的高电平或脉冲输出方式，也可设置脉冲时间长度，甚至Mask某个信号。图7中每个信号可独立配置，但如果勾选图6自动配置，则忽视图7中的单个信号独立配置内容。Mask功能：对应每个输出通道的16组SOE输出信号，勾选设置为1表示通道使能，不勾选为0表示该通道不激发输出信号。

在一种具体举例中，本申请的SOE信号发生装置通过软件各种组合设置，经硬件触发多种输出模式，以单独输出信号10至14进行举例说明，具体包括如图8所示的配置所有输出为高电平长信号，如图9所示的配置所有输出为固定脉冲时间信号，如图10所示的配置输出为高电平与脉冲混合模式，如图11所示的配置某一信号通道为Mask(屏蔽)模式，如图12所示的通过批处理配置重复多次输出模式。

从上述描述可知，本发明的应用实例中的SOE信号发生装置，通过上位软件可以灵活配置多种信号输出类型和组合模式；通过FPGA及其逻辑电路的设计实现高可靠性、抗干扰性强的高时间精度的SOE信号发生器功能。针对SOE信号发生装置，最主要的性能指标是输出时间精度，通过FPGA采用50Mhz的晶振，控制信号输出精度可以达到20纳秒，此时系统的瓶颈在于输出隔离器件的带宽，本设计采用高精度隔离器件可以达到1微秒的信号精度，极大的提高信号输出时间精度。通过采用软件系统配置4组通道计64个信号的多种输出模式，极大的扩展了SOE信号发生装置的信号输出功能，可满足多种测试需要。

本发明还提供一种应用所述SOE信号发生装置实现SOE信号输出方法的具体实施方式，参见图13，所述SOE信号输出方法具体包括如下内容：

S100：所述上位机软件模块20将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块10。

S200：所述FPGA硬件模块10根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。

从上述描述可知，本发明的应用实例中的SOE信号输出方法，能够在保证系统稳定性和信号输出精度可靠性的同时，能够适应和扩展各种外部接口，智能化程度高且扩展性强，能够实现对SOE信号输出的灵活控制。

上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

虽然本申请提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或客户端产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境)。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、车载人机交互设备、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

虽然本说明书实施例提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的手段可以包括更多或者更少的操作步骤。实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或终端产品执行时，可以按照实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境，甚至为分布式数据处理环境)。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。

为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本说明书实施例时可以把各模块的功能在同一个或多个软件和/或硬件中实现，也可以将实现同一功能的模块由多个子模块或子单元的组合实现等。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内部包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

本领域技术人员应明白，本说明书的实施例可提供为方法、系统或计算机程序产品。因此，本说明书实施例可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本说明书实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本说明书实施例可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书实施例，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本说明书实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

以上所述仅为本说明书实施例的实施例而已，并不用于限制本说明书实施例。对于本领域技术人员来说，本说明书实施例可以有各种更改和变化。凡在本说明书实施例的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书实施例的权利要求范围之内。

Claims (10)

1.一种SOE信号发生装置，其特征在于，包括：FPGA硬件模块和上位机软件模块；

所述FPGA硬件模块中设有至少一个外部扩展接口，且所述FPGA硬件模块经由所述外部扩展接口与所述上位机软件模块通信连接；

所述上位机软件模块用于将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块；

所述FPGA硬件模块用于根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。

2.根据权利要求1所述的SOE信号发生装置，其特征在于，所述上位机软件模块包括：控制单元和配置信息发送单元；

所述控制单元用于自GUI界面接收各类开关量信号的输出模式，生成所述配置信息；

所述配置信息发送单元用于将所述配置信息发送至所述FPGA硬件模块。

3.根据权利要求1所述的SOE信号发生装置，其特征在于，所述各类开关量信号的输出方式包括并行输出和串行输出。

4.根据权利要求1所述的SOE信号发生装置，其特征在于，所述各类开关量信号的输出类型包括脉冲型和长指令型。

5.根据权利要求1所述的SOE信号发生装置，其特征在于，所述FPGA硬件模块中的外部扩展接口之一为扩展USB接口，所述上位机软件模块FPGA经由一USB线缆连接至所述FPGA硬件模块的扩展USB接口。

6.根据权利要求1所述的SOE信号发生装置，其特征在于，所述FPGA硬件模块包括FPGA控制芯片和连接至该FPGA控制芯片的信号输出单元；

所述FPGA控制芯片用于解析接收的所述配置信息，并生成对应的控制信号；

所述信号输出单元用于将所述配置信息输出至所述被测设备，其中，所述信号输出单元包括多组输出通道，且每组所述输出通道设有多个独立信号输出端子。

7.根据权利要求1所述的SOE信号发生装置，其特征在于，所述FPGA硬件模块中设有内部锂电池供电单元。

8.根据权利要求1所述的SOE信号发生装置，其特征在于，所述FPGA硬件模块与一外部交流电源连接。

9.根据权利要求1所述的SOE信号发生装置，其特征在于，所述扩展USB接口为UART协议接口；

所述UART协议接口发送接口和接收接口，所述配置信息经由所述UART协议接口输入至所述FPGA硬件模块。

10.一种SOE信号输出方法，其特征在于，所述SOE信号输出方法应用如权利要求1至9任一项所述的SOE信号发生装置实现，包括：

所述上位机软件模块将由各类开关量信号的输出模式组成的配置信息发送至所述FPGA硬件模块；

所述FPGA硬件模块根据接收的所述配置信息生成控制信号，并将该控制信号输出至被测设备。