CN109215562A - 一种显示驱动电路及显示驱动方法 - Google Patents

Abstract

本发明公开了一种显示驱动电路及显示驱动方法，该显示驱动电路包括：供电模块、时序控制模块和驱动模块；其中，供电模块被配置为对时序控制模块输出至少两个电压信号；时序控制模块被配置为对接收到的至少两个电压信号的输出时序进行调节，并按调节后的输出时序将至少两个电压信号逐个输出至驱动模块；驱动模块被配置为根据接收到的至少两个电压信号驱动显示面板进行显示。通过时序控制模块调节各电压信号的上电时序，从而避免了因上电时序异常造成的IC等硬件损伤。

Description

一种显示驱动电路及显示驱动方法

技术领域

本发明涉及显示技术领域，尤其涉及一种显示驱动电路及显示驱动方法。

背景技术

在显示行业中，每个部件如Tcon IC、P-Gamma IC、Driver IC等控制单元，对电压的上电时序有固定的要求，只有满足要求后才能使IC处于正常的工作状态，如上电时序未满足要求，可能会造成IC内部工作器件的损坏，造成较大的损失。

发明内容

有鉴于此，本发明实施例提供一种显示驱动电路及显示驱动方法，用以解决现有技术中存在的因上电时序异常导致的硬件损伤问题。

因此，本发明实施例提供的一种显示驱动电路，包括：供电模块、时序控制模块和驱动模块；其中，

所述供电模块被配置为对所述时序控制模块输出至少两个电压信号；

所述时序控制模块被配置为对接收到的至少两个所述电压信号的输出时序进行调节，并按调节后的输出时序将至少两个所述电压信号逐个输出至所述驱动模块；

所述驱动模块被配置为根据接收到的至少两个所述电压信号驱动显示面板进行显示。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，还包括：适配器和同步串行总线；其中，所述同步串行总线由串行数据线和串行时钟线构成；

所述时序控制模块，包括：多个时序控制子模块；

所述适配器被配置为根据所述串行数据线和所述串行时钟线提供的信号，生成并向各所述时序控制子模块输出一一对应的时钟信号；

每一所述时序控制子模块被配置为对应接收一所述电压信号，并根据对应接收的所述时钟信号控制对应接收的所述电压信号的输出时间。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述时序控制子模块，包括：计数器、第一三极管、第一电阻、第二电阻和第一开关晶体管；其中，

所述计数器的输入端与所述适配器相连，所述计数器的输出端与所述第一三极管的基极相连，所述第一三极管的发射极接地，所述第一三极管的集电极与所述第一电阻的一端相连，所述第一电阻的另一端与所述第二电阻的一端、所述第一开关晶体管的栅极分别相连，所述第二电阻的另一端、所述第一开关晶体管的第一极均与所述供电模块相连，所述第一开关晶体管的第二极与所述驱动模块相连。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述时序控制模块，包括：多个时序控制子模块；

每一时序控制子模块被配置为对应接收两个所述电压信号，其中两个所述电压信号分别为所述第一电压信号和所述第二电压信号；并通过接收的所述第一电压信号控制所述第二电压信号的输出时间。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述时序控制子模块，包括：第三电阻、第四电阻、第五电阻、第六电阻、第二三极管、第二开关晶体管、第一电容、第二电容和第三电容；其中，

所述第三电阻的一端与所述供电模块提供所述第一电压信号的输出端相连，所述第三电阻的另一端与所述第一电容的一端、所述第四电阻的一端、所述第二三极管的基极分别相连，所述第一电容的另一端、所述第四电阻的另一端、所述第二三极管的发射极均接地，所述第二三极管的集电极与所述第五电阻的一端相连，所述第五电阻的另一端与所述第六电阻的一端、所述第二开关晶体管的栅极分别相连，所述第六电阻的另一端、所述第二开关晶体管的第一极、所述第二电容的一端均与所述供电模块提供所述第二电压信号的输出端相连，所述第二开关晶体管的第二极、所述第三电容的一端均与所述驱动模块相连，所述第二电容的另一端与所述第三电容的另一端相连。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述供电模块为电源管理芯片或电位转移器。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述驱动模块为以下任意组合：

源极驱动电路、栅极驱动电路、伽马电压生成器。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，还包括：检测模块；

所述检测模块被配置为在确定所述供电模块提供的至少两个所述电压信号稳定后，输出至所述时序控制模块。

在一种可能的实现方式中，在本发明实施例提供的上述显示驱动电路中，所述检测模块，包括：至少两个比较器；

每一所述比较器被配置为对应识别一所述电压信号大于预设电压值时，将对应识别的所述电压信号输出至所述时序控制模块；并在对应识别一所述电压信号小于预设电压值时，将零输出至所述时序控制模块。

相应地，本发明实施例还提供了一种显示驱动方法，包括：

供电模块对时序控制模块输出至少两个电压信号；

所述时序控制模块对接收到的至少两个所述电压信号的输出时序进行调节，并按调节后的输出时序将至少两个所述电压信号逐个输出至驱动模块；

所述驱动模块根据接收到的至少两个所述电压信号驱动显示面板进行显示。

本发明有益效果如下：

本发明实施例提供的一种显示驱动电路及显示驱动方法，该显示驱动电路包括：供电模块、时序控制模块和驱动模块；其中，供电模块被配置为对时序控制模块输出至少两个电压信号；时序控制模块被配置为对接收到的至少两个电压信号的输出时序进行调节，并按调节后的输出时序将至少两个电压信号逐个输出至驱动模块；驱动模块被配置为根据接收到的至少两个电压信号驱动显示面板进行显示。通过时序控制模块调节各电压信号的上电时序，从而避免了因上电时序异常造成的IC等硬件损伤。

附图说明

图1为本发明实施例提供的显示驱动电路的结构示意图之一；

图2为本发明实施例提供的显示驱动电路的结构示意图之二；

图3为图2中时序控制子模块的结构示意图；

图4为本发明实施例提供的显示驱动电路的结构示意图之三；

图5为图4中时序控制子模块的结构示意图；

图6为本发明实施例提供的显示驱动电路的结构示意图之四；

图7为检测模块的结构示意图；

图8为本发明实施例提供的显示驱动方法的流程图。

具体实施方式

下面结合附图，对本发明实施例提供的显示驱动电路及显示驱动方法的具体实施方式进行详细的说明。需要说明的是本说明书所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合；此外，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供的一种显示驱动电路，如图1所示，包括：供电模块101、时序控制模块102和驱动模块103；其中，

供电模块101被配置为对时序控制模块102输出至少两个电压信号；例如图1中示出了V1、V2和V3三个电压信号；

时序控制模块102被配置为对接收到的至少两个电压信号的输出时序进行调节，并按调节后的输出时序将至少两个电压信号逐个输出至驱动模块103；

驱动模块103被配置为根据接收到的至少两个电压信号驱动显示面板进行显示。

在本发明实施例提供的上述显示驱动电路中，通过时序控制模块102调节各电压信号的上电时序，从而避免了因上电时序异常造成的IC等硬件损伤。

在具体实施时，在本发明实施例提供的上述显示驱动电路中，时序控制模块102可以有以下两种可能的实现方式：

在第一种可能的实现方式中，如图2所示，显示驱动电路还可以包括：适配器100和同步串行总线IIC；其中，同步串行总线IIC由串行数据线SDA和串行时钟线SCL构成；

时序控制模块102，包括：多个时序控制子模块1021；

适配器100被配置为根据串行数据线SDA和串行时钟线SCL提供的信号，生成并向各时序控制子模块1021输出一一对应的时钟信号CLK；

每一时序控制子模块1021被配置为对应接收一电压信号，并根据对应接收的时钟信号CLK控制对应接收的电压信号的输出时间。

具体地，在第一种可能的实现方式中，如图3所示，时序控制子模块1021，包括：计数器C、第一三极管Q1、第一电阻R1、第二电阻R2和第一开关晶体管T1；其中，

计数器C的输入端与适配器100相连，计数器C的输出端与第一三极管Q1的基极相连，第一三极管Q1的发射极接地，第一三极管Q1的集电极与第一电阻R1的一端相连，第一电阻R1的另一端与第二电阻R2的一端、第一开关晶体管T1的栅极分别相连，第二电阻R2的另一端、第一开关晶体管T1的第一极均与供电模块101相连，第一开关晶体管T1的第二极与驱动模块103相连。

以V1电压信号输出为例，在实际应用中，计数器C通过数时钟信号CLK的脉冲数，当数到设定个数的脉冲(即达到设定的输出时间)后，对第一三极管Q1输出一个EN Singnalfor channel信号以拉高第一三极管Q1的基极电位，使得第一三极管Q1导通，进而拉高第一开关晶体管T1的栅极电位，使得第一开关晶体管T1处于导通状态，V1即可正常输出。

在第二种可能的实现方式中，如图4所示，时序控制模块102，包括：多个时序控制子模块1021；

每一时序控制子模块1021被配置为对应接收两个电压信号，其中两个电压信号分别为第一电压信号和第二电压信号；并通过接收的第一电压信号控制第二电压信号的输出时间。

具体地，在第二种可能的实现方式中，如图5所示，时序控制子模块1021，包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第二三极管Q2、第二开关晶体管T2、第一电容C1、第二电容C2和第三电容C3；其中，

第三电阻R3的一端与供电模块101提供第一电压信号的输出端相连，第三电阻R3的另一端与第一电容C1的一端、第四电阻R4的一端、第二三极管Q2的基极分别相连，第一电容C1的另一端、第四电阻R4的另一端、第二三极管Q2的发射极均接地，第二三极管Q2的集电极与第五电阻R5的一端相连，第五电阻R5的另一端与第六电阻R6的一端、第二开关晶体管T2的栅极分别相连，第六电阻R6的另一端、第二开关晶体管T2的第一极、第二电容C2的一端均与供电模块101提供第二电压信号的输出端相连，第二开关晶体管T2的第二极、第三电容C3的一端均与驱动模块103相连，第二电容C2的另一端与第三电容C3的另一端相连。

例如以第一电压信号为V1、第二电压信号为V2为例，在实际应用时，V1输入后，第二三极管Q2由于基极和发射极之间存在压差而导通，从而使得第二开关晶体管T2的栅极和第一极之间存在压差而导通，进而使得V2经导通的第二开关晶体管T2输出，由此实现V1控制V2的输出。

在具体实施时，在本发明实施例提供的上述显示驱动电路中，供电模块101可以为电源管理芯片(PMIC)或电位转移器(Level Shift)等其他能够提供电压信号的元件。

在具体实施时，在本发明实施例提供的上述显示驱动电路中，驱动模块103为以下任意组合：

源极驱动电路(Driver IC)、栅极驱动电路(Panel GOA)、伽马电压生成器(P-Gamma IC)。当然还可以为本领域技术人员公知的显示面板内的其他硬件，在此不做具体限定。

此外，每个硬件对电压信号的大小也有一定的要求，在存在热插拔等现象时，可能会导致电压信号的大小不满足要求，进而造成硬件损伤，故为避免电压信号的大小异常对硬件造成的损伤，在本发明实施例提供的上述显示驱动电路中，如图6所示，还可以包括：检测模块104；

检测模块104被配置为在确定供电模块101提供的至少两个电压信号稳定后，输出至时序控制模块102。

具体地，在本发明实施例提供的上述显示驱动电路中，如图7所示，检测模块104，可以包括：至少两个比较器1041；

每一比较器1041被配置为对应识别一电压信号大于预设电压值时，将对应识别的电压信号输出至时序控制模块102；并在对应识别一电压信号小于预设电压值时，将零输出至时序控制模块102。

以判断v1这一电压信号的大小为例，在实际应用时，比较器1041的同相输入端接入V1，反相输入端接入预设电压值Vbasic1，当V1小于Vbasic1时，输出端Vout1输出0，当V1大于Vbasic1时，输出端Vout1输出V1。

由上述描述可知，本发明实施例提供的显示驱动电路不但可以通过时序控制模块102来避免上电时序异常造成的硬件损伤，而且可以通过检测模块104来避免上电大小异常造成的硬件损伤，从而大大提升了在显示行业的竞争力。

可以理解的是，本发明实施例提供的上述显示驱动电路可以应用在印刷电路板(XPCBA)上进行时序控制。

相应地，本发明实施例还提供了一种显示驱动方法，如图8所示，包括：

S801、供电模块对时序控制模块输出至少两个电压信号；

S802、时序控制模块对接收到的至少两个电压信号的输出时序进行调节，并按调节后的输出时序将至少两个电压信号逐个输出至驱动模块；

S803、驱动模块根据接收到的至少两个电压信号驱动显示面板进行显示。

由于该显示驱动方法解决问题的原理与上述显示驱动电路解决问题的原理相似，因此，本发明实施例提供的该显示驱动方法的实施可以参见本发明实施例提供的上述显示驱动电路的实施，重复之处不再赘述。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种显示驱动电路，其特征在于，包括：供电模块、时序控制模块和驱动模块；其中，

所述供电模块被配置为对所述时序控制模块输出至少两个电压信号；

所述时序控制模块被配置为对接收到的至少两个所述电压信号的输出时序进行调节，并按调节后的输出时序将至少两个所述电压信号逐个输出至所述驱动模块；

所述驱动模块被配置为根据接收到的至少两个所述电压信号驱动显示面板进行显示。

2.如权利要求1所述的显示驱动电路，其特征在于，还包括：适配器和同步串行总线；其中，所述同步串行总线由串行数据线和串行时钟线构成；

所述时序控制模块，包括：多个时序控制子模块；

所述适配器被配置为根据所述串行数据线和所述串行时钟线提供的信号，生成并向各所述时序控制子模块输出一一对应的时钟信号；

每一所述时序控制子模块被配置为对应接收一所述电压信号，并根据对应接收的所述时钟信号控制对应接收的所述电压信号的输出时间。

3.如权利要求2所述的显示驱动电路，其特征在于，所述时序控制子模块，包括：计数器、第一三极管、第一电阻、第二电阻和第一开关晶体管；其中，

所述计数器的输入端与所述适配器相连，所述计数器的输出端与所述第一三极管的基极相连，所述第一三极管的发射极接地，所述第一三极管的集电极与所述第一电阻的一端相连，所述第一电阻的另一端与所述第二电阻的一端、所述第一开关晶体管的栅极分别相连，所述第二电阻的另一端、所述第一开关晶体管的第一极均与所述供电模块相连，所述第一开关晶体管的第二极与所述驱动模块相连。

4.如权利要求1所述的显示驱动电路，其特征在于，所述时序控制模块，包括：多个时序控制子模块；

每一时序控制子模块被配置为对应接收两个所述电压信号，其中两个所述电压信号分别为所述第一电压信号和所述第二电压信号；并通过接收的所述第一电压信号控制所述第二电压信号的输出时间。

5.如权利要求4所述的显示驱动电路，其特征在于，所述时序控制子模块，包括：第三电阻、第四电阻、第五电阻、第六电阻、第二三极管、第二开关晶体管、第一电容、第二电容和第三电容；其中，

所述第三电阻的一端与所述供电模块提供所述第一电压信号的输出端相连，所述第三电阻的另一端与所述第一电容的一端、所述第四电阻的一端、所述第二三极管的基极分别相连，所述第一电容的另一端、所述第四电阻的另一端、所述第二三极管的发射极均接地，所述第二三极管的集电极与所述第五电阻的一端相连，所述第五电阻的另一端与所述第六电阻的一端、所述第二开关晶体管的栅极分别相连，所述第六电阻的另一端、所述第二开关晶体管的第一极、所述第二电容的一端均与所述供电模块提供所述第二电压信号的输出端相连，所述第二开关晶体管的第二极、所述第三电容的一端均与所述驱动模块相连，所述第二电容的另一端与所述第三电容的另一端相连。

6.如权利要求1所述的显示驱动电路，其特征在于，所述供电模块为电源管理芯片或电位转移器。

7.如权利要求1所述的显示驱动电路，其特征在于，所述驱动模块为以下任意组合：

源极驱动电路、栅极驱动电路、伽马电压生成器。

8.如权利要求1-7任一项所述的显示驱动电路，其特征在于，还包括：检测模块；

所述检测模块被配置为在确定所述供电模块提供的至少两个所述电压信号稳定后，输出至所述时序控制模块。

9.如权利要求8所述的显示驱动电路，其特征在于，所述检测模块，包括：至少两个比较器；

每一所述比较器被配置为对应识别一所述电压信号大于预设电压值时，将对应识别的所述电压信号输出至所述时序控制模块；并在对应识别一所述电压信号小于预设电压值时，将零输出至所述时序控制模块。

10.一种显示驱动方法，其特征在于，包括：

供电模块对时序控制模块输出至少两个电压信号；

所述时序控制模块对接收到的至少两个所述电压信号的输出时序进行调节，并按调节后的输出时序将至少两个所述电压信号逐个输出至驱动模块；

所述驱动模块根据接收到的至少两个所述电压信号驱动显示面板进行显示。