CN109212847A - 一种阵列基板、显示装置 - Google Patents

Abstract

本发明实施例提供一种阵列基板、显示装置，显示技术领域，可在不影响子像素开口率的基础上，改善色偏问题。一种阵列基板，包括：阵列排布的若干个子像素；每个子像素包括设置在衬底上的像素电极，像素电极包括多个电连接且平行的条形子电极；若干子像素分成多个子像素组；每个子像素组包括呈2×2阵列排布的第一子像素、第二子像素、第三子像素和第四子像素，第一子像素和第二子像素沿第一方向排布，第一子像素和第三子像素沿第二方向排布，第一方向与第二方向垂直；第一子像素中的条形子电极和第三子像素中的条形子电极沿第三方向倾斜，第二子像素的条形子电极和第四子像素中的条形子电极沿第四方向倾斜，第三方向与第四方向为相反的方向。

Description

一种阵列基板、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置。

背景技术

为了避免色偏(color shift)问题，可采用如图1a所示的1pixel 2domain(简称1P2D)像素结构，即，将一个子像素(pixel)11分为两畴(domain)，但在一个子像素11的两个畴相交的区域容易产生如图1b所示的黑线，从而影响子像素11的开口率，使得光线透过率降低。

发明内容

本发明的实施例提供一种阵列基板、显示装置，可在不影响子像素开口率的基础上，改善色偏问题。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种阵列基板，包括：阵列排布的若干个子像素；每个所述子像素包括设置在衬底上的像素电极，所述像素电极包括多个电连接且平行的条形子电极；所述若干子像素分成多个子像素组；每个子像素组包括呈2×2阵列排布的第一子像素、第二子像素、第三子像素和第四子像素，所述第一子像素和所述第二子像素沿第一方向排布，所述第一子像素和所述第三子像素沿第二方向排布，所述第一方向与所述第二方向垂直；所述第一子像素中的所述条形子电极和所述第三子像素中的所述条形子电极沿第三方向倾斜，所述第二子像素的所述条形子电极和所述第四子像素中的所述条形子电极沿第四方向倾斜，所述第三方向与所述第四方向为相反的方向。

可选的，还包括与栅线；每排沿所述第一方向排布的所述子像素至少与一条所述栅线电连接；所述栅线的位于每个所述子像素组的所述第一子像素和所述第三子像素之间的部分沿所述第三方向倾斜，所述栅线的位于每个所述子像素组的所述第二子像素和所述第四子像素之间的部分沿所述第四方向倾斜。

进一步可选的，任意相邻两个所述子像素组之间的所述栅线沿所述第一方向延伸。

可选的，每排沿所述第一方向排布的所述子像素与一条所述栅线电连接。

可选的，还包括数据线；每排沿所述第二方向排布的所述子像素与一条所述数据线电连接；所述数据线沿所述第二方向延伸。

进一步可选的，还包括薄膜晶体管，所述薄膜晶体管包括源极和漏极；所述源极与所述数据线电连接。

进一步可选的，所述薄膜晶体管还包括栅极；在所述阵列基板包括栅线的情况下，所述栅极与所述栅线电连接；或者，所述栅极与所述栅线共用。

第二方面，提供一种显示装置，包括第一方面所述的阵列基板。

可选的，还包括设置于衬底与像素电极之间的公共电极；所述公共电极在所述衬底上的正投影与若干子像素在所述衬底上的正投影重叠。

可选的，还包括对盒基板，所述对盒基板包括公共电极；所述公共电极在所述衬底上的正投影与若干子像素在所述衬底上的正投影重叠。

本发明实施例提供一种阵列基板、显示装置，通过使四个子像素构成一个子像素组，并且，在每个子像素组中，第一子像素中的条形子电极和第三子像素中的条形子电极沿第三方向倾斜、第二子像素的条形子电极和第四子像素中的条形子电极沿第四方向倾斜，当以一个子像素组为一个单位时，沿第一方向，第一子像素与第二子像素为不同的两畴、第三子像素与第四子像素为不同的两畴，沿第二方向，第一子像素与第四子像素为不同的两畴、第二子像素与第三子像素为不同的两畴，从而可解决色偏的问题，进一步的，由于本发明实施例是使一个子像素组中的两个子像素构成两畴，并非如现有技术中使一个子像素分成两畴，因此，一个子像素组中的任意一个子像素中均不会产生黑线，进而也不会影响子像素的开口率，使得光线透过率降低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为现有技术提供的一种像素结构图；

图1b为现有技术提供的一种像素结构图；

图2为本发明实施例提供的一种像素结构图；

图3为本发明实施例提供的一种子像素组中条形子电极的排布方式；

图4为本发明实施例提供的一种子像素组中条形子电极的排布方式；

图5为相关技术提供的一种像素结构图；

图6a为图5的像素结构的显示效果图；

图6b为图6a中的A区域的放大图；

图7为相关技术提供的一种像素结构图。

附图标记：

11-子像素；12-第一数据线；13-第二数据线；14-第三数据线；20-子像素组；21-第一子像素；22-第二子像素；23-第三子像素；24-第四子像素；31-栅线；32-数据线；41-像素电极；411-条形子电极。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板，如图2-4所示，包括：阵列排布的若干个子像素；每个子像素包括设置在衬底上的像素电极41，像素电极41包括多个电连接且平行的条形子电极411；所述若干子像素分成多个子像素组20；每个子像素组20包括呈2×2阵列排布的第一子像素21、第二子像素22、第三子像素23和第四子像素24，第一子像素21和第二子像素22沿第一方向排布，第一子像素21和第三子像素23沿第二方向排布，第一方向与第二方向垂直；第一子像素21中的条形子电极411和第三子像素23中的条形子电极411沿第三方向倾斜，第二子像素22的条形子电极411和第四子像素24中的条形子电极411沿第四方向倾斜，第三方向与第四方向为相反的方向。

需要说明的是，第一，任意一个子像素只用于构成一个子像素组20。

第二，由于每个子像素组20中的第一子像素21、第二子像素22、第三子像素23和第四子像素24呈2×2阵列排布，且第一子像素21和第二子像素22沿第一方向排布，第一子像素21和第三子像素23沿第二方向排布，因此，第三子像素23与第四子像素24与沿第一方向排布，第二子像素22与第四子像素24与沿第二方向排布。

示例的，如图3和图4所示，在一个子像素组20中，位于第一行第一列的子像素为第一子像素21，位于第一行第二列的子像素为第二子像素22，位于第二行第一列的子像素为第三子像素23，位于第二行第二列的子像素为第四子像素24。

当然，在一个子像素组20中，第一子像素21、第二子像素22、第三子像素23、第四子像素24还可以是其他位置关系，只要第一子像素21与第二子像素22沿第一方向排布，第一子像素21与第三子像素23沿第二方向排布，第三子像素237与第四子像素24沿第一方向排布，第二子像素22与第四子像素24与沿第二方向排布即可。

第三，在一个子像素组20中，以第一子像素21位于第一行第一列、第二子像素22位于第一行第二列、第三子像素23位于第二行第一列、第四子像素24位于第二行第二列为例。

如图3所示，第三方向为从第一子像素21远离第二子像素22的一边到靠近第二子像素22的一边，逐渐靠近第一子像素21；第四方向为从第二子像素22中靠近第一子像素21的一边到远离第一子像素21的一边，逐渐靠近所述第四子像素24。

或者，如图4所示，第三方向为从第一子像素21中远离第二子像素22的一边到靠近第二子像素22的一边，逐渐靠近第三子像素23；第三方向为从第二子像素22中靠近第一子像素21的一边到远离第一子像素21的一边，逐渐靠近第二子像素22。

第四，不对条形子电极411的倾斜角度进行限定，只要不影响正常显示即可，具体的，以实际应用为准。

第五，第三方向与第四方向为相反的方向，是指：第三方向与第四方向分别向相反的方向倾斜，并且，第三方向与第一方向之间的夹角和第四方向与第一方向之间的夹角相等。

本发明实施例提供一种阵列基板，通过使四个子像素构成一个子像素组20，并且，在每个子像素组20中，第一子像素21中的条形子电极411和第三子像素23中的条形子电极411沿第三方向倾斜、第二子像素22的条形子电极411和第四子像素24中的条形子电极411沿第四方向倾斜，当以一个子像素组20为一个单位时，沿第一方向，第一子像素21与第二子像素22为不同的两畴、第三子像素23与第四子像素24为不同的两畴，沿第二方向，第一子像素21与第四子像素24为不同的两畴、第二子像素22与第三子像素23为不同的两畴，从而可解决色偏的问题，进一步的，由于本发明实施例是使一个子像素组20中的两个子像素构成两畴，并非如现有技术中使一个子像素分成两畴，因此，一个子像素组20中的任意一个子像素中均不会产生黑线，进而也不会影响子像素的开口率，使得光线透过率降低。

在此基础上，如图5所示，为了解决背景技术中提出的技术问题，即，保持高透过率的同时，避免色偏的问题，相关技术使用2P2D的像素结构，即，奇数行的子像素11和偶数行的子像素11向相反的方向倾斜。然而，若制备显示装置时存在工艺偏差，例如取向层的摩擦(rubbing)偏差、偏光片的光轴偏差或贴附公差，均有可能导致光线在奇数行子像素11的透过率与偶数行子像素11的透过率不同，从而在低灰阶(L127及以下)下，用户可观察到如图6a和6b所示的水平向的亮暗条纹(Horizontal-dim MURA，简称H-dim MURA)。

相较于图5中任意一行的所有子像素11都完全相同，本发明实施例中，由于第一子像素21与第二子像素22、第三子像素23与第四子像素24并非完全相同，因此，第二子像素22可以与第一子像素21相互补偿，第三子像素23可以与第四子像素24相互补偿，若制备显示装置时存在工艺偏差，本发明实施例的相邻两行子像素的透过率之差，将小于相关技术的相邻两行子像素的透过率之差。

可选的，如图3和图4所示，所述阵列基板还包括与栅线31；每排沿第一方向排布的子像素至少与一条栅线31电连接；栅线31的位于每个子像素组20的第一子像素21和第三子像素23之间的部分沿第三方向倾斜，栅线31的位于每个子像素组20的第二子像素22和第四子像素24之间的部分沿第四方向倾斜。即，在一个子像素组20中，沿第二方向排布的子像素之间的栅线31呈折线延伸。

此处，如图3和图4所示，由于第一子像素21中的条形子电极411和第三子像素23中的条形子电极411沿第三方向倾斜，因此，第一子像素21中靠近第三子像素23的一边可以沿第三方向倾斜、第三子像素23中靠近第一子像素21的一边可以沿第三方向倾斜；由于第二子像素22的条形子电极411和第四子像素24中的条形子电极411沿第四方向倾斜，因此，第二子像素22中靠近第四子像素24的一边可以沿第四方向倾斜、第四子像素24中靠近第二子像素22的一边可以沿第四方向倾斜。

在此基础上，任意相邻两个子像素组20之间的栅线31沿第一方向延伸。

需要说明的是，第一，由于任意一个子像素还包括薄膜晶体管，薄膜晶体管包括栅极，栅极与栅线31电连接，或者，栅极与栅线31共用，因此，每排沿第一方向排布的子像素至少与一条栅线31电连接，实际为：薄膜晶体管的栅极与栅线31电连接。

第二，对于每排沿第一方向排布的所有子像素，可以全部与一条栅线31电连接，也可以与多条栅线31电连接。

示例的，在每排沿第一方向排布的所有子像素与多条栅线31电连接的情况下，一部分子像素与第一栅线电连接，另一部分子像素与第二栅线电连接。

此处，在无其他特殊要求、不需达到特殊效果的情况下，优选每排沿第一方向排布的所有子像素与一条栅线31电连接，以避免增加沿第二方向排布的相邻两个子像素之间的非子像素区域的宽度。其中，非子像素区域的宽度方向与第二方向相同，从而避免影响子像素的开口率，进而影响光线透过率。

本发明实施例中，在第一子像素21中靠近第三子像素23的一边和第三子像素23中靠近第一子像素21的一边均沿第三方向倾斜、第二子像素22中靠近第四子像素24的一边和第四子像素24中靠近第二子像素22的一边沿第四方向倾斜的情况下，若栅线31如现有技术一样沿第一方向延伸，则需增加相邻子像素之间的非子像素区域的宽度，以使得所述阵列基板应用于显示装置时，黑矩阵可以完全覆盖住栅线31，避免出现漏光现象，然而，非子像素区域的宽度一旦增加，将影响子像素的开口率，进而影响光线透过率，因此，本发明实施例通过使栅线31的位于每个子像素组20的第一子像素21和第三子像素23之间的部分沿第三方向倾斜，栅线31的位于每个子像素组20的第二子像素22和第四子像素24之间的部分沿第四方向倾斜，可不减小子像素开口率。

当然，本发明实施例并不限定栅线31的延伸方向，例如，栅线31也可以沿第一方向延伸。

可选的，如图3和图4所示，所述阵列基板还包括数据线32；每排沿第二方向排布的子像素与一条数据线32电连接；数据线32沿第二方向延伸。

需要说明的是，薄膜晶体管还包括源极和漏极，源极与数据线32电连接，因此，每排沿第二方向排布的子像素至少与一条数据线32电连接，实际为：薄膜晶体管的源极与数据线32电连接。

本发明实施例中，可使得数据线32的延伸方向，与现有技术未对子像素中的条形子电极411进行改进时的数据线32的延伸方向一致。

在此基础上，为了解决如图5所示的多个子像素11，在制备显示装置时存在工艺偏差的情况下，存在如图6a和图6b的问题，如图7所示，相关技术可基于4P2D利用数据线不对称来解决H-dim MURA问题，即，以相邻两行的呈2×2阵列排布的子像素11为一个像素单元，该像素单元内的四个子像素11构成一个矩形，在该像素单元内，奇数列子像素11背离偶数列子像素11的一侧设有第一数据线12、相邻两列子像素11之间设有第二数据线13、偶数列子像素11背离奇数列子像素11的一侧设有第三数据线14，第二数据线13在奇数行的倾斜方向与在偶数行的倾斜方向相反，第一数据线12和第三数据线14的延伸方向与第二方向一致。相较于图5的2P2D像素结构中，奇数行子像素11的透过率与偶数行子像素11的透过率之差为6％～10％，图7示出的像素结构可以使奇数行子像素11的透过率与偶数行子像素11的透过率之差缩小为1％以下，从而改善H-dimMURA问题。

然而，在一个所述像素单元中，虽然奇数行的子像素11与偶数行的子像素11构成了两畴，但奇数列的子像素11与偶数列的子像素11仍然是一畴，所以在横向视角下，仍存在色偏问题；并且，由于在一个所述像素单元中，第二数据线13的延伸方向为一折线，第一数据线12和第三数据线14沿第二方向竖直延伸，因此第一数据线12和第三数据线14的长度与第二数据线13的长度不相同，即，第二数据线13的长度大于第一数据线12和第三数据线14的长度，进而导致第一数据线12和第三数据线14上的负载与第二数据线13上的负载不相同，从而造成不同列子像素11的显示亮度不同的问题，具体表现为：与第二数据线13电连接的子像素11的显示亮度低于与第一数据线12和第三数据线14电连接的子像素11的显示亮度。

同时，若图6中的第二数据线13也沿第二方向延伸，则需增加沿第一方向排布的相邻两个子像素11之间的非子像素区域的宽度(与第一方向一致)，以使得所述阵列基板应用于显示装置时，黑矩阵可以完全覆盖住栅线31，避免出现漏光现象，然而，非子像素区域的宽度一旦增加，将影响子像素11的开口率，进而影响光线透过率。

相较于图7中的像素结构，由于本发明实施例未改变数据线32的延伸方向，也未改变子像素中靠近数据线32的一边的形状，因此，即使本发明实施例的数据线32沿第二方向延伸，也不会影响子像素的开口率，同时，由于本发明实施例中的所有数据线32的长度均相同，因此，与不同条数据线32电连接的子像素的显示亮度均相同。

此外，虽然本发明还是实施例公开了：栅线31的位于每个子像素组20的第一子像素21和第三子像素23之间的部分沿第三方向倾斜，栅线31的位于每个子像素组20的第二子像素22和第四子像素24之间的部分沿第四方向倾斜。但因为以下三个原因，相较于一个显示单元中数据线32呈折线延伸，给子像素的显示亮度带来的影响，本发明实施例中因一个子像素组20中沿第二方向排布的相邻子像素之间的栅线31呈折线延伸，给子像素的显示亮度带来的影响可忽略不计。

第一，在显示时，数据线32一直处于开态，而栅线31仅需在与其电连接的子像素显示时才处于开态，其余时间均处于关态(Gateoff)，例如，沿第二方向，阵列基板包括1000行子像素，则任意一条栅线31处于开态的时间仅为1/1000，即，一条栅线31处于开态的时间仅为一条数据线32处于开态的时间的1/1000，因此，栅线31上的负载可忽略不计。

第二，在实际应用中数据线32的长度约为栅线31的长度的3倍，在数据线32与栅线31均呈折线延伸的情况下，数据线32增加的长度比栅线31增加的长度更多，因此第二数据线13上的负载与第一数据线12和第三数据线14上的负载的差值，大于本发明实施例的一个子像素组20中沿第二方向排布的子像素之间的栅线31上的负载与相邻子像素组20之间的栅线31上的负载的差值。

第三，在第一和第二的基础上，数据线32处于开态时，数据线32上的电压为交流电，且电压范围较大，导致数据线32上的电压持续浮动(swing)范围较大，从而使得不同长度的数据线32上的负载差值更大，与不同长度电连接的子像素的显示亮度差值也非常大；而由于栅线31处于关态的时间远远大于处于开态的时间，栅线31在关态时的电压为直流电(例如-8V)，几乎不增加栅线31上的负载，在显示时，相较于数据线32上的负载，栅线31上的负载对显示亮度的可忽略不计。

本发明实施例提供一种显示装置，包括前述任一实施例所述的阵列基板。

其中，所述显示装置可以是液晶显示器。

当所述显示装置为液晶显示器时，还包括对盒基板和设置于阵列基板与对盒基板之间的液晶层。

本发明实施例提供一种显示装置，包括所述阵列基板，通过使阵列基板中的四个子像素构成一个子像素组20，并且，在每个子像素组20中，第一子像素21中的条形子电极411和第三子像素23中的条形子电极411沿第三方向倾斜、第二子像素22的条形子电极411和第四子像素24中的条形子电极411沿第四方向倾斜，当以一个子像素组20为一个单位时，沿第一方向，第一子像素21与第二子像素22为不同的两畴、第三子像素23与第四子像素24为不同的两畴，沿第二方向，第一子像素21与第四子像素24为不同的两畴、第二子像素22与第三子像素23为不同的两畴，从而可解决色偏的问题，进一步的，由于本发明实施例是使一个子像素组20中的两个子像素构成两畴，并非如现有技术中使一个子像素分成两畴，因此，一个子像素组20中的任意一个子像素中均不会产生黑线，进而也不会影响子像素的开口率，使得光线透过率降低。

可选的，所述显示装置还包括公共电极，公共电极在衬底上的正投影与若干子像素在衬底上的正投影重叠，即，公共电极为板状平铺一整层。

其中，公共电极可以设置在衬底与像素电极41之间，公共电极也可以设置在对盒基板上。

本发明实施例中，通过分别向公共电极和像素电极41输入不同的电压，以在公共电极与像素电极41之间形成电场，从而驱动液晶层的液晶偏转，使所述显示装置显示画面。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：阵列排布的若干个子像素；每个所述子像素包括设置在衬底上的像素电极，所述像素电极包括多个电连接且平行的条形子电极；

所述若干子像素分成多个子像素组；每个子像素组包括呈2×2阵列排布的第一子像素、第二子像素、第三子像素和第四子像素，所述第一子像素和所述第二子像素沿第一方向排布，所述第一子像素和所述第三子像素沿第二方向排布，所述第一方向与所述第二方向垂直；

所述第一子像素中的所述条形子电极和所述第三子像素中的所述条形子电极沿第三方向倾斜，所述第二子像素的所述条形子电极和所述第四子像素中的所述条形子电极沿第四方向倾斜，所述第三方向与所述第四方向为相反的方向。

2.根据权利要求1所述的阵列基板，其特征在于，还包括与栅线；

每排沿所述第一方向排布的所述子像素至少与一条所述栅线电连接；

所述栅线的位于每个所述子像素组的所述第一子像素和所述第三子像素之间的部分沿所述第三方向倾斜，所述栅线的位于每个所述子像素组的所述第二子像素和所述第四子像素之间的部分沿所述第四方向倾斜。

3.根据权利要求2所述的阵列基板，其特征在于，任意相邻两个所述子像素组之间的所述栅线沿所述第一方向延伸。

4.根据权利要求2或3所述的阵列基板，其特征在于，每排沿所述第一方向排布的所述子像素与一条所述栅线电连接。

5.根据权利要求1所述的阵列基板，其特征在于，还包括数据线；

每排沿所述第二方向排布的所述子像素与一条所述数据线电连接；

所述数据线沿所述第二方向延伸。

6.根据权利要求5所述的阵列基板，其特征在于，还包括薄膜晶体管，所述薄膜晶体管包括源极和漏极；

所述源极与所述数据线电连接。

7.根据权利要求6所述的阵列基板，其特征在于，所述薄膜晶体管还包括栅极；

在所述阵列基板包括栅线的情况下，所述栅极与所述栅线电连接；或者，所述栅极与所述栅线共用。

8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。

9.根据权利要求8所述的显示装置，其特征在于，还包括设置于衬底与像素电极之间的公共电极；

所述公共电极在所述衬底上的正投影与若干子像素在所述衬底上的正投影重叠。

10.根据权利要求8所述的显示装置，其特征在于，还包括对盒基板，所述对盒基板包括公共电极；

所述公共电极在所述衬底上的正投影与若干子像素在所述衬底上的正投影重叠。