CN109211274B - 一种光纤陀螺检测电路自主验证方法 - Google Patents

Abstract

一种光纤陀螺检测电路自主验证方法，首先构建光纤陀螺检测电路，确定光纤陀螺本征频率、光纤陀螺检测电路外部晶振频率，制作AD转换器、DA转换器采集时钟信号，然后测试计算得到前放电路、AD转换器的延时，以及检测电路全部延时t2，最后制作调制方波控制信号、解调方波控制信号、解调过程正半周期采样信号、解调过程负半周期采样信号，进而分析得到前放电路、AD转换器电路功能是否正常，前放电路、AD转换器电路噪声，检测板全部电路功能是否正常以及全部电路噪声。

Description

一种光纤陀螺检测电路自主验证方法

技术领域

本发明涉及光纤陀螺角速率测量技术领域，特别是一种光纤陀螺检测电路自主验证方法。

背景技术

光纤陀螺作为一种具有全固态、小体积、大动态、抗力学等多种优点的新型惯性姿态敏感器正在得到越来越广泛的应用，目前光纤陀螺的检测电路一般采用全数字闭环检测方式实现。

光纤陀螺的典型闭环检测电路一般包括前放电路、AD转换器、信号处理器、DA转换器、后置放大器等几部分，其中前放电路主要用于完成光纤陀螺微弱信号的放大滤波，AD转换器用于完成模数转换，信号处理器是核心部分，用于完成基于数字信号的调制、解调与闭环控制，DA转换器用于将闭环反馈及调制数字信号转换成模拟信号，后置放大器主要用于将闭环反馈及调制模拟信号进行放大滤波，以驱动Y波导(集成光学调制器)。其中AD的采样速率、采样位置，数字处理的延时设计以及DA转换器的转换精度、前放电路和后置驱动电路的带宽设计都直接关系到光纤陀螺的功能、性能。

由于光纤陀螺基于调制解调技术实现微弱信号的检测，因此针对光纤陀螺检测电路的主流的验证手段主要有以下两种：

(1)将检测电路和光纤环路部分连接，进行光电联调，从产品的性能指标上反推电路性能来对检测电路进行验证；

(2)采用理想调制解调信号，设定固定周期，针对电路板开展独立验证。

目前以上方法主要存在以下问题：

方法(1)依赖于光纤环路的配合，从而导致电路部分的验证无法与光路部分有效解耦，从而影响产品研制。并且在产品研制过程出现问题的情况下无法快速解耦定位问题，因此进一步影响产品研制过程；

方法(2)缺乏针对硬件的针对性测试，如延时环节等对于调制解调影响较大的性能指标测试方案设计及分析；

方法(2)缺乏针对硬件各个模块的针对性验证，导致最终验证结果是针对整块电路的，无法发现影响产品性能的关键模块，从而可能导致“性能出现问题，难以定位到各个模块”或者“性能改善，无法发现关键因素”，缺乏实际应用价值。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种光纤陀螺检测电路自主验证方法，通过对电路设计合适的软件及连接方式，在不改变硬件电路原有设计的情况下，通过测试导线的连接完成模拟敏感信号输入，并通过检测电路完成信号的采集、处理及分析，分步骤实施，最终实现检测电路的自主验证。该方法实现过程方便，无需对硬件进行状态更改，在实际应用中效果良好。

本发明的技术解决方案是：一种光纤陀螺检测电路自主验证方法，该方法的步骤包括：

(1)构建光纤陀螺检测电路，包括前放电路、AD转换器、FPGA、DA转换器、后置运放，其中，前放电路完成光纤陀螺微弱信号的放大滤波，AD转换器完成模数转换，FPGA完成数字信号的调制、解调与闭环控制，DA转换器将闭环反馈及调制数字信号转换成模拟信号，后置放大器将闭环反馈及调制模拟信号进行放大滤波；

(2)确定光纤陀螺本征频率f、光纤陀螺检测电路外部晶振频率f_out，其中，f＝c/(2n*l)，f_out＝N*f，c为光速，n为光纤折射率，l为光纤环长度，N为8的倍数的正整数；

(3)制作AD转换器采集时钟信号ad_clk，采集时钟信号ad_clk的制作方法为：根据光纤陀螺本征频率f、AD转换器的转换速率确定AD转换器的采集时钟频率f_ad＝N₃f，f_ad＜0.8*f_admax，进而得到AD转换器采集时钟信号ad_clk，其中，f_ad为AD采集时钟信号ad_clk的频率，N₃为偶数正整数，f_admax为AD转换器的最大转换频率。

(4)制作DA采集时钟信号da_clk，制作DA采集时钟信号da_clk的方法为：根据光纤陀螺本征频率f、DA转换器的最大转换速率确定DA的采集时钟频率f_da＝2f，f_da＜0.8*f_damax，进而得到DA采集时钟信号da_clk，f_damax为DA的最大转换频率；

(5)采用信号发生器产生方波信号并从前放电路的输入端输入，其中，方波信号频率与光纤陀螺本征频率相同，幅值Wave_A匹配AD输入，在FPGA的测试引脚输出AD转换器转换后数据的符号位Wave_C，比较Wave_A、Wave_C波形得到前放电路、AD转换器的延时t1；

(6)控制FPGA将AD转换器转换后数据对DA进行位宽匹配处理后送至DA转换器，并送至后置运放，在后置运放输出端记录输出波形Wave_D，比较Wave_A和Wave_D波形得到检测电路全部延时t2；

(7)制作调制方波控制信号signal_fb，调制方波控制信号signal_fb的制作方法为：根据光纤陀螺的本征频率f在FPGA中使用光纤陀螺检测电路外部晶振频率f_out进行分倍频产生调制信号signal_fb，signal_fb频率与光纤陀螺本征频率相同；

(8)制作解调方波控制信号signal_fd1和signal_fd2，制作解调方波控制信号signal_fd1和signal_fd2的方法为：在FPGA中对调制方波信号signal_fb分别延时t1和t2得到signal_fd1和signal_fd2，其中，N₁和N₂为基准时钟周期个数，T0为基准时钟周期，

t1＝N₁*T0，t2＝N₂*T0；

(9)控制FPGA的测试引脚上输出信号signal_fb，并接至前置运放的输入端，经过前放电路、AD转换器进入FPGA；

(10)制作解调过程正半周期采样信号signal_rcc1，解调过程正半周期采样信号signal_rcc1的方法为：令signal_rcc1初始值为0，在signal_fd1为高电平开始t3时间后signal_rcc1置为1，保持高电平经过t4时间后signal_rcc1置为0，其中，t3＝N₃/4*T_ad，t4＝((N₃/2)-1)*T_ad，f_ad＝1/T_ad；

(11)制作解调过程负半周期采样信号signal_rcc2，解调过程负半周期采样信号signal_rcc2的制作方法为：设signal_rcc2初始值为0，在signal_fd1为低电平开始t3时间后signal_rcc2置为1，保持高电平经过t4时间后signal_rcc2置为0；

(12)控制FPGA中将AD转换器转换后数据在signal_rcc1为高电平且AD时钟信号ad_clk为上升沿时进行累加得到累加和D₊，在signal_rcc2为高电平且AD时钟信号ad_clk为上升沿时进行累加得到累加和D_-，在signal_fd1变为高电平后进行D＝D₊-D_-运算，对D的平均值进行分析得到前放电路、AD转换器电路功能是否正常，对D的标准差进行分析得到前放电路、AD转换器电路噪声；

(13)将signal_fb作为控制信号产生发送给DA转换器的方波信号，方波信号与signal_fb同频同相，在后置运放输出端的输出信号通过跳线连接至前置运放的输入端，经过前放电路、AD转换器进入FPGA；

(14)制作解调过程正半周期采样信号signal_rcc3，解调过程正半周期采样信号signal_rcc3的制作方法为：令signal_rcc3初始值为0，在signal_fd2为高电平开始t3时间后signal_rcc3置为1，保持高电平经过t4时间后signal_rcc3置为0；

(15)制作解调过程负半周期采样信号signal_rcc4，解调过程负半周期采样信号signal_rcc4的制作方法为：signal_rcc4初始值为0，在signal_fd2为低电平开始t3时间后signal_rcc4置为1，保持高电平经过t4时间后signal_rcc4置为0；

(16)控制FPGA中将AD转换器转换后数据在signal_rcc3为高电平且AD时钟信号ad_clk为上升沿时进行累加得到累加和D₊，，在signal_rcc4为高电平且AD时钟信号ad_clk为上升沿时进行累加得到累加和D_-，在signal_fd2变为高电平计算D1＝D₊-D_-，对D1平均值的结果进行分析得到检测板全部电路功能是否正常，对D1的标准差进行分析得到检测板全部电路噪声。

本发明与现有技术相比的优点在于：

(1)本发明通过独立完成电路验证，与光路部分充分解耦，合理设计软硬件连接，不改变硬件状态，减小验证电路复杂程度，对硬件延时进行测量，更加接近硬件的实际应用状态，对于产品的设计具有重要指导意义；

(2)本发明分模块验证便于发现对产品功能及性能影响较大的模块，便于性能提升和问题排查，全回路验证可以对检测电路功能和性能进行充分验证；

综上所述，本方法针对光纤陀螺的特点，采用了软硬件结合、加入硬件延时、分模块全回路的方式简单可靠的解决了光纤陀螺检测电路功能、性能验证问题。

附图说明

图1为本发明的流程示意图；

图2为验证过程硬件连接示意图；

图3为延时测试环节特征波形示意图。

具体实施方式

本发明克服现有技术的不足，提供了一种光纤陀螺检测电路自主验证方法，通过对电路设计合适的软件及连接方式，在不改变硬件电路原有设计的情况下，通过测试导线的连接完成模拟敏感信号输入，并通过检测电路完成信号的采集、处理及分析，分步骤实施，最终实现检测电路的自主验证，该方法实现过程方便，无需对硬件进行状态更改，在实际应用中效果良好。

本发明光纤陀螺检测电路自主验证方法流程示意图如附图1所示，该方法的步骤包括：

(1)按照附图2搭建光纤陀螺检测电路系统，首先测试系统延时环节。

(2)确定验证用本征频率f，同时确定输入外部晶振频率f_out，其中f和f_out满足以下关系，其中c为光在真空中传播的速度，n为光纤折射率，l为光纤环长度，N为正整数，且为8的整数倍。

f＝c/(2n*l)，f_out＝N*f (1)

(3)制作AD采集时钟信号ad_clk，制作方法为：根据本征频率f及AD的转换速率确定AD的采集时钟频率，一般满足公式(2)。其中，f_ad为AD采集时钟信号ad_clk的频率，N₃为正整数，且为偶数，f_admax为AD的最大转换频率。

f_ad＝N₃f，f_ad＜0.8*f_admax (2)

(4)制作DA采集时钟信号da_clk，制作方法为：根据本征频率f及DA的转换速率确定DA的采集时钟频率，一般满足公式(3)。其中，f_da为DA采集时钟信号da_clk的频率，且为偶数，f_damax为AD的最大转换频率。

f_da＝2f，f_da＜0.8*f_damax (3)

(5)测试前放及AD延时，按照附图2在A点采用信号发生器输入方波信号，频率与本征频率相同，计算公式如公式(1)所示，幅值匹配AD输入即可，记为Wave_A，在C点采用FPGA测试引脚输出AD的符号位，记为Wave_C，如附图3所示，比较Wave_A和Wave_C波形可得前放及AD延时t1。

(6)测试检测电路全部延时t2，在步骤(5)的基础上在FPGA中将得到的AD数字量针对DA进行位宽匹配处理后送DA输出，在D点记录输出波形，记为Wave_D；如附图3所示，比较Wave_A和Wave_D波形可得检测电路全部延时t2。

(7)制作调制方波控制信号signal_fb，制作方法为：根据光纤陀螺光纤环路的环长(l)计算光纤陀螺的本征频率f，如公式(1)所示，在FPGA中使用外部输入的晶振信号进行分倍频产生用于调制信号signal_fb，其频率与本征频率相同。

(8)制作解调方波控制信号signal_fd1和signal_fd2，制作方法为：在FPGA中将调制方波信号signal_fb进行延时，分别延时t1和t2获取signal_fd1和signal_fd2，实际操作中延时采用若干个基准时钟周期完成，如公式(4)所示。其中，N₁和N₂为基准时钟周期个数，T0为基准时钟周期。

t1＝N₁*T0，t2＝N₂*T0 (4)

(9)前放电路、AD转换器及FPGA软件解调过程验证系统搭建，方法为：在FPGA的测试引脚上输出信号signal_fb，将其接入如附图2所示的前放电路输入点A点，使其经过前放电路、AD转换器进入FPGA。

(10)制作解调过程正半周期采样信号signal_rcc1，制作方法为：signal_rcc1初始值为0，在signal_fd1为高电平开始t3时间后signal_rcc1置为1，保持高电平经过t4时间后signal_rcc1置为0，其中t3、t4满足公式(5)。

t3＝N₃/4*T_ad，t4＝(N₃/2-1)*T_ad (5)

(11)制作解调过程负半周期采样信号signal_rcc2，制作方法为：signal_rcc2初始值为0，在signal_fd1为低电平开始t3时间后signal_rcc2置为1，保持高电平经过t4时间后signal_rcc2置为0，其中t3、t4满足公式(5)。

(12)前放电路、AD转换器及FPGA软件解调过程验证，验证方法为：在FPGA中将AD转换完成的数字量在signal_rcc1为高电平时进行累加得到累加和D₊，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)；在signal_rcc2为高电平时进行累加得到累加和D_-，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)，在signal_fd变为高电平后进行运算，如公式(6)所示。

D＝D₊-D_- (6)

对D的结果进行分析可以获取前放电路、AD转换器部分电路功能是否正常，对D的标准差进行分析可以获取前放电路、AD转换器部分电路噪声，通过改变signal_rcc1、signal_rcc2和signal_fd的相位关系同时对获取的D进行比较可以得到采点位置不同导致的电路性能差异。

(13)FPGA、DA及后置放大电路验证系统搭建，方法为：将signal_fb作为控制信号产生发送给DA的方波信号，该信号与signal_fb同频同相，最终在后置运放的Y波导调制接口D点输出，将此信号通过跳线连接至前放电路的输入点A点，使其经过前放电路、AD转换器进入FPGA。

(14)制作解调过程正半周期采样信号signal_rcc3，制作方法为：signal_rcc3初始值为0，在signal_fd2为高电平开始t3时间后signal_rcc3置为1，保持高电平经过t4时间后signal_rcc3置为0，其中t3、t4满足公式(5)。

(15)制作解调过程负半周期采样信号signal_rcc4，制作方法为：signal_rcc4初始值为0，在signal_fd2为低电平开始t3时间后signal_rcc4置为1，保持高电平经过t4时间后signal_rcc4置为0，其中t3、t4满足公式(5)。

(16)FPGA、DA及后置放大电路验证，验证方法为：在FPGA中将AD转换完成的数字量在signal_rcc3为高电平时进行累加得到累加和D₊，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)；在signal_rcc4为高电平时进行累加得到累加和D_-，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)，在signal_fd变为高电平后进行运算，如公式(7)所示。

D1＝D₊-D_- (7)

对D1的结果进行分析可以检测板全部电路功能是否正常，对D1的标准差进行分析可以获取检测板全部电路噪声，通过改变signal_rcc3、signal_rcc4和signal_fd2的相位关系同时对获取的D1进行比较可以得到采点位置不同导致的电路性能差异。

下面结合附图和实施例对本发明做进一步说明。

本发明的技术解决方案是：光纤陀螺检测电路自主验证方法，主要包括延时环节测试、前放及AD转换器功能验证、FPGA、DA及后置放大电路验证等步骤。下面结合实施例对本发明进行更详细的解释和说明。

实施例

光纤陀螺检测电路自主验证方法，该方法的步骤包括：

(1)按照附图2搭建光纤陀螺检测电路系统，首先测试系统延时环节；

(2)针对当前产品对电路应用场景设定为环长约为580m，则本征频率f＝c/(2n*l)≈178.4KHz；同时根据常用规格确认外部晶振频率f_out＝N*f＝96*178.4KHz≈17.126MHz，就近取f_out＝17.152MHz，反推本征频率设计值为f＝17152KHz/96＝178.67KHz。

(3)制作AD采集时钟信号ad_clk，所选AD最大转换频率f_admax＝3MHz，则根据N₃约束，取f_ad＝12*f＝2.144MHz。

(4)制作DA采集时钟信号da_clk，所选DA最大转换频率为30MHz，则根据相关约束，f_da＝2*f＝357.33KHz。

(5)测试前放及AD延时，按照附图2所示，AD正常工作，采集时钟信号ad_clk，在A点设定信号发生器(Wave_A频率为178.67KHz，幅值为V_p-p＝1V，关于0V对称)，将该信号引入附图2所示A点，在C点采用FPGA测试引脚输出AD的符号位，记为Wave_C，比较Wave_A和Wave_C波形可得前放及AD延时t1≈4T_{ad_clk}。

(6)测试检测电路全部延时t2，在步骤(5)的基础上在FPGA中将得到的AD数字量(14位数据Data[13:0])针对DA进行位宽匹配处理(14位数据Data[13:0])后送DA输出，在D点记录输出波形，记为Wave_D，比较Wave_A和Wave_D波形可得检测电路全部延时t2≈5T_{ad_clk}。

(7)制作调制方波控制信号signal_fb，在FPGA中对外部输入基准时钟进行96分频生成频率为178.67KHz的方波信号，占空比为50:50，作为信号signal_fb。

(8)制作解调方波控制信号signal_fd1和signal_fd2，在FPGA中将调制方波信号signal_fb进行延时，分别延时t1＝4T_{ad_clk}和t2＝5T_{ad_clk}后获取signal_fd1和signal_fd2。

(9)在FPGA的测试引脚上输出信号signal_fb，将其接入如附图2所示的前放电路输入点A点，使其经过前放电路、AD转换器进入FPGA。

(10)制作解调过程正半周期采样信号signal_rcc1，制作方法为：signal_rcc1初始值为0，在signal_fd1为高电平开始t3时间后signal_rcc1置为1，保持高电平经过t4时间后signal_rcc1置为0，其中t3、t4设计如下：

t3＝3*T_ad，t4＝5*T_ad

(11)制作解调过程负半周期采样信号signal_rcc2，制作方法为：signal_rcc2初始值为0，在signal_fd1为低电平开始t3时间后signal_rcc2置为1，保持高电平经过t4时间后signal_rcc2置为0，其中t3、t4设计如下：

t3＝3*T_ad，t4＝5*T_ad

(12)前放电路、AD转换器及FPGA软件解调过程验证，验证方法为：在FPGA中将AD转换完成的数字量在signal_rcc1为高电平时进行累加得到累加和D₊，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)；在signal_rcc2为高电平时进行累加得到累加和D_-，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)，在signal_fd1变为高电平后进行运算，如公式(6)所示。

D＝D₊-D_- (6)

对D的平均值进行分析可以获取前放电路、AD转换器部分电路功能是否正常，本例中前置运放输入波形Wave_A频率为178.67KHz，幅值为Vp-p≈3.3V，关于0V对称，则由于AD转换器满量程输入为5V，累加次数为5(因为t4＝5*T_ad)，则理论值为5*3.3/5*2¹⁴＝54067.2，实测值D的平均值约54066.5，满足使用要求，证明功能正常。

对D的标准差进行分析可以获取前放电路、AD转换器部分电路噪声，本例中前置运放输入波形Wave_A频率为178.67KHz，幅值为Vp-p＝1V，关于0V对称，实测值D的标准差约为30，则等效解调噪声为±3LSB(30/5/2)，对比AD的非线性误差为±2LSB并结合模拟部分噪声水平可知，硬件噪声与实测噪声相当，满足性能要求。

(13)FPGA、DA及后置放大电路验证系统搭建，将signal_fb作为控制信号产生发送给DA的方波信号，该信号与signal_fb同频同相，最终在后置运放的Y波导调制接口D点输出，将此信号通过跳线连接至前放电路的输入点A点，使其经过前放电路、AD转换器进入FPGA。

(14)制作解调过程正半周期采样信号signal_rcc3，制作方法为：signal_rcc3初始值为0，在signal_fd2为高电平开始t3时间后signal_rcc3置为1，保持高电平经过t4时间后signal_rcc3置为0，其中t3、t4设计如下：

t3＝3*T_ad，t4＝5*T_ad

(15)制作解调过程负半周期采样信号signal_rcc4，制作方法为：signal_rcc4初始值为0，在signal_fd2为低电平开始t3时间后signal_rcc4置为1，保持高电平经过t4时间后signal_rcc4置为0，其中t3、t4设计如下：

t3＝3*T_ad，t4＝5*T_ad

(16)FPGA、DA及后置放大电路验证，验证方法为：在FPGA中将AD转换完成的数字量在signal_rcc3为高电平时进行累加得到累加和D₊，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)；在signal_rcc4为高电平时进行累加得到累加和D_-，累加次数控制信号为AD时钟信号ad_clk(上升沿时累加)，在signal_fd2变为高电平后进行运算，如公式(5)所示。

D1＝D₊-D_- (5)

对D1的结果进行分析可以检测板全部电路功能是否正常，本例中后置运放输出给前置运放的波形Wave_A频率为178.67KHz，幅值为Vp-p≈3.3V，关于0V对称，则由于AD转换器满量程输入为5V，累加次数为5(因为t4＝5*T_ad)，则理论值为5*3.3/5*2¹⁴＝54067.2，实测值D的平均值约54066，满足使用要求，证明功能正常。，对D1的标准差进行分析可以获取检测板全部电路噪声，本例中前置运放输入波形Wave_A频率为178.67KHz，幅值为Vp-p＝1V，关于0V对称，实测值D的标准差约为50，则等效解调噪声为±4LSB(50/5/2)，对比AD的非线性误差为±2LSB、DA的非线性误差±2.5LSB并结合模拟部分噪声水平可知，硬件噪声与实测噪声相当，满足性能要求。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (1)

1.一种光纤陀螺检测电路自主验证方法，其特征在于包括如下步骤：

(1)构建光纤陀螺检测电路，包括前放电路、AD转换器、FPGA、DA转换器、后置运放；

(2)确定光纤陀螺本征频率f、光纤陀螺检测电路外部晶振频率f_out；

(3)制作AD转换器采集时钟信号ad_clk；

(4)制作DA转换器采集时钟信号da_clk；

(5)采用信号发生器产生方波信号并从前放电路的输入端输入，方波信号频率与光纤陀螺本征频率相同，幅值Wave_A匹配AD转换器输入，在FPGA的测试引脚输出AD转换器转换后数据的符号位Wave_C，比较Wave_A、Wave_C波形得到前放电路、AD转换器的延时t1；

(6)控制FPGA将AD转换器转换后数据对DA转换器进行位宽匹配处理后送至DA转换器，并送至后置运放，在后置运放输出端记录输出波形Wave_D，比较Wave_A和Wave_D波形得到检测电路全部延时t2；

(7)制作调制方波控制信号signal_fb；

(8)制作解调方波控制信号signal_fd1和signal_fd2；

(9)控制FPGA的测试引脚上输出信号signal_fb，并接至前置运放的输入端，经过前放电路、AD转换器进入FPGA；

(10)制作解调过程正半周期采样信号signal_rcc1；

(11)制作解调过程负半周期采样信号signal_rcc2；

(12)控制FPGA中将AD转换器转换后数据在signal_rcc1为高电平且AD转换器时钟信号ad_clk为上升沿时进行累加得到累加和D₊，在signal_rcc2为高电平且AD转换器时钟信号ad_clk为上升沿时进行累加得到累加和D_-，在signal_fd1变为高电平后进行D＝D₊-D_-运算，对D的平均值进行分析得到前放电路、AD转换器电路功能是否正常，对D的标准差进行分析得到前放电路、AD转换器电路噪声；

(13)将signal_fb作为控制信号产生发送给DA转换器的方波信号，方波信号与signal_fb同频同相，在后置运放输出端的输出信号通过跳线连接至前置运放的输入端，经过前放电路、AD转换器进入FPGA；

(14)制作解调过程正半周期采样信号signal_rcc3；

(15)制作解调过程负半周期采样信号signal_rcc4；

(16)控制FPGA中将AD转换器转换后数据在signal_rcc3为高电平且AD转换器时钟信号ad_clk为上升沿时进行累加得到累加和D₊，在signal_rcc4为高电平且AD转换器时钟信号ad_clk为上升沿时进行累加得到累加和D_-，在signal_fd2变为高电平计算D1＝D₊-D_-，对D1平均值的结果进行分析得到检测板全部电路功能是否正常，对D1的标准差进行分析得到检测板全部电路噪声；

所述的步骤(1)中前放电路完成光纤陀螺微弱信号的放大滤波，AD转换器完成模数转换，FPGA完成数字信号的调制、解调与闭环控制，DA转换器将闭环反馈及调制数字信号转换成模拟信号，后置放大器将闭环反馈及调制模拟信号进行放大滤波；

所述光纤陀螺本征频率f＝c/(2n*l)，f_out＝N*f，c为光速，n为光纤折射率，l为光纤环长度，N为8的倍数的正整数；

所述的AD转换器采集时钟信号ad_clk的制作方法为：根据光纤陀螺本征频率f、AD转换器的转换速率确定AD转换器的采集时钟频率f_ad＝N₃f，f_ad＜0.8*f_admax，进而得到AD转换器采集时钟信号ad_clk，其中，f_ad为AD转换器采集时钟信号ad_clk的频率，N₃为偶数正整数，f_admax为AD转换器的最大转换频率；

所述的DA转换器采集时钟信号da_clk的制作方法为：根据光纤陀螺本征频率f、DA转换器的最大转换速率确定DA转换器的采集时钟频率f_da＝2f，f_da＜0.8*f_damax，进而得到DA转换器采集时钟信号da_clk，f_damax为DA转换器的最大转换频率；

所述的调制方波控制信号signal_fb的制作方法为：根据光纤陀螺的本征频率f在FPGA中使用光纤陀螺检测电路外部晶振频率f_out进行分倍频产生调制信号signal_fb，signal_fb频率与光纤陀螺本征频率相同；

所述的制作解调方波控制信号signal_fd1和signal_fd2的方法为：在FPGA中对调制方波信号signal_fb分别延时t1和t2得到signal_fd1和signal_fd2，其中，N₁和N₂为基准时钟周期个数，T0为基准时钟周期，

t1＝N₁*T0，t2＝N₂*T0；

所述的解调过程正半周期采样信号signal_rcc1的方法为：令signal_rcc1初始值为0，在signal_fd1为高电平开始t3时间后signal_rcc1置为1，保持高电平经过t4时间后signal_rcc1置为0，其中，t3＝N₃/4*T_ad，t4＝((N₃/2)-1)*T_ad，f_ad＝1/T_ad；

所述的解调过程负半周期采样信号signal_rcc2的制作方法为：设signal_rcc2初始值为0，在signal_fd1为低电平开始t3时间后signal_rcc2置为1，保持高电平经过t4时间后signal_rcc2置为0；

所述的解调过程正半周期采样信号signal_rcc3的制作方法为：令signal_rcc3初始值为0，在signal_fd2为高电平开始t3时间后signal_rcc3置为1，保持高电平经过t4时间后signal_rcc3置为0；

解调过程负半周期采样信号signal_rcc4的制作方法为：signal_rcc4初始值为0，在signal_fd2为低电平开始t3时间后signal_rcc4置为1，保持高电平经过t4时间后signal_rcc4置为0。

Images