CN109196548B - 用于在高分辨率显示器上提供多个屏幕区域的机制 - Google Patents

用于在高分辨率显示器上提供多个屏幕区域的机制 Download PDF

Info

Publication number
CN109196548B
CN109196548B CN201680086351.6A CN201680086351A CN109196548B CN 109196548 B CN109196548 B CN 109196548B CN 201680086351 A CN201680086351 A CN 201680086351A CN 109196548 B CN109196548 B CN 109196548B
Authority
CN
China
Prior art keywords
frame buffer
pipes
buffer data
coordinates
transcoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680086351.6A
Other languages
English (en)
Other versions
CN109196548A (zh
Inventor
裴定瑜
田坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109196548A publication Critical patent/CN109196548A/zh
Application granted granted Critical
Publication of CN109196548B publication Critical patent/CN109196548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

一种显示引擎，该显示引擎包括：表面划分器，用于生成帧缓冲器坐标，以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；流水线，包括多个管道，该流水线用于接收帧缓冲器坐标，其中，多个管道中的两个或更多个管道并行地操作以处理与由帧缓冲器坐标标识的帧缓冲器的区域对应的帧缓冲器数据；多个转码器中的第一转码器，该第一转码器用于：每当显示引擎正以多管道协作模式操作时，将来自两个或更多个管道中的每个管道的帧缓冲器数据合并为输出信号；多路复用器(Mux)和多流仲裁器，用于基于从表面划分器接收的取出次序来控制来自两个或更多个管道中的每个管道的帧缓冲器数据向第一转码器的传送的次序。

Description

用于在高分辨率显示器上提供多个屏幕区域的机制
技术领域
本公开总体上涉及用于高分辨率显示设备的显示引擎。
背景技术
8K分辨率或8K UHD是当前数字电视和数字电影摄影中最高的超高清电视(UHDTV)分辨率。8K是指大约8000个像素的水平分辨率，形成(7680×4320)的总图像尺寸。8K UHD具有两倍的4K UHD的水平分辨率和垂直分辨率，总体具有4K UHD的四倍的像素或者全HD的十六倍的像素。诸如8K之类的高分辨率显示器使得用户能够使每一个像素从距屏幕可接受的距离处对于人眼是不可辨别的。
对于8K以及甚至更高分辨率显示器(例如，16K)支持的需求给显示引擎设计者提出了满足质量、功耗以及其他要求的新的挑战。例如，在当前的显示引擎设计中，单个高分辨率屏幕通常由一个流水线(例如，一个管道加一个转码器的流水线)驱动，这要求管道和转码器两者都以非常高的频率工作。一个已知的例外是由视频电子标准协会(VESA)开发的DisplayPort(显示端口)1.2版本接口中的多流传输(MST)，它将单个屏幕视为若干较小屏幕区域的组合，并且要求完整的一个管道加一个转码器的流水线来考虑每个屏幕区域。然而，MTS典型地在将多个屏幕区域合并到一个单个显示器中时遭受棘手的同步问题，并且如果应用不是多屏幕感知的，则可能无法操作。
附图说明
图1A和图1B图示出系统的实施例的框图。
图2图示出显示引擎的一个实施例。
图3图示出用于将多个屏幕区域合并在显示器上的过程的一个实施例。
图4A-图4B图示出分割策略的实施例。
图5图示出具有多个平面的分割的实施例。
图6图示出计算架构的一个实施例。
具体实施方式
描述了一种多管道协作显示引擎。在一些实施例中，可改变诸如图形逻辑组件和显示引擎之类的组件、和/或中央处理单元的组件的设计和操作，以修改向显示面板的数据帧渲染和数据帧传送。当不要求更新时，这些改变可能需要实现功率节省的功率管理钩(hook)的改变，该功率管理钩诸如显示接口的功率管理。
图1A图示出符合本实施例的一个系统100。系统100包括中央处理单元(CPU)102、图形逻辑104、显示引擎106、存储器108和显示设备110。接口112可耦合图形逻辑104和显示引擎106。在一些实施例中，系统100可被具体化在移动设备或者其他电子计算设备或通信设备中，该移动设备诸如，膝上型计算机、平板计算设备、台式计算机、智能电话。实施例不限于此上下文。
具体而言，在各实施例中，CPU 102、图形逻辑104和/或显示引擎106可包括各种硬件元件、软件元件或两者的组合。硬件元件的示例可包括设备、组件、处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片组等等。软件元件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。如给定实现方式所期望的，判定实施例是否利用硬件元件和/或软件元件来实现可根据任何数量的因素而不同，这些因素诸如所期望的计算速率、功率水平、热容限、处理循环预算、输入数据速率、输出数据速率、存储器资源、数据总线速度以及其他设计或性能约束。
系统100可执行通信操作或逻辑，以处理从各种源接收的数据以用于在诸如显示设备110之类的显示器上呈现。该数据可包括媒体内容，诸如视频内容或将要在显示设备110上连续地呈现的其他图像。显示设备110的示例包括液晶显示器(LCD)、发光二极管显示器(LED)、触敏显示器、等离子体显示器、阴极射线管以及其他显示器类型。在一个实施例中，设备110是超高清显示器(例如，8K或16K分辨率)。
在各实施例中，系统110可包括各种输入设备(未示出)，包括但不限于键盘、话筒、鼠标、操纵杆或其他导航设备等等。用户可使用此类输入设备来选择来自一个或多个媒体源(未示出)的媒体文件，以用于在显示设备110上观看。
在其他实施例中，用于处理的数据可从一个数字媒体或多个数字媒体接收。数字媒体的源可以是数码相机、数字视频设备、智能电话、平板计算设备、计算机、或包含一个用户或多个用户可能希望在显示设备110上观看的一个或多个媒体文件的其他设备。媒体源的其他示例包括能够存储和/或递送媒体信息的任何硬件或软件元件，诸如，数字视频记录仪(DVR)、个人视频记录仪(PVR)、数字多功能盘(DVD)设备、视频家庭系统(VHS)设备、数字VHS设备、盘驱动器、硬盘驱动器、光盘驱动器、通用串行总线(USB)闪存驱动器、存储卡、安全数字(SD)存储卡、大容量存储设备、闪存驱动器、计算机、游戏控制台、紧致盘(CD)播放器、计算机可读或机器可读存储器、视频监控系统、电话会议系统、电话系统、可穿戴计算机、便携式媒体播放器(PMP)、便携式媒体记录仪(PMR)、数字媒体服务器，等等。实施例不限于此上下文。在进一步的实施例中，数字媒体可以是构成硬件元件的组合的数据源，这些硬件元件诸如周期性地生成图像数据的处理器和存储器，该图像数据诸如机器生成的动画。
应当注意，媒体源可包括要以音频格式以及视觉格式呈现的数据。符合本实施例，显示设备110或链接到显示设备110的其他设备(未示出)可以可操作以基于在显示设备110上显示其图像的数字媒体内容来输出音频信号。
在各实施例中，要在显示设备110上显示其内容的数字媒体可以是DVD或其中原生帧速率不同于显示设备110所采用的刷新速率的其他介质。如在以下附图中所详细描述，包括图形逻辑104、显示引擎106、接口112和存储器108等等的系统100的组件可以是互操作的，以调整媒体内容的处理以供在显示器110上呈现。媒体内容可以作为诸如视频数据之类的流数据被接收，其被临时存储在系统100中，同时被处理以在显示器110上示出。数据处理的调整可包括调整针对将数据存储在存储器108中、针对从存储器108取出数据并将该数据传送至显示设备110的时序。作为示例，可作为软件、硬件、或者硬件和软件的组合在图形逻辑104与显示引擎106之间分发的接口112可促进图形逻辑104与显示引擎106之间的握手，以引导新数据以用于流式传输到显示设备110。
图1B图示出符合本实施例的系统120的实施例。系统120一般可包括类似于系统100的组件。如在系统120中所图示，图形逻辑104可被包括在CPU 102中。在一个特定变型中，CPU 102可以是“芯片上系统”(SOC)组件，该“芯片上系统”(SOC)组件在单个硅芯片上包括一个或多个通用处理器以及图形逻辑104。
图2图示出显示引擎106的一个实施例。显示引擎106促进在显示设备110处的数据显示。在一个实施例中，显示引擎106耦合至存储器202，并且包括多管道(例如，A、B和C)流水线204、转码器(例如，A、B和C)206以及数字显示接口(DDI)212。根据一个实施例，显示引擎106实现多管道协作模式，该多管道协作模式通过可调整的划分策略为非常高分辨率的显示器110提供灵活性。在此类实施例中，显示引擎106实现多管道流水线204，该多管道流水线204包括“虚拟管道”和转码器206，以驱动单个高分辨率显示器110。
如图2中所示出，“虚拟管道”是多个管道(例如，A、B和C)的聚合，该多个管道并行地操作以各自处理存储在存储器202中的高清晰度帧缓冲器的一个指定区域。在该实施例中，这些管道的输出被组合成“虚拟管道”的输出，并且通过一个转码器206流传输，以经由DDI 212呈现给显示器110。为了完成此类实施例，表面划分器208、多路复用器(Mux)和多流仲裁器210被包括。
表面划分器208通过生成每个区域的坐标并将该坐标馈送至流水线204中的管道将整个帧缓冲器划分成若干个更小的区域。在一个实施例中，表面划分器包括寄存器207，该寄存器207接收来自显示驱动器(未示出)的指示如何划分帧缓冲器以及协作中所涉及的管道数量的配置信息(例如，划分策略)。
多路复用器和多流仲裁器210遵循从表面划分器208接收的取出次序来控制流水线204的管道要被传送至转码器所按照的次序。在一个实施例中，表面划分器中的寄存器207存储取出次序。在进一步的实施例中，当多管道模式协作被禁用时，多路复用器和多流仲裁器210作为公共多路复用器来操作以将流水线204中的一个管道与一个转码器206连接。
图3图示出用于将多个屏幕区域合并在单个高分辨率或超高分辨率显示器上的方法300的一个实施例。方法300可由处理逻辑来执行，该处理逻辑可包括硬件(例如，电路、专用逻辑、可编程逻辑等)、软件(诸如，在处理设备上运行的指令)或其组合的。为了呈现的简明和清晰起见，以线性序列示出方法300的过程；然而，可以预见，任何数量的过程可以并行地、异步地或以不同的次序执行。为了简明起见，此后可以不讨论或重复参考在前的图所讨论的细节中的许多细节。
在处理框310处，接收划分策略。在一个实施例中，划分策略确定帧缓冲器要被划分成的区域的数量(例如，协作中要涉及的管道数量)以及该帧缓冲器被如何划分。在此类实施例中，表面划分器208接收来自显示驱动器的划分策略，该表面划分器208基于流水线204中的管道的能力来对这些策略进行编程。图4A和图4B图示出针对8K显示器使用三管道流水线204协作实施例的帧缓冲器划分的实施例。图4A公开了所示出的二分型(divided-by-two)划分的实施例，其利用二分型的实现方式和/或良好适合于具有更强大的管道204C的显示引擎106。图4B公开了相等划分的实施例，其大致均匀地在流水线204中的三个管道之间分发工作负荷。
在进一步的实施例中，要考虑附加的划分策略规则。例如，如果对管道启用利用需要相邻像素的值的算法对特征的处理(例如，缩放)，则区域的边界不应是二等分线或三等分线(例如，图4A和图4B中的虚线)。替代地，区域的边界被扩展以覆盖相邻像素(如由图4A和图4B中的矩形所图示)。因此，区域将略微重叠，其中管道对将不包括在输出中的辅助像素进行裁剪。
如果在一个管道中激活了多个平面，则对每个平面的源缓冲器的划分遵循主帧缓冲器的划分策略。如图5中所示，将相等划分应用到平面0(主帧缓冲器)和平面1(解码器输出表面)两者。三个管道中的每个管道中的平面1将采用矩形来处理并与该单个管道内的其他平面合成。在进一步的实施例中，对划分策略进行微调可针对各种场景实现最佳性能和功率比率。
返回参考图3，处理框320：表面划分器208基于所配置的划分策略来为所有划分区域生成坐标和取出次序。在处理框330处，表面划分器208将坐标传送至流水线204的管道中的一个或多个。在处理框340处，要在协同显示中涉及的每个管道根据其寄存器配置从存储器202取出指定区域中的帧缓冲器数据，并处理该数据(例如，混合、缩放等)。处理框350：基于由表面划分器208所指示的取出次序，转码器206(例如，图2中的转码器A)被激活，并与多流仲裁器210连接。在处理框360处，多流仲裁器210循环以按照指定的取出次序将管道与转码器206链接，一次一个管道。在处理框370处，流水线204中的每一个涉及的管道的输出被传送至转码器206，并经由DDI 212被合并为输出信号。
图6图示出适于实现如先前所描述的各实施例的示例性计算架构1300的实施例。如本申请中所使用，术语“系统”和“组件”旨在指计算机相关实体，无论是硬件、硬件和软件的组合、软件还是执行中的软件，其示例经由示例性计算架构1300来提供。例如，组件可以是但不限于是：处理器上运行的进程、处理器、硬盘驱动器、(光和/或磁存储介质的)多个存储驱动器、对象、可执行代码、执行线程、程序、和/或计算机。作为说明，在服务器上运行的应用和该服务器两者都可以是组件。一个或多个组件可以驻留在进程和/或执行线程内，并且组件可以局部化在一个计算机上和/或分布在两个或更多个计算机之间。进一步地，组件可通过各种类型的通信介质彼此通信地耦合以协调操作。该协调可涉及单向或双向的信息交换。例如，组件能以通过通信介质传输的信号的形式来传输信息。该信息可被实现为分配给各信号线的信号。在此类分配中，每一条消息都是信号。然而，进一步的实施例可替代地采用数据消息。此类数据消息可跨各连接被发送。示例性连接包括并行接口、串行接口和总线接口。
在一个实施例中，计算架构1300可包括电子设备的一部分或实现为电子设备的一部分。电子设备的示例可包括但不限于移动设备、个人数字助理、移动计算设备、智能电话、蜂窝电话、手机、单向寻呼机、双向寻呼机、消息收发设备、计算机、个人计算机(PC)、台式计算机、膝上型计算机、笔记本计算机、手持式计算机、平板计算机、服务器、服务器阵列或服务器场、web服务器、网络服务器、因特网服务器、工作站、小型计算机、大型计算机、超级计算机、网络设备、web设备、分布式计算系统、多处理器系统、基于处理器的系统、消费电子产品、可编程消费电子产品、电视机、数字电视机、机顶盒、无线接入点、基站、订户站、移动订户中心、无线电网络控制器、路由器、集线器、网关、网桥、交换机、机器、或其组合。实施例不限于此上下文。
计算架构1300包括各种常见计算元件，诸如，一个或多个处理器、协处理器、存储器单元、芯片组、控制器、外围设备、接口、振荡器、定时设备、视频卡、音频卡、多媒体输入/输出(I/O)组件，等等。然而，实施例不限于由计算架构1300来实现。
如图6中所示，计算架构1300包括处理单元1304、系统存储器1306以及系统总线1308。处理单元1304可以是各种市场上可购买到的处理器中的任一种。双微处理器和其他多处理器架构也可用作处理单元1304。系统总线1308为系统组件提供接口，包括但不限于系统存储器1306到处理单元1304。系统总线1308可以是若干类型的总线结构中的任一种，这些总线结构可使用各种市场上可购买到的总线架构中的任一种来进一步互连到存储器总线(具有或不具有存储器控制器)、外围总线和局部总线。
计算架构1300可包括或实现各种制品。制品可包括存储逻辑的计算机可读的存储介质。各实施例还可以被至少部分地实现为非瞬态计算机可读介质中或非瞬态计算机可读介质上所包含的指令，这些指令可由一个或多个处理器读取并执行以使得能够执行本文描述的操作。计算机可读存储介质的示例可包括能够存储电子数据的任何有形介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写或可重写存储器等等。逻辑的示例可包括使用任何合适类型的代码(诸如，源代码、已编译代码、已解释代码、可执行代码、静态代码、动态代码、面向对象代码、可视代码等)实现的可执行计算机程序指令。
系统存储器1306可以包括一个或多个更高速的存储器单元的形式的各种类型的计算机可读存储介质，诸如，只读存储器(ROM)、随机存取存储器(RAM)、动态RAM(DRAM)、双倍数据速率DRAM(DDRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、诸如铁电聚合物存储器之类的聚合物存储器、奥氏存储器、相变或铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、磁卡或光卡、或适于存储信息的任何其他类型的介质。在图6中示出的所图示实施例中，系统存储器1306可以包括非易失性存储器1310和/或易失性存储器1312。基本输入/输出系统(BIOS)可以存储在非易失性存储器1310中。
计算机1302可包括以一个或多个较低速的存储器单元的形式的各种类型的计算机可读存储介质，包括内部硬盘驱动器(HDD)1314、用于从可移除磁盘1318读取或写入到可移除磁盘1318的磁软盘驱动器(FDD)1316、以及用于从可移除光盘1322(例如，CD-ROM或DVD)读取或写入到可移除光盘1322的光盘驱动器1320；以及用于从非易失性存储器(NVM)1325读取或写入到非易失性存储器(NVM)1325的固态驱动器(SSD)1323，包括NAND闪存、相变存储器(PCM)、自旋存储器(spin memory)；具有开关的相变存储器(PCMS)、磁阻随机存取存储器(MRAM)，自旋存储器，纳米线存储器，铁电晶体管随机存取存储器(FeTRAM)。HDD1314、FDD 1316、光盘驱动器1320以及固态驱动器1323可以分别通过HDD接口1324、FDD接口1326、光盘驱动器接口1328以及固态驱动器接口1329连接至系统总线1308。用于外部驱动器实现方式的HDD接口1324可以包括通用串行总线(USB)和IEEE 1394接口技术中的至少一者或包括这两者。固态驱动器接口1329可包括用于耦合至主机设备的任何合适的接口，诸如例如，但不限于，串行高级技术附连(SATA)接口、串行附连SCSI(SAS)接口、通用串行总线(USB)接口、外围设备控制接口(PCI)或其他合适的设备接口。
驱动器及相关联的计算机可读介质提供了对数据、数据结构、计算机可执行指令等等的易失性和/或非易失性存储。例如，可以将数个程序模块存储在驱动器和存储器单元1310、1312中，该数个程序模块包括操作系统1330、一个或多个应用程序1332、其他程序模块1334和程序数据1336。
用户可以通过一个或多个有线/无线输入设备(例如，键盘1338和诸如鼠标1340之类的指点设备)将命令和信息键入到计算机1302中。其他输入设备可包括话筒、红外(IR)遥控器、操纵杆、游戏垫、指示笔、触摸屏等等。这些和其他输入设备通常通过耦合至系统总线1308的输入设备接口1342连接至处理单元1304，但也可通过诸如并行端口、IEEE 1394串行端口、游戏端口、USB端口、IR接口等等之类的其他接口被连接。
监视器1344或其他类型的显示设备也经由诸如视频适配器1346之类的接口连接至系统总线1308。除了监视器1344之外，计算机还典型地包括诸如扬声器、打印机等等之类的其他外围输出设备。
计算机1302可使用经由有线和/或无线通信而至一个或多个远程计算机(诸如，远程计算机1348)的逻辑连接在联网环境中操作。远程计算机1348可以是工作站、服务器计算机、路由器、个人计算机、便携式计算机、基于微处理器的娱乐设备、对等设备或其他常见的网络节点，并且通常包括相对于计算机1302描述的许多或所有元件，但为简明起见，仅图示出存储器/存储设备1350。所描绘的逻辑连接包括到局域网(LAN)1352和/或例如广域网(WAN)1354的更大网络的有线/无线连接性。此类LAN和WAN联网环境常见于办公室和公司，并且促进诸如内联网之类的企业范围的计算机网络，所有这些都可连接到例如因特网之类的全球通信网络。
当在LAN联网环境中使用时，计算机1302通过有线和/或无线通信网络接口或适配器1356连接到LAN 1352。适配器1356可以促进到LAN 1352的有线和/或无线通信，其还可包括其上设置的用于使用适配器1356的无线功能进行通信的无线接入点。
当在WAN联网环境中使用时，计算机1302可以包括调制解调器1358，或连接到WAN1354上的通信服务器，或具有用于诸如通过因特网等在WAN 1354上建立通信的其他手段。调制解调器1358经由输入设备接口1342连接到系统总线1308，该调制解调器1358可以是内部或外部的，并且可以是有线和/或无线设备。在联网环境中，相对于计算机1302所描绘的程序模块或其部分可以存储在远程存储器/存储设备1350中。将会领会，所示的网络连接是示例性的，并且可以使用在计算机之间建立通信链路的其他手段。
计算机1302可操作来使用IEEE 802标准系列来与有线和无线设备或实体进行通信，这些设备或实体例如是可操作地设置成与例如打印机、扫描仪、台式和/或便携式计算机、个人数字助理(PDA)、通信卫星、任何一件与无线可检测标签相关联的设备或位置(例如，电话亭、报亭、休息室)以及电话进行无线通信(例如，IEEE 802.11空中调制技术)的无线设备。这至少包括Wi-Fi(或无线保真)、WiMax和蓝牙TM无线技术。因此，通信可以是如同常规网络那样的预定义结构，或者仅仅是至少两个设备之间的自组织(ad hoc)通信。Wi-Fi网络使用称为IEEE 802.11x(a、b、n、g等)的无线电技术来提供安全、可靠、快速的无线连接性。Wi-Fi网络可用于将计算机彼此连接，连接到因特网以及连接到有线网络(其使用IEEE802.3相关的介质和功能)。
对“一个实施例”、“实施例”、“示例实施例”、“各实施例”等的引用指示：如此描述的(多个)实施例可以包括特定特征、结构或特性，但并非每一个实施例必定包括这些特定的特征、结构或特性。此外，一些实施例可具有针对其他实施例所描述的特征的一些、全部、或不具有任何所述特征。
在以下说明书和权利要求书中，可以使用术语“耦合的”及其衍生词。“耦合的”用于指示两个或更多个元件彼此协作或相互作用，但是它们之间可以具有或可不具有中间物理或电学部件。
如权利要求书中所使用的，除非另有说明，否则使用序数形容词“第一”、“第二”、“第三”等来描述共同元件仅指示类似元件的不同实例被提及，并不旨在暗示如此描述的要素必须在给定的序列中，无论是时间上、空间上、等级上或以任何其他方式。
以下条款和/或示例涉及进一步实施例或示例。可以在一个或多个实施例中的任何地方使用示例中的细节。能以各种方式将不同的实施例或示例的各种特征与所包括的一些特征以及被排除的其他特征组合，以适应各种不同的应用。示例可以包括主题，诸如：方法；用于执行所述方法的动作的装置；至少一种包括指令的机器可读介质，所述指令当由机器执行时使所述机器执行所述方法的动作；或用于根据本文中所描述的实施例和示例促进混合通信的设备或系统。
一些实施例涉及示例1，该示例1包括一种显示引擎，该显示引擎包括：表面划分器，用于生成帧缓冲器坐标，以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；流水线，包括多个管道，该流水线用于接收帧缓冲器坐标，其中，多个管道中的两个或更多个管道并行地操作以处理与由帧缓冲器坐标标识的帧缓冲器的区域对应的帧缓冲器数据；多个转码器中的第一转码器，该第一转码器用于：每当显示引擎正以多管道协作模式操作时，将来自两个或更多个管道中的每个管道的帧缓冲器数据合并为输出信号；多路复用器(Mux)和多流仲裁器，用于基于从表面划分器接收的取出次序来控制来自两个或更多个管道中的每个管道的帧缓冲器数据向第一转码器的传送的次序。
示例2包括如示例1所述的主题，其中，来自两个或更多个管道的帧缓冲器数据由Mux和多流仲裁器进行组合。
示例3包括如示例1和2所述的主题，其中，表面划分器包括寄存器以接收配置信息，该配置信息指示划分策略以及两个或更多个管道中的哪些要被实现。
示例4包括如示例1-3所述的主题，其中，配置信息从显示驱动器接收。
示例5包括如示例1-4所述的主题，其中，寄存器进一步存储取出次序。
示例6包括如示例1-5所述的主题，其中，当在显示引擎处禁用多管道协作模式时，Mux和多流仲裁器将多个管道中的每个管道与对应的转码器连接。
示例7包括如示例1-6所述的主题，其中，表面划分器基于划分策略来划分帧缓冲器数据。
示例8包括如示例1-7所述的主题，其中，划分策略确定区域的数量以及帧缓冲器要被划分所按照的方式。
一些实施例涉及示例9，该示例9包括：生成帧缓冲器坐标，以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；在多个管道中的两个或更多个管道处并行地处理与由帧缓冲器坐标标识的帧缓冲器的分开的区域对应的帧缓冲器数据；基于取出次序来控制将来自两个或更多个管道中的每个管道的帧缓冲器数据向第一转码器的传送的次序；以及在第一转码器处将帧缓冲器数据合并为输出信号。
示例10包括如示例9所述的主题，进一步包括：多个管道中的两个或更多个管道中的每个管道基于对应的帧缓冲器坐标取出帧缓冲器数据。
示例11可包括如示例9和10所述的主题，接收划分策略；以及基于该划分策略生成坐标。
示例12包括如示例9-11所述的主题，其中，划分策略确定区域的数量以及帧缓冲器要被划分所按照的方式。
示例13包括如示例9-12所述的主题，其中，划分策略从显示驱动器接收。
一些实施例涉及示例14，该示例14包括：显示设备；耦合至显示设备的数字显示接口(DDI)；以及耦合至DDI的显示引擎，该显示引擎包括：表面划分器，用于生成帧缓冲器坐标，以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；流水线，包括多个管道，该流水线用于接收帧缓冲器坐标，其中，多个管道中的两个或更多个管道并行地操作以处理与由帧缓冲器坐标标识的帧缓冲器的区域对应的帧缓冲器数据；多个转码器中的第一转码器，该第一转码器用于：每当显示引擎正以多管道协作模式操作时，将来自两个或更多个管道中的每个管道的帧缓冲器数据合并为输出信号；多路复用器(Mux)和多流仲裁器，用于基于从表面划分器接收的取出次序来控制来自两个或更多个管道中的每个管道的帧缓冲器数据至第一转码器的传送的次序。
示例15包括如示例14所述的主题，其中，来自两个或更多个管道的帧缓冲器数据由Mux和多流仲裁器进行组合。
示例16可包括如示例14和15所述的主题，其中，表面划分器包括寄存器以接收配置信息，该配置信息指示划分策略以及两个或更多个管道中的哪些要被实现。
示例17包括如示例14-16所述的主题，其中，所述配置信息从显示驱动器接收。
示例18包括如示例14-17所述的主题，其中，寄存器进一步存储取出次序。
示例19包括如示例14-18所述的主题，其中，当在显示引擎处禁用多管道协作模式时，Mux和多流仲裁器将多个管道中的每个管道与对应的转码器连接。
示例20包括如示例14-19所述的主题，其中，表面划分器基于划分策略来划分帧缓冲器数据。
示例21包括如示例14-20所述的主题，其中，划分策略确定区域的数量以及帧缓冲器要被划分所按照的方式。
一些实施例涉及示例22，该示例22包括具有指令的至少一种计算机可读介质，这些指令在由一个或多个处理器执行时，使得该一个或多个处理器执行如权利要求9-13所述的方法。
一些实施例涉及包括示例23，该示例23包括一种系统，该系统包括：用于生成帧缓冲器坐标以将帧缓冲器数据划分为多个区域的装置，每个区域对应于帧缓冲器坐标；用于在多个管道中的两个或更多个管道处并行地处理与由帧缓冲器坐标标识的帧缓冲器的分开的区域对应的帧缓冲器数据的装置；用于基于取出次序来控制来自两个或更多个管道中的每个管道的帧缓冲器向第一转码器的传送的次序的装置；以及用于在第一转码器处将帧缓冲器数据合并为输出信号的装置。
示例24包括如示例23所述的主题，其中，多个管道中的两个或更多个管道中的每个管道基于对应的帧缓冲器坐标取出帧缓冲器数据。
示例25可包括如示例23和24所述的主题，进一步包括：用于接收划分策略的装置；以及用于基于该划分策略生成坐标的装置。
示例26包括如示例23-25所述的主题，其中，划分策略确定区域的数量以及帧缓冲器要被划分所按照的方式。
一些实施例涉及示例27，该示例27包括具有指令的至少一种计算机可读介质，这些指令在由一个或多个处理器执行时，使得该一个或多个处理器：生成帧缓冲器坐标以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；在多个管道中的两个或更多个管道处并行地处理与由帧缓冲器坐标标识的帧缓冲器的分开的区域对应的帧缓冲器数据；基于取出次序来控制来自两个或更多个管道中的每个管道的帧缓冲器数据向第一转码器的传送的次序；以及在第一转码器处将帧缓冲器数据合并为输出信号。
示例28包括如示例27所述的主题，具有的指令在由一个或多个处理器执行时，进一步使得多个管道中的两个或更多个管道中的每个管道基于对应的帧缓冲器坐标取出帧缓冲器数据。
示例29包括如示例27和28所述的主题，具有的指令在由一个或多个处理器执行时，进一步使得该一个或多个处理器：接收划分策略；以及基于该划分策略生成坐标。
示例30包括如示例27-29所述的主题，其中，划分策略确定区域的数量以及帧缓冲器要被划分所按照的方式。
尽管已经用结构特征和/或方法动作专用的语言描述了本发明的实施例，但是应该理解所要求保护的主题可并不被限定于所描述的具体特征或动作。相反，特定特征和动作作为实现要求保护的主题的样本形式被公开。

Claims (25)

1.一种显示引擎，包括：
表面划分器，用于生成帧缓冲器坐标，以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；
流水线，包括多个管道，所述流水线用于接收所述帧缓冲器坐标，其中，所述多个管道中的两个或更多个管道并行地操作以处理与由所述帧缓冲器坐标标识的所述帧缓冲器的区域对应的帧缓冲器数据；
多个转码器中的第一转码器，所述第一转码器用于：每当所述显示引擎正以多管道协作模式操作时，将来自所述两个或更多个管道中的每个管道的帧缓冲器数据合并为输出信号；
多路复用器Mux和多流仲裁器，用于基于从所述表面划分器接收的取出次序来控制来自所述两个或更多个管道中的每个管道的帧缓冲器数据向所述第一转码器的传送的次序。
2.如权利要求1所述的显示引擎，其中，来自所述两个或更多个管道的帧缓冲器数据由所述Mux和多流仲裁器进行组合。
3.如权利要求1所述的显示引擎，其中，所述表面划分器包括寄存器以接收配置信息，所述配置信息指示划分策略以及所述两个或更多个管道中的哪些要被实现。
4.如权利要求3所述的显示引擎，其中，所述配置信息从显示驱动器接收。
5.如权利要求3所述的显示引擎，其中，所述寄存器进一步存储所述取出次序。
6.如权利要求1所述的显示引擎，其中，当在所述显示引擎处禁用多管道协作模式时，所述Mux和多流仲裁器将所述多个管道中的每个管道与对应的转码器连接。
7.如权利要求4所述的显示引擎，其中，所述表面划分器基于所述划分策略来划分所述帧缓冲器数据。
8.如权利要求7所述的显示引擎，其中，所述划分策略确定区域的数量以及所述帧缓冲器要被划分所按照的方式。
9.一种用于显示的方法，包括：
生成帧缓冲器坐标，以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；
在多个管道中的两个或更多个管道处并行地处理与由所述帧缓冲器坐标标识的帧缓冲器的分开的区域对应的帧缓冲器数据；
基于取出次序来控制来自所述两个或更多个管道中的每个管道的帧缓冲器数据向第一转码器的传送的次序；以及
在所述第一转码器处，将所述帧缓冲器数据合并为输出信号。
10.如权利要求9所述的方法，进一步包括：所述多个管道中的所述两个或更多个管道中的每个管道基于对应的帧缓冲器坐标取出所述帧缓冲器数据。
11.如权利要求9所述的方法，进一步包括：
接收划分策略；以及
基于所述划分策略生成所述坐标。
12.如权利要求11所述的方法，其中，所述划分策略确定区域的数量以及所述帧缓冲器要被划分所按照的方式。
13.如权利要求12所述的方法，其中，所述划分策略从显示驱动器接收。
14.一种计算机系统，包括：
显示设备；
数字显示接口DDI，耦合至所述显示设备；以及
显示引擎，耦合至所述DDI，所述显示引擎包括：
表面划分器，用于生成帧缓冲器坐标，以将帧缓冲器数据划分为多个区域，每个区域对应于帧缓冲器坐标；
流水线，包括多个管道，所述流水线用于接收所述帧缓冲器坐标，其中，所述多个管道中的两个或更多个管道并行地操作以处理与由所述帧缓冲器坐标标识的所述帧缓冲器的区域对应的帧缓冲器数据；
多个转码器中的第一转码器，所述第一转码器用于：每当所述显示引擎正以多管道协作模式操作时，将来自所述两个或更多个管道中的每个管道的所述帧缓冲器数据合并为输出信号；
多路复用器Mux和多流仲裁器，用于基于从所述表面划分器接收的取出次序来控制来自所述两个或更多个管道中的每个管道的帧缓冲器数据向所述第一转码器的传送的次序。
15.如权利要求14所述的计算机系统，其中，来自所述两个或更多个管道的所述帧缓冲器数据由所述Mux和多流仲裁器进行组合。
16.如权利要求14所述的计算机系统，其中，所述表面划分器包括寄存器以接收配置信息，所述配置信息指示划分策略以及所述两个或更多个管道中的哪些要被实现。
17.如权利要求16所述的计算机系统，其中，所述配置信息从显示驱动器接收。
18.如权利要求16所述的计算机系统，其中，所述寄存器进一步存储所述取出次序。
19.如权利要求14所述的计算机系统，其中，当在所述显示引擎处禁用多管道协作模式时，所述Mux和多流仲裁器将所述多个管道中的每个管道与对应的转码器连接。
20.如权利要求18所述的计算机系统，其中，所述表面划分器基于所述划分策略来划分所述帧缓冲器数据。
21.如权利要求20所述的计算机系统，其中，所述划分策略确定区域的数量以及所述帧缓冲器要被划分所按照的方式。
22.一种计算机可读介质，具有指令，所述指令在由一个或多个处理器执行时，使得所述一个或多个处理器执行如权利要求9-13中任一项所述的方法。
23.一种用于显示的系统，包括：
用于生成帧缓冲器坐标以将帧缓冲器数据划分为多个区域的装置，每个区域对应于帧缓冲器坐标；
用于在多个管道中的两个或更多个管道处并行地处理与由所述帧缓冲器坐标标识的帧缓冲器的分开的区域对应的帧缓冲器数据的装置；
用于基于取出次序来控制来自所述两个或更多个管道中的每个管道的帧缓冲器数据向第一转码器的传送的次序的装置；以及
用于在第一转码器处将所述帧缓冲器数据合并为输出信号的装置。
24.如权利要求23所述的系统，其中，所述多个管道中的所述两个或更多个管道中的每个管道基于对应的帧缓冲器坐标取出所述帧缓冲器数据。
25.如权利要求23所述的系统，进一步包括：
用于接收划分策略的装置；以及
用于基于所述划分策略生成所述坐标的装置。
CN201680086351.6A 2016-07-02 2016-07-02 用于在高分辨率显示器上提供多个屏幕区域的机制 Active CN109196548B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/088258 WO2018006192A1 (en) 2016-07-02 2016-07-02 A mechanism for providing multiple screen regions on a high resolution display

Publications (2)

Publication Number Publication Date
CN109196548A CN109196548A (zh) 2019-01-11
CN109196548B true CN109196548B (zh) 2023-09-01

Family

ID=60901461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680086351.6A Active CN109196548B (zh) 2016-07-02 2016-07-02 用于在高分辨率显示器上提供多个屏幕区域的机制

Country Status (6)

Country Link
US (1) US11069021B2 (zh)
JP (1) JP6972454B2 (zh)
KR (1) KR102590889B1 (zh)
CN (1) CN109196548B (zh)
DE (1) DE112016007033T5 (zh)
WO (1) WO2018006192A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688365B2 (en) * 2021-04-26 2023-06-27 Apple Inc. Synchronous display pipeline systems and methods
CN113791858A (zh) * 2021-09-10 2021-12-14 中国第一汽车股份有限公司 一种显示方法、装置、设备及存储介质
US12039626B2 (en) * 2021-12-20 2024-07-16 Ati Technologies Ulc Method and apparatus for controlling image processing pipeline configuration data during demonstration and non-demonstration modes
US11908382B1 (en) * 2022-11-30 2024-02-20 Mediatek Inc. Seamless switching control for foldable or flip devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185599A (en) * 1987-10-26 1993-02-09 Tektronix, Inc. Local display bus architecture and communications method for Raster display
CN104010136A (zh) * 2014-06-09 2014-08-27 南京航空航天大学 基于机载图形引擎的图形显示系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5606707A (en) * 1994-09-30 1997-02-25 Martin Marietta Corporation Real-time image processor
WO2000004505A1 (en) 1998-07-16 2000-01-27 The Research Foundation Of State University Of New York Apparatus and method for real-time volume processing and universal 3d rendering
JP2002099272A (ja) * 2000-09-22 2002-04-05 Sony Corp 画像処理装置および方法、並びに記録媒体
JP2003078856A (ja) 2001-09-04 2003-03-14 Nec Corp 映像サーバ・ディスプレイシステム
JP2003288071A (ja) 2002-03-28 2003-10-10 Fujitsu Ltd 画像処理装置および半導体装置
JP4266218B2 (ja) 2005-09-29 2009-05-20 株式会社東芝 動画像データの再圧縮符号化方法、装置及びプログラム
US20080285652A1 (en) * 2007-05-14 2008-11-20 Horizon Semiconductors Ltd. Apparatus and methods for optimization of image and motion picture memory access
US9053681B2 (en) * 2010-07-07 2015-06-09 Fotonation Limited Real-time video frame pre-processing hardware
US8907987B2 (en) * 2010-10-20 2014-12-09 Ncomputing Inc. System and method for downsizing video data for memory bandwidth optimization
US8736695B2 (en) * 2010-11-12 2014-05-27 Qualcomm Incorporated Parallel image processing using multiple processors
US8854383B2 (en) * 2011-04-13 2014-10-07 Qualcomm Incorporated Pixel value compaction for graphics processing
US9392295B2 (en) 2011-07-20 2016-07-12 Broadcom Corporation Adaptable media processing architectures
CN105554423B (zh) * 2013-04-24 2019-08-02 青岛海信电器股份有限公司 一种显示装置和电视机
US9251557B2 (en) * 2013-06-05 2016-02-02 Nvidia Corporation System, method, and computer program product for recovering from a memory underflow condition associated with generating video signals
US9292899B2 (en) * 2013-09-25 2016-03-22 Apple Inc. Reference frame data prefetching in block processing pipelines
US9471955B2 (en) * 2014-06-19 2016-10-18 Apple Inc. Multiple display pipelines driving a divided display
KR102254676B1 (ko) * 2014-10-31 2021-05-21 삼성전자주식회사 이미지를 실시간으로 처리할 수 있는 이미지 처리 회로와 이를 포함하는 장치들
US20190020877A1 (en) * 2016-01-21 2019-01-17 Sony Corporation Image processing apparatus and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185599A (en) * 1987-10-26 1993-02-09 Tektronix, Inc. Local display bus architecture and communications method for Raster display
CN104010136A (zh) * 2014-06-09 2014-08-27 南京航空航天大学 基于机载图形引擎的图形显示系统

Also Published As

Publication number Publication date
US20190295210A1 (en) 2019-09-26
US11069021B2 (en) 2021-07-20
WO2018006192A1 (en) 2018-01-11
JP6972454B2 (ja) 2021-11-24
JP2019521369A (ja) 2019-07-25
CN109196548A (zh) 2019-01-11
KR102590889B1 (ko) 2023-10-19
KR20190025823A (ko) 2019-03-12
DE112016007033T5 (de) 2019-03-21

Similar Documents

Publication Publication Date Title
US10031712B2 (en) System and method for display mirroring
US9489165B2 (en) System and method for virtual displays
US10096304B2 (en) Display controller for improving display noise, semiconductor integrated circuit device including the same and method of operating the display controller
CN109196548B (zh) 用于在高分辨率显示器上提供多个屏幕区域的机制
JP6652937B2 (ja) 分割ディスプレイを駆動する多重ディスプレイパイプライン
US11211036B2 (en) Timestamp based display update mechanism
US10475405B2 (en) Dynamic control of display refresh rate based on user interface activity
US9858635B2 (en) Application processor sharing resource based on image resolution and devices including same
US20190182452A1 (en) Dynamic control of display refresh rate based on user interface activity
US20180286315A1 (en) Dual scan out display system
KR20110079523A (ko) 디스플레이 데이터 관리 장치, 방법, 제조물 및 시스템
US10504278B1 (en) Blending neighboring bins
US9646570B2 (en) Mechanism for facilitating improved copying of graphics data on computing devices
US10546558B2 (en) Request aggregation with opportunism
US20160094849A1 (en) THERMAL THROTTLING OF WiDi VIDEO STREAM RESOLUTION
US20160286140A1 (en) Techniques for processing subtitles
US9241144B2 (en) Panorama picture scrolling
WO2021134397A1 (zh) 用于无线传输图像的方法及装置、存储介质及电子设备
WO2016184066A1 (zh) 一种多媒体信息的输出方法、装置及存储介质
US9424807B2 (en) Multimedia system and operating method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant