CN109190210A - 基于Saber平台建模仿真的电路性能可靠性分析方法 - Google Patents

基于Saber平台建模仿真的电路性能可靠性分析方法 Download PDF

Info

Publication number
CN109190210A
CN109190210A CN201810942252.4A CN201810942252A CN109190210A CN 109190210 A CN109190210 A CN 109190210A CN 201810942252 A CN201810942252 A CN 201810942252A CN 109190210 A CN109190210 A CN 109190210A
Authority
CN
China
Prior art keywords
modeling
circuit
analysis
under
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810942252.4A
Other languages
English (en)
Other versions
CN109190210B (zh
Inventor
黄洪钟
曾颖
黄土地
黄承赓
李彦锋
郭骏宇
余奥迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810942252.4A priority Critical patent/CN109190210B/zh
Publication of CN109190210A publication Critical patent/CN109190210A/zh
Application granted granted Critical
Publication of CN109190210B publication Critical patent/CN109190210B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Measuring Volume Flow (AREA)

Abstract

本发明公开了一种基于Saber平台建模仿真的电路性能可靠性分析方法。本发明通过参数扫描，可以分析环境温度变化、贮存时间增加、甚至辐射对电路系统功能及性能的影响；可以通过退化分析发现产品温度容差、贮存容差、辐射容差设计的薄弱环节；可以分析电路产品在不同环境温度下的电路性能退化情况，暴露电路设计过程中的可靠性薄弱环节；可以分析电路产品由于长时间工作或贮存导致输出性能退化的趋势，给出产品发生输出性能退化超差故障的时间；还能够为规避或消除辐射影响提供依据，给出相应的设计优化建议。

Description

基于Saber平台建模仿真的电路性能可靠性分析方法
技术领域
本发明属于电路可靠性分析领域，具体涉及基于Saber平台建模仿真的电路性能可靠性分析方法。
背景技术
在工程中，存在产品电路可靠性设计与其功能性能设计相脱节的现象，这严重制约着产品的可靠性和质量水平的提升。由于型号项目多、任务重、研制周期紧，造成产品设计者没有条件系统性地开展可靠性设计工作。由于缺乏对产品的深入了解，可靠性工作者难以为设计者提供具体的、行之有效的可靠性问题解决措施。
在数字化平台环境下，利用建模与仿真技术，基于统一的产品设计数据，能够进行产品可靠性和性能的一体化设计，实现跨专业并行协同工作。电路功能可靠性仿真是在EDA软件环境下，以产品性能模型为基础，进行可靠性信息集成建模，仿真计算在元器件参数容差等因素影响下产品电路能否长时间稳定工作，从而发现潜在故障及设计薄弱环节，从而采取必要的设计措施改进电路，提高电子产品的可靠性。
Saber是Synopsys公司的一款用于模拟及混合信号仿真的EDA软件，它为复杂的混合信号设计与验证提供了一个功能强大的混合信号仿真器，能够仿真包括电子、电力、控制、磁场、机械、液压、气动等领域器件、组件及系统的行为，可以解决从系统开发到详细设计验证过程中的性能设计与优化、故障分析等问题。
发明内容
针对现有技术中的上述不足，本发明提供的基于Saber平台建模仿真的电路性能可靠性分析方法解决了可靠性工作者难以为设计者提供具体的、行之有效的可靠性问题解决措施这一难题。
为了达到上述发明目的，本发明采用的技术方案为：一种基于Saber平台建模仿真的电路性能可靠性分析方法，包括以下步骤：
S1、以待分析的电路系统为对象，分别对各电子元器件进行行为级建模，得到电子元器件模型，并完成各电子元器件标称状态下的功能仿真验证；
S2、以待分析的电路系统为对象，搭建目标电路系统，对其进行标称状态下的电路系统级仿真验证，得到标称状态下的仿真结果；
S3、判断标称状态下的仿真结果是否符合制定要求，若是进入步骤S4，否则返回步骤S1；
S4、采集得到各电子元器件的性能退化参数；
S5、将性能退化参数注入电子元器件模型，得到带有退化仿真功能的元器件；
S6、对带有退化仿真功能的元器件进行参数扫描分析，得到带有退化仿真功能元器件的仿真结果；
S7、当带有退化仿真功能元器件的仿真结果与建模目标一致，进入步骤S8，否则返回步骤S5；
S8、重新建立电路网表，对电路系统进行参数扫描分析，得到退化情况下的仿真结果；
S9、结合标称状态下的仿真结果和退化情况下的仿真结果得到原始电路设计上的薄弱环节和关键元器件可靠性分析结论。
进一步地：所述步骤S1具体包括以下步骤：
S11、以待分析的电路系统为对象，分别对各电子元器件进行行为级建模，得到电子元器件模型，所述行为级建模方法包括：参量化建模方法、Saber工具建模方法、宏模型建模方法和Mast语言描述建模方法；
S12、对电子元器件进行标称状态下的仿真分析，所述仿真分析包括瞬态分析，当仿真分析结果达到相关功能要求，进入步骤S2，否则返回步骤S11。
进一步地：所述步骤S4中的性能退化包括：环境温度影响下的性能退化、贮存时间影响下的性能退化和核辐射性影响下的性能退化。
进一步地：所述步骤S5中性能退化参数注入电子元器件模型的注入方法包括参数属性注入和Mast语言代码注入；对于Mast语言描述建模方法建模的电子元器件采用Mast语言代码注入退化参数；对于参量化建模方法、Saber工具建模方法和宏模型建模方法建模的电子元器件采用参数属性注入退化参数。
进一步地：所述步骤S6和步骤S8中扫描分析的参数包括：环境温度、贮存时间和辐射强度；对于环境温度影响下的性能退化扫描分析环境温度；对于贮存时间影响下的性能退化扫描分析贮存时间；对于核辐射影响下的性能退化扫描辐射强度。
本发明的有益效果为：本发明通过参数扫描，可以分析环境温度变化、贮存时间增加、甚至辐射对电路系统功能及性能的影响，可以通过退化分析发现产品温度容差、贮存容差、辐射容差设计的薄弱环节；可以分析电路产品在不同环境温度下的电路性能退化情况，暴露电路设计过程中的可靠性薄弱环节；可以分析电路产品由于长时间工作或贮存导致输出性能退化的趋势，给出产品发生输出性能退化超差故障的时间。还能够为规避或消除辐射影响提供依据，给出相应的设计优化建议。
附图说明
图1为本发明流程图；
图2为本发明实施例提供的电路系统测试原理图；
图3为本发明实施例提供的元器件测试电路原理图；
图4为本发明实施例提供的电路系统标称状态下的输入输出波形图；
图5为本发明实施例提供的电路系统work_time参数扫描输入输出波形图；
图6为本发明实施例提供的电路系统在17.5ms时刻Vout峰值电压随工作时间wk变化曲线图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图1所示，一种基于Saber平台建模仿真的电路性能可靠性分析方法，包括以下步骤：
S1、以待分析的电路系统为对象，分别对各电子元器件进行行为级建模，得到电子元器件模型，并完成各电子元器件标称状态下的功能仿真验证，具体包括以下步骤：
S11、以待分析的电路系统为对象，分别对各电子元器件进行行为级建模，得到电子元器件模型，所述行为级建模方法包括：参量化建模方法、Saber工具建模方法、宏模型建模方法和Mast语言描述建模方法。
在本发明实施例中，测试电路原理图如图2。基本电子元器件包括100Ω电阻、300Ω电阻、1kΩ电阻、10kΩ电阻、100uF电容以及n型晶体管，根据出厂参数手册，利用Mast语言描述建模方法，对各基本元器件进行建模。
S12、对电子元器件进行标称状态下的仿真分析，所述仿真分析包括瞬态分析，当仿真分析结果达到相关功能要求，进入步骤S2，否则返回步骤S11。
在本发明实施例中，建立如图3所示测试电路图，对各元器件进行标称状态下的仿真测试，如瞬态分析。
S2、以待分析的电路系统为对象，搭建目标电路系统，对其进行标称状态下的电路系统级仿真验证，得到标称状态下的仿真结果。
在本发明实施例中，根据指定测试电路，搭建Saber电路模块原理图如图2。测试的输入信号为正弦信号，幅值1V，频率100Hz，直流源为15V恒压源。执行瞬态仿真，仿真时长30ms，步长10-6。得到的电路Vin、Vout波形如图4所示。经验证，已达到指定电路功能。
S3、判断标称状态下的仿真结果是否符合制定要求，若是进入步骤S4，否则返回步骤S1。
S4、采集得到各电子元器件的性能退化参数。
在本发明实施例中，提出的是一种电路性能退化实施方法上的创新，针对具体电路以及具体的退化类别，性能退化包括：环境温度影响下的性能退化、贮存时间影响下的性能退化和核辐射性影响下的性能退化，均能取得优良的仿真分析效果。本实施例将以贮存性能退化仿真为例，对本发明加以阐述。
由于没有贮存退化数据，厂家暂时没有相应退化模型或数据。结合相关文献，本案例提出了基于二次函数曲线的元器件退化假设。
元器件贮存性能退化函数如下：
y＝y0×[(1+work_time×de_rate[1])+(1+work_time×de_rate[2])2]
其中，y0为该元器件标称状态下某参数的值，如电阻的阻值等；work_time为当前工作时间；de_rate为二维数组的退化系数，包括一次系数de_rate[1]和二次系数de_rate[2]，y为当前工作时间下该参数的值。
S5、将性能退化参数注入电子元器件模型，得到带有退化仿真功能的元器件，本实施例中的元器件均采用Mast语言建模。
在本发明实施例中，性能退化参数注入电子元器件模型的注入方法包括参数属性注入和Mast语言代码注入；对于Mast语言描述建模方法建模的电子元器件采用Mast语言代码注入退化参数；对于参量化建模方法、Saber工具建模方法和宏模型建模方法建模的电子元器件采用参数属性注入退化参数。
S6、对带有退化仿真功能的元器件进行参数扫描分析，得到带有退化仿真功能元器件的仿真结果。
在本发明实施例中，扫描分析的参数包括：环境温度、贮存时间和辐射强度；对于环境温度影响下的性能退化扫描分析环境温度；对于贮存时间影响下的性能退化扫描分析贮存时间；对于核辐射影响下的性能退化扫描辐射强度。按照图3的元器件测试电路图，对各元器件进行work_time参数扫描分析。扫描范围是0-500，步长为5。
S7、当带有退化仿真功能元器件的仿真结果与建模目标一致，进入步骤S8，否则返回步骤S5。
S8、重新建立电路网表，对电路系统进行参数扫描分析，得到退化情况下的仿真结果。
在本发明实施例中，重新建立电路网表，对电路系统进行work_time参数扫描分析。扫描范围是0-500，步长为5。仿真得到的Vout波形如图5。在时间17.5ms考查Vout峰值，得到随贮存时间延长情况下Vout峰值变化如图6，可以看出随着work_time增加，输出Vout峰值减小。
S9、结合标称状态下的仿真结果和退化情况下的仿真结果得到原始电路设计上的薄弱环节和关键元器件可靠性分析结论。
从仿真结果来看，在标称状态下电路工作正常。随着工作时间的延长，输出信号趋于截止失真。为了保证电路长期工作的可靠性，应考虑适当调整该电路的静态工作点等。

Claims (5)

1.一种基于Saber平台建模仿真的电路性能可靠性分析方法，其特征在于，包括以下步骤：
S1、以待分析的电路系统为对象，分别对各电子元器件进行行为级建模，得到电子元器件模型，并完成各电子元器件标称状态下的功能仿真验证；
S2、以待分析的电路系统为对象，搭建目标电路系统，对其进行标称状态下的电路系统级仿真验证，得到标称状态下的仿真结果；
S3、判断标称状态下的仿真结果是否符合制定要求，若是则进入步骤S4，否则返回步骤S1；
S4、采集得到各电子元器件的性能退化参数；
S5、将性能退化参数注入电子元器件模型，得到带有退化仿真功能的元器件；
S6、对带有退化仿真功能的元器件进行参数扫描分析，得到带有退化仿真功能元器件的仿真结果；
S7、当带有退化仿真功能元器件的仿真结果与建模目标一致，进入步骤S8，否则返回步骤S5；
S8、重新建立电路网表，对电路系统进行参数扫描分析，得到退化情况下的仿真结果；
S9、结合标称状态下的仿真结果和退化情况下的仿真结果得到原始电路设计上的薄弱环节和关键元器件可靠性分析结论。
2.根据权利要求1所述的基于Saber平台建模仿真的电路性能可靠性分析方法，其特征在于，所述步骤S1具体包括以下步骤：
S11、以待分析的电路系统为对象，分别对各电子元器件进行行为级建模，得到电子元器件模型，所述行为级建模方法包括：参量化建模方法、Saber工具建模方法、宏模型建模方法和Mast语言描述建模方法；
S12、对电子元器件进行标称状态下的仿真分析，所述仿真分析包括瞬态分析，当仿真分析结果达到相关功能要求，进入步骤S2，否则返回步骤S11。
3.根据权利要求1所述的基于Saber平台建模仿真的电路性能可靠性分析方法，其特征在于，所述步骤S4中的性能退化包括：环境温度影响下的性能退化、贮存时间影响下的性能退化和核辐射性影响下的性能退化。
4.根据权利要求2所述的基于Saber平台建模仿真的电路性能可靠性分析方法，其特征在于，所述步骤S5中性能退化参数注入电子元器件模型的注入方法包括参数属性注入和Mast语言代码注入；对于Mast语言描述建模方法建模的电子元器件采用Mast语言代码注入退化参数；对于参量化建模方法、Saber工具建模方法和宏模型建模方法建模的电子元器件采用参数属性注入退化参数。
5.根据权利要求3所述的基于Saber平台建模仿真的电路性能可靠性分析方法，其特征在于，所述步骤S6和步骤S8中扫描分析的参数包括：环境温度、贮存时间和辐射强度；对于环境温度影响下的性能退化扫描分析环境温度；对于贮存时间影响下的性能退化扫描分析贮存时间；对于核辐射影响下的性能退化扫描辐射强度。
CN201810942252.4A 2018-08-17 2018-08-17 基于Saber平台建模仿真的电路性能可靠性分析方法 Expired - Fee Related CN109190210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810942252.4A CN109190210B (zh) 2018-08-17 2018-08-17 基于Saber平台建模仿真的电路性能可靠性分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810942252.4A CN109190210B (zh) 2018-08-17 2018-08-17 基于Saber平台建模仿真的电路性能可靠性分析方法

Publications (2)

Publication Number Publication Date
CN109190210A true CN109190210A (zh) 2019-01-11
CN109190210B CN109190210B (zh) 2020-05-12

Family

ID=64918309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810942252.4A Expired - Fee Related CN109190210B (zh) 2018-08-17 2018-08-17 基于Saber平台建模仿真的电路性能可靠性分析方法

Country Status (1)

Country Link
CN (1) CN109190210B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110135088A (zh) * 2019-05-20 2019-08-16 哈尔滨工业大学 基于退化特征参数正常包络模型的模拟电路早期故障检测方法
CN110268404A (zh) * 2019-05-09 2019-09-20 长江存储科技有限责任公司 用于功能对等检测中的仿真方法
CN114692542A (zh) * 2022-04-25 2022-07-01 西安电子科技大学 基于动态步长的模拟电路可靠性仿真方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996263A (zh) * 2005-12-28 2007-07-11 中国科学院微电子研究所 一种实时位真仿真开发系统及其方法
CN102054066A (zh) * 2009-10-30 2011-05-11 新思科技(上海)有限公司 集成电路的退化分析方法及装置
CN102156760A (zh) * 2010-08-23 2011-08-17 北京航空航天大学 基于Saber的电路故障仿真分析方法
CN102567560A (zh) * 2010-12-27 2012-07-11 北京圣涛平试验工程技术研究院有限责任公司 Mos器件寿命预计方法及系统
CN102663200A (zh) * 2012-04-24 2012-09-12 北京航空航天大学 一种砷化镓场效应管温度影响模型的建立方法
US20120266123A1 (en) * 2011-04-12 2012-10-18 Texas Instruments Incorporated Coherent analysis of asymmetric aging and statistical process variation in electronic circuits
CN104573398A (zh) * 2015-01-30 2015-04-29 安徽理工大学 功率变换电路故障阈值确定方法
CN107832507A (zh) * 2017-10-26 2018-03-23 北京航空航天大学 一种基于退化仿真算法的超高压液相泵可靠性分析方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996263A (zh) * 2005-12-28 2007-07-11 中国科学院微电子研究所 一种实时位真仿真开发系统及其方法
CN102054066A (zh) * 2009-10-30 2011-05-11 新思科技(上海)有限公司 集成电路的退化分析方法及装置
CN102156760A (zh) * 2010-08-23 2011-08-17 北京航空航天大学 基于Saber的电路故障仿真分析方法
CN102567560A (zh) * 2010-12-27 2012-07-11 北京圣涛平试验工程技术研究院有限责任公司 Mos器件寿命预计方法及系统
US20120266123A1 (en) * 2011-04-12 2012-10-18 Texas Instruments Incorporated Coherent analysis of asymmetric aging and statistical process variation in electronic circuits
CN102663200A (zh) * 2012-04-24 2012-09-12 北京航空航天大学 一种砷化镓场效应管温度影响模型的建立方法
CN104573398A (zh) * 2015-01-30 2015-04-29 安徽理工大学 功率变换电路故障阈值确定方法
CN107832507A (zh) * 2017-10-26 2018-03-23 北京航空航天大学 一种基于退化仿真算法的超高压液相泵可靠性分析方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TING GAO 等: "Analog Circuit Fault Simulation Based on Saber", 《2010 INTERNATIONAL CONFERENCE ON COMPUTATIONAL AND INFORMATION SCIENCES》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110268404A (zh) * 2019-05-09 2019-09-20 长江存储科技有限责任公司 用于功能对等检测中的仿真方法
US11170147B2 (en) 2019-05-09 2021-11-09 Yangtze Memory Technologies Co., Ltd. Simulation method for use in functional equivalence check
CN110135088A (zh) * 2019-05-20 2019-08-16 哈尔滨工业大学 基于退化特征参数正常包络模型的模拟电路早期故障检测方法
CN114692542A (zh) * 2022-04-25 2022-07-01 西安电子科技大学 基于动态步长的模拟电路可靠性仿真方法
CN114692542B (zh) * 2022-04-25 2024-05-14 西安电子科技大学 基于动态步长的模拟电路可靠性仿真方法

Also Published As

Publication number Publication date
CN109190210B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN109190210A (zh) 基于Saber平台建模仿真的电路性能可靠性分析方法
CN105005015A (zh) 一种基于硬件电路故障注入的电路故障仿真系统
Sunter Analog fault simulation-a hot topic!
Varma et al. Improving behavioral IO buffer modeling based on IBIS
Li et al. A waveform independent gate model for accurate timing analysis
Shen et al. TVS devices transient behavior modeling framework and application to SEED
Zheng et al. A novel test generation approach for parametric faults in linear analog circuits
CN112883672B (zh) 混合信号电路的数字化建模方法和装置
CN108233356B (zh) 一种光伏逆变器控制器一致性评估方法及其评估平台
Leveugle et al. Early SEU fault injection in digital, analog and mixed signal circuits: A global flow
CN106405388B (zh) 一种数字芯片功能测试方法及系统
Tarraf et al. Equivalence checking methods for analog circuits using continuous reachable sets
Gutierrez et al. Development of real-time supervision HIL emulator of shaded PV systems
Bradde et al. Enabling fast power integrity transient analysis through parameterized small-signal macromodels
CN116611378A (zh) 电路模型的仿真模拟方法及装置、计算机设备和存储介质
CN103258101A (zh) 模拟电路焊点机械蠕变失效机理的表征参数确定方法
CN109714057B (zh) 一种动态的数模信号转换模型及建模方法
Vrignon et al. Automatic verification of EMC immunity by simulation
Cao et al. A new nonlinear transient modelling technique for high-speed integrated circuit applications based on state-space dynamic neural network
US8554529B2 (en) Black box model for large signal transient integrated circuit simulation
Tarraf et al. Automatic modeling of transistor level circuits by hybrid systems with parameter variable matrices
Nakao et al. Virtual FMEA: Simulation-Based ECU Electrical Failure Mode and Effects Analysis
Sowa Representation of power system for electromagnetic transient calculation
Dall'Ora et al. Verilog-a implementation of generic defect templates for analog fault injection
Zanella et al. Statistical timing macromodels of digital IP libraries

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200512

Termination date: 20210817