CN109166547B - 显示装置的驱动电路、显示装置和显示面板 - Google Patents

Abstract

本发明公开一种显示装置的驱动电路、显示装置和显示面板，显示装置的驱动电路包括时序控制器、第一驱动信号输出支路和第二驱动信号输出支路。时序控制器的驱动信号输出端分别与第一驱动信号输出支路的受控端、第二驱动信号输出支路的受控端连接。第一驱动信号输出支路的信号输出端与显示设备连接。第二驱动信号输出支路的信号输出端与显示设备连接。此时，第一驱动信号输出支路和第二驱动信号输出支路根据时序控制器的一路信号分成两组输出不同的或者相同的输出信号。本发明解决了现有技术中显示装置的I/O口数量不够的问题。

Description

显示装置的驱动电路、显示装置和显示面板

技术领域

本发明涉及显示装置技术领域，特别涉及一种显示装置的驱动电路、显示装置和显示面板。

背景技术

现有液晶显示面板技术中，TFT-LCD(Thin Film Transistor Liquid CrystalDisplay，薄膜晶体管液晶显示面板)是当前平板显示的主要品种之一，已经成为了现代IT、视讯产品中重要的显示平台。TFT-LCD主要驱动原理，系统主板将R/G/B压缩信号、控制信号及电源通过线材与PCB板上的connector相连接，数据经过PCB板上的TCON(TimingController，显示装置)IC处理后，经PCB板，通过S-COF(Source-Chip on Film，源级薄膜驱动芯片)和G-COF(Gate-Chip on Film，栅极薄膜驱动芯片)与显示区连接，从而使得LCD获得所需的电源和信号，PCBA驱动液晶面板的过程中，需要多个逻辑控制讯号。现有技术是每个逻辑控制信号均通过TCON IC的I/O口直接输出所需要的高/低电平。但随着控制过程的复杂化，需要的逻辑控制信号也越来越多。

发明内容

本发明的主要目的是提出一种显示装置的驱动电路，旨在解决现有技术中显示装置的I/O口数量不够的问题。

为实现上述目的，本发明提出一种显示装置的驱动电路，所述显示装置的驱动电路包括：

时序控制器，具有输出驱动信号的第一输出端，用于输出驱动信号，所述驱动信号的一个周期包括依次输出的N个脉冲；

第一驱动信号输出支路，包括第一触发电路和第一赋值电路，所述第一触发电路用于根据所述驱动信号的当前脉冲和所述第一赋值电路输出的第一赋值信号输出第一电平信号，并在检测到所述驱动信号的上升沿时，触发所述第一赋值电路输出极性翻转的第二赋值信号，以使所述第一触发电路根据所述驱动信号的当前脉冲和第二赋值信号输出第二电平信号；其中，在一个周期内所述第一触发电路输出的多个第二电平信号构成显示装置的一路驱动信号；

第二驱动信号输出支路，包括第二触发电路、延迟电路和第二赋值电路，所述第二触发电路用于根据所述驱动信号和所述第二赋值电路输出的第三赋值信号输出第三电平信号，并在检测到所述驱动信号的上升沿时，触发所述第二赋值电路输出极性翻转的第四赋值信号，以使所述第二触发电路根据所述驱动信号和第四赋值信号输出第四电平信号，所述延迟电路在检测到所述驱动信号的上升沿时，将所述第四电平信号延迟至所述驱动信号的下一个上升沿时输出，以作为显示装置的另一路驱动信号。

可选地，第一驱动信号输出支路包括信号输出端和受控端，第二驱动信号输出支路包括信号输出端和受控端，时序控制器的驱动信号输出端分别与第一驱动信号输出支路的受控端、第二驱动信号输出支路的受控端连接；第一驱动信号输出支路的信号输出端与显示设备的第一端口连接，第二驱动信号输出支路的信号输出端与显示设备的第二端口连接。

可选地，所述第一驱动信号输出支路，包括第一触发电路和第一赋值电路；所述第二驱动信号输出支路，包括第二触发电路、延迟电路和第二赋值电路；

所述第一触发电路的受控端为所述第一驱动信号输出支路的受控端，所述第一触发电路的输入端与所述第一赋值电路的输出端连接，所述第一触发电路的输入端与所述第一赋值电路的输出端的连接节点为所述第一驱动信号输出支路的信号输出端；所述第二触发电路的受控端与所述延迟电路的受控端连接，所述第二触发电路的受控端与所述延迟电路的受控端的连接节点为所述第二驱动信号输出支路的受控端，所述第二触发电路的输入端与所述第二赋值电路的输出端连接，所述第二触发电路的输出端与所述延迟电路的输入端连接，所述延迟电路的输出端与所述第二赋值电路的输入端连接，所述延迟电路与所述第二赋值电路的连接节点为所述第二驱动信号输出支路的输出端。

可选地，所述第一触发电路包括第一触发器和第一电阻，所述第一触发器包括受控端、输入端和输出端；所述第一触发器的受控端与所述时序控制器的驱动信号输出端连接，所述第一触发器的输入端为所述第一触发电路的输入端，所述第一触发器的输出端与所述第一电阻的第一端连接，所述第一触发器和所述第一电阻的连接节点为所述第一触发电路的输出端；所述第一电阻的第二端接地。

可选地，所述第一赋值电路包括第一开关管和第二开关管，所述第一开关管包括受控端、第一连接端和第二连接端，所述第二开关管包括受控端、第一连接端和第二连接端；所述第一开关管的受控端和所述第二开关管的受控端连接，所述第一开关管的受控端和所述第二开关管的受控端的连接节点为所述第一赋值电路的输入端，所述第一开关管的第一连接端与第一电源连接，所述第一开关管的第二连接端与所述第二开关管的第一连接端连接，所述第一开关管的第二连接端与所述第二开关管的第一连接端的连接节点为所述第一赋值电路的输出端；所述第二开关管的第二连接端接地。

可选地，所述第二触发电路包括第二触发器和第二电阻，所述第二触发器包括受控端、输入端和输出端；所述第二触发器的受控端与所述时序控制器的驱动信号输出端连接，所述第二触发器的输入端为所述第二触发电路的输入端，所述第二触发器的输出端与所述第二电阻的第一端连接，所述第二触发器和所述第二电阻的连接节点为所述第二触发电路的输出端；所述第二电阻的第二端接地。

可选地，所述第二赋值电路包括第三开关管和第四开关管，所述第三开关管包括受控端、第一连接端和第二连接端，所述第四开关管包括受控端、第一连接端和第二连接端；所述第三开关管的受控端和所述第四开关管的受控端连接，所述第三开关管的受控端和所述第四开关管的受控端的连接节点为所述第二赋值电路的输入端，所述第三开关管的第一连接端与第二电源连接，所述第三开关管的第二连接端与所述第四开关管的第一连接端连接，所述第三开关管的第二连接端与所述第四开关管的第一连接端的连接节点为所述第二赋值电路的输出端；所述第四开关管的第二连接端接地。

可选地，所述延迟电路包括第三触发器和第三电阻，所述第三触发器的受控端与所述时序控制器的驱动信号输出端连接，所述第三触发器的输入端为所述延迟电路的输入端，所述第三触发器的输出端与所述第三电阻的第一端连接，所述第三触发器和所述第三电阻的连接节点为所述延迟电路的输出端；所述第三电阻的第二端接地。

可选地，所述第一开关管和所述第二开关管为MOS管或者三极管。

可选地，所述第三开关管和所述第四开关管，所述第三开关管和所述的第四开关管为MOS管或者三极管。

可选地，所述第一开关管和所述第三开关管为P-MOS管。

可选地，所述第二开关管和所述第四开关管为N-MOS管。

可选地，所述第一触发器、第二触发器和第三触发器分别为上升沿D触发器。

为实现上述目的，本发明还提出一种显示装置，包括如上所述的显示装置的驱动电路。

为实现上述目的，本发明还提出一种显示面板，包括如上所述的显示装置。

本发明提出的显示装置的驱动电路，所述显示装置的驱动电路包括时序控制器、第一驱动信号输出支路和第二驱动信号输出支路。本发明显示装置的驱动电路能够通过第一触发电路与所述第一赋值电路结合作用，根据驱动信号的脉冲个数有规律的输出逻辑电平，同理，第二触发电路与第二赋值电路结合作用，也可根据驱动信号的脉冲个数有规律的输出逻辑电平，此时，第二触发电路与第二赋值电路的逻辑电平信号再通过延迟电路的延迟作用，使得第二驱动信号输出支路输出的逻辑电平的规律与第一驱动信号输出支路输出的逻辑电平的规律不一致，使得在同样数量脉冲作用下，第一驱动信号输出支路输出的逻辑电平和第二驱动信号输出支路输出的逻辑电平可能一样。也可能不同，从而形成多种输出状态，此时多种输出状态的规律可以根据延迟电路的延迟脉冲数得出，从而通过驱动信号驱动第一驱动信号输出支路和第二驱动信号输出支路分别输出预设的逻辑电平信号，从而实现通过一个I/O口获得一个驱动信号，然后控制显示装置的驱动电路输出可调的两个逻辑电平的目的，解决了现有技术中显示装置的I/O口数量不够的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明显示装置的驱动电路的模块结构示意图；

图2为本发明显示装置的驱动电路的电路结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的二部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某二特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第二”、“多个”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第二”、“多个”的特征可以明示或者隐含地包括至少二个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种显示装置的驱动电路，用以在不增加显示装置的I/O口数量的情况下解决显示装置的I/O口数量不够的问题，以使显示装置在I/O数量不够的情况下通过现有I/O传输所有需要传输的驱动信号。

在本发明一实施例中，一并参照图1和图2，显示装置的驱动电路包括时序控制器101、第一驱动信号输出支路102和第二驱动信号输出支路103。第一驱动信号输出支路102包括信号输出端和受控端，第二驱动信号输出支路103包括信号输出端和受控端，时序控制器101的第一输出端分别与第一驱动信号输出支路102的受控端、第二驱动信号输出支路103的受控端连接，第一驱动信号输出支路102的信号输出端与显示装置104连接。第二驱动信号输出支路103的信号输出端与显示装置104连接，时序控制器101的第一输出端为I/O口。

其中，第一驱动信号输出支路102的第一触发电路1021和第一赋值电路1022。在时序控制器101输出驱动信号后，第一触发电路1021根据驱动信号和第一赋值电路1022输出的第一赋值信号输出第一电平信号，并在检测到驱动信号的上升沿时，触发第一赋值电路1022输出极性翻转的第二赋值信号，以使第一触发电路1021根据驱动信号和第二赋值信号输出第二电平信号，其中，在一个周期内所述第一触发电路输出的多个第二电平信号构成显示装置的一路驱动信号。第二驱动信号输出支路103包括第二触发电路1031、延迟电路1032和第二赋值电路1033，第二触发电路1031根据驱动信号和第二赋值电路1033输出的第三赋值信号输出第三电平信号，并在检测到驱动信号的上升沿时，触发第二赋值电路1033输出极性翻转的第四赋值信号，以使第二触发电路1031根据驱动信号和第四赋值信号输出第四电平信号，延迟电路1032在检测到驱动信号的上升沿时，将第四电平信号延迟至驱动信号的下一个上升沿时输出，以作为显示装置的另一路驱动信号。

在一实施例中，驱动信号的一个周期包括依次输出的N个脉冲，若是第一赋值信号和第三赋值信号均为高电平信号时，同时延迟电路1032的输入值为低电平时，在检测到驱动信号的第一个上升沿时，第一赋值电路1022将第一赋值信号赋值给第一电平信号，即第一驱动信号输出支路102输出高电平信号至显示装置104。第二赋值电路1033将第三赋值信号赋值给第三电平信号，延迟电路1032的输出为与第三赋值信号相反的低电平信号，延迟电路1032将初始值输出至显示装置104并将第三电平信号延迟一个上升沿输出，延迟电路1032的输出值即为第二驱动信号输出支路103输出值，所以第二驱动信号输出支路103输出低电平信号至显示装置104。

在检测到驱动信号的第二个上升沿时，第一赋值信号翻转为低电平信号的第二赋值信号，第一赋值电路1022将第一赋值信号赋值给第二电平信号，即第一驱动信号输出支路102输出低电平信号至显示装置104。第三赋值信号翻转为低电平信号的第四赋值信号，第二赋值电路1033将第四赋值信号赋值给第四电平信号，延迟电路1032的输出为上次上升沿时延迟输出的第三电平信号，延迟电路1032的输出值即为第二驱动信号输出支路103输出值，所以第二驱动信号输出支路103输出高平信号至显示装置104。

综上，在检测到驱动信号的第三个上升沿时，第一驱动信号输出支路102输出高电平，第二驱动信号输出支路103输出高电平。在检测到驱动信号的第四个上升沿时，第一驱动信号输出支路102输出低电平，第二驱动信号输出支路103输出低电平。

即在本实施例中，初始的第一赋值信号的值、第三赋值信号的值和延迟电路1032的输入值均可以改变，例如第一赋值信号和第三赋值信号的值为高电平，和延迟电路1032的输入值为低电平。或者第一赋值信号为高电平、第三赋值信号为低电平和延迟电路1032的输入值为高电平等多种实施方式，具体的实施过程如上。因此改变第一赋值信号、第三赋值信号的值和延迟电路1032的输入值的多种方案为原理与上述实施例一致的实施方案。在本实施例中，通过延迟电路1032以及初始逻辑电平的设置将第二驱动信号输出支路103输出的驱动信号与第一驱动信号输出支路102的驱动信号组成多种输出结果，驱动信号输出支路可以根据需要增加支路，并相应增加延迟电路1032数量，可以实现多种逻辑信号的组合的输出结果，涵盖任一驱动信号输出支路的输出结果与其他剩余驱动信号输出支路的输出结果的组合逻辑的所有变化。

此处可以通过脉冲上升沿触发的方式控制输出任一组成的输出结果，使得通过一个IO口输入的控制信号，可以驱动显示装置104的多个需要不同驱动的组成部分。另外，由于显示装置的驱动电路的驱动信号输出支路的触发性，区别于现有技术中的选通开关，从而可以实现每一驱动信号输出支路输出均为连续稳定的驱动信号，具备较好的实用性，另外，本发明中，仅通过在PCB板增加较为简单的电路，不需要额外增加IO口，可以实现在有限大小的封装PCB板中实现尽可能多的驱动控制，具有极大的经济价值。

可选地，第一驱动信号输出支路102，包括第一触发电路1021和第一赋值电路1022，第二驱动信号输出支路103，包括第二触发电路1031、延迟电路1032和第二赋值电路1033。第一触发电路1021的受控端为第一驱动信号输出支路102的受控端，第一触发电路1021的输入端与第一赋值电路1022的输出端连接，第一触发电路1021的输入端与第一赋值电路1022的输出端的连接节点为第一驱动信号输出支路102的信号输出端。第二触发电路1031的受控端与延迟电路1032的受控端连接，第二触发电路1031的受控端与延迟电路1032的受控端的连接节点为第二驱动信号输出支路103的受控端，第二触发电路1031的输入端与第二赋值电路1033的输出端连接，第二触发电路1031的输出端与延迟电路1032的输入端连接，延迟电路1032的输出端与第二赋值电路1033的输入端连接，延迟电路1032与第二赋值电路1033的连接节点为第二驱动信号输出支路103的输出端。

其中，第一触发电路1021、第二触发电路1031和延迟电路1032均由IO口输入的驱动信号控制，因此可以方便实现一个IO口控制多个驱动信号的目的。另外，第一驱动信号输出支路102与第二驱动信号输出支路103的区别仅在于在第一触发电路1021和第一赋值电路1022中间加入延迟电路1032，实现了第一输出信号和第二输出信号的多种变换，具备极大地灵活性。而不是简单地随着驱动信号的高低电平变换而改变。另外，由于采用的驱动信号具备连续性，第一触发电路1021、第二触发电路1031和延迟电路1032均由IO口输入的驱动信号控制，而且对应每个驱动信号第一触发电路1021的输出端均有对应的信号输出，因此，不会让驱动过程中断。同理，第二触发电路1031的输出端的输出信号也不会中断，效果等同于多个驱动信号同时输入，具有良好的实用性。

可选地，第一触发电路1021包括第一触发器D1和第一电阻R1，第一触发器D1包括受控端、输入端和输出端。第一触发器D1的受控端与时序控制器101的第一输出端连接，第一触发器D1的输入端为第一触发电路1021的输入端，第一触发器D1的输出端与第一电阻R1的第一端连接，第一触发器D1和第一电阻R1的连接节点为第一触发电路1021的输出端，第一电阻R1的第二端接地。

其中，当第一触发器D1的受控端接收到时序控制器101输出驱动信号时，将第一赋值电路1022输出的第一赋值信号输出。此时的第一触发器D1可以根据驱动信号内的上升沿数目工作相应次数，使得第一触发电路1021输出的第一输出信号可以通过脉冲信号控制相应的逻辑电平的输出，第一触发电路1021的第一驱动信号可以控制显示装置104。另外，实现第一触发电路1021的结构简单。此时，第一电阻R1的第二端接地，可以提供给第一触发电路1021一个初始电压，方便整个电平的逻辑运转，避免高电压对电路的干扰。可以实现较好切换输出的第一驱动信号效果，而且控制简单，便于实现。

可选地，第一赋值电路1022包括第一开关管M1和第二开关管M2，第一开关管M1包括受控端、第一连接端和第二连接端，第二开关管M2包括受控端、第一连接端和第二连接端。第一开关管M1的受控端和第二开关管M2的受控端连接，第一开关管M1的受控端和第二开关管M2的受控端的连接节点为第一赋值电路1022的输入端，第一开关管M1的第一连接端与第一电源连接，第一开关管M1的第二连接端与第二开关管M2的第一连接端连接，第一开关管M1的第二连接端与第二开关管M2的第一连接端的连接节点为第一赋值电路1022的输出端，第二开关管M2的第二连接端接地。

其中，第一开关管M1和第二开关管M2均由第一触发电路1021的第一输出信号控制导通或者断开，第一开关管M1和第二开关管M2为选通开关，即第一开关管M1开启时，第二开关管M2断开。第一开关管M1的第一连接端连接电源、第二开关管M2的第二连接端接地，在第一开关管M1和第二开关管M2选通时，可以切换输出的第一赋值信号的高低电平，给第一触发电路1021进行一次新的赋值。因此实现第一赋值电路1022的结构简单、效果好，能快速的实现逻辑电平的转换的功能，具有很强的实用性。

可选地，第二触发电路1031包括第二触发器D2和第二电阻R2，第二触发器D2包括受控端、输入端和输出端。第二触发器D2的受控端与时序控制器101的第一输出端连接，第二触发器D2的输入端为第二触发电路1031的输入端，第二触发器D2的输出端与第二电阻R2的第一端连接，第二触发器D2和第二电阻R2的连接节点为第二触发电路1031的输出端，第二电阻R2的第二端接地。

其中，当第二触发器D2的受控端接收到时序控制器101输出驱动信号时，将第二赋值电路1033输出的第二赋值信号输出。此时的第二触发器D2可以根据驱动信号内的上升沿数目工作相应次数，使得输出的第二驱动信号可以通过驱动信号控制相应的逻辑电平的输出，第二触发电路1031的第二驱动信号可以控制显示装置，另外，实现第二触发电路1031的结构简单。此时，第一电阻R1的第二端接地，可以提供给第二触发电路1031一个初始电压，方便整个电平的逻辑运转，可以实现较好切换输出的第二驱动信号效果，而且便于控制。

可选地，第二赋值电路1033包括第三开关管M3和第四开关管M4，第三开关管M3包括受控端、第一连接端和第二连接端，第四开关管M4包括受控端、第一连接端和第二连接端，第三开关管M3的受控端和第四开关管M4的受控端连接，第三开关管M3的受控端和第四开关管M4的受控端的连接节点为第二赋值电路1033的输入端，第三开关管M3的第一连接端与第二电源连接，第三开关管M3的第二连接端与第四开关管M4的第一连接端连接，第三开关管M3的第二连接端与第四开关管M4的第一连接端的连接节点为第二赋值电路1033的输出端，第四开关管M4的第二连接端接地。

其中，第三开关管M3和第四开关管M4均由延迟电路1032的输出端控制导通或者断开，第三开关管M3和第四开关管M4为选通开关，即第三开关管M3开启时，第四开关管M4断开。第三开关管M3的第一连接端连接电源、第四开关管M4的第二连接端接地，在第三开关管M3和第四开关管M4选通时，可以通过切换输出的第一赋值信号的高低电平，给第一触发电路1021进行一次新的赋值，经由延迟电路1032的输出端延迟输出，从而可以快速的实现逻辑电平的转换的功能。

进一步地，延迟电路1032包括第三触发器D3和第三电阻R3，第三触发器D3的受控端与时序控制器101的第一输出端连接，第三触发器D3的输入端为延迟电路的输入端1032，第三触发器D3的输出端与第三电阻R3的第一端连接，第三触发器D3和第三电阻R3的连接节点为延迟电路的输出端1032；第三电阻R3的第二端接地。

其中，当第三触发器D3的受控端接收到时序控制器101输出驱动信号时，将延迟电路1032存储的上次第二赋值电路1033的第二赋值信号输出。此时的第三触发器D3可以根据驱动信号内的上升沿数目工作相应次数，使得输出的第三驱动信号可以通过驱动信号控制相应的逻辑电平的输出，延迟电路1032的第三驱动信号可以控制显示装置，此时，实现延迟电路1032的电路简单。另外，第三电阻R3的第二端接地的情况下，可以提供给延迟电路1032一个初始电压，方便整个电平的逻辑运转，可以实现较好切换输出的第三驱动信号效果，而且便于控制。

可选地，第一开关管M1和第二开关管M2为MOS管或者三极管。

其中，第一开关管M1和第二开关管M2为MOS管或者三极管时，可以通过高低电平直接控制第一开关管M1和第二开关管M2开启或者关断，通过选择MOS管或者三极管的类型，可以实现选通，从而为后续输出赋值，实现切换高低电平的目的。

可选地，第三开关管M3和第四开关管M4，第三开关管M3和的第四开关管M4为MOS管或者三极管。

其中，第三开关管M3和第四开关管M4为MOS管或者三极管时，可以通过高低电平直接控制第一开关管M1和第二开关管M2的开启或者关断，通过选择MOS管或者三极管的类型，可以实现选通，从而为后续输出赋值，实现切换高低电平目的。

可选地，第一开关管M1和第三开关管M3均为P-MOS管。

可选地，第二开关管M2和第四开关管M4均为N-MOS管。

其中，P-MOS管为低电平导通，N-MOS管为高电平导通，因此可以实现开关的选通，此时，高低电平控制分界较为明显，出现错误概率比较小，从而实现较好的控制效果。

可选地，第一触发器D1、第二触发器D2和第三触发器D3均为上升沿D触发器。

其中，第一触发器D1、第二触发器D2和第三触发器D3均包括D端、Q端和C端，C端为触发器的受控端，检测脉冲信号的上升沿，D端用于在C端检测到上升沿时，将D端的值赋给C端，可以实现触发及时赋值的效果，若是多个串联，后续的触发器会在检测到上升沿时，将前一个还没有检测到上升沿时候的Q端赋值给后续的触发器Q端，因此，可以实现延迟的效果，使得输出的逻辑电平出现多种变化，覆盖所有类型。

一并参照图1和图2，本实施例显示装置的驱动电路的工作原理具体描述如下：

其中，第一开关管M1的源极与第一电源连接，为逻辑高电平H，第二开关管M2的源极接地，为逻辑低电平L，第一电阻R1、第二电阻R2和第三电阻R3为接地电阻。第二开关管M2和第四开关管M4为N-MOS管，当其栅极控制信号为高电平H时，第二开关管M2和第四开关管M4开启，当其栅极输入信号为低电平L时，第二开关管M2和第四开关管M4关断。第一开关管M1和第三开关管M3为P-MOS管，当其栅极输入信号为L时，第一开关管M1和第三开关管M3开启，当其栅极控制讯号为高电平H时，第一开关管M1和第三开关管M3关断。第一触发器D1、第二触发器D2和第三触发器D3为上升沿D触发器，其功能的具体实现方式为当其控制端C端接收到脉冲信号的上升沿时，将其D端的逻辑准位赋值给Q端，从而在第一驱动信号输出支路102的输出端A、第一驱动信号输出支路102的输出端B为产生的逻辑控制信号。脉冲信号CLK为I/O口输出的控制信号。

显示装置的驱动电路的初始状态为：

由于第一电阻R1和第三电阻R3接地作用，使得显示装置的驱动电路的第一输出端A和第二输出端B输出均为低电平L，此时第一开关管M1和第三开关管M3开启，第二开关管M2和第四开关管M4关闭，第二触发器D2的D值为高电平H，第三触发器D3的D值为低电平L，第一触发器D1的D值为高电平H；

当脉冲信号CLK的第一个上升沿到达时，第二触发器D2将其D值的高电平H赋值给Q端，第三触发器D3将其D值低电平L赋值给Q端，第一触发器D1将其D值H赋值给Q端，此时C端的逻辑电平为高电平H，显示装置的驱动电路的第二输出端B的逻辑电平为低电平L，显示装置的驱动电路的第一输出端A的逻辑电平为高电平H。此时第二开关管M2和第三开关管M3开启，第一开关管M1和第四开关管M4关闭，第二触发器D2的D值为高电平H，第三触发器D3的D值为高电平H，第一触发器D1的D值为低电平L；

同理分析可得：当脉冲信号CLK的第二个上升沿到达时，显示装置的驱动电路的第一输出端A的输出为低电平L，显示装置的驱动电路的第二输出端B的输出为高电平H；

当脉冲信号CLK的第三个上升沿到达时，显示装置的驱动电路的第一输出端A的输出为高电平H，显示装置的驱动电路的第二输出端B的输出为高电平H。

综上，可以控制输出脉冲信号CLK的上升沿个数，分别对A、B的逻辑电位进行设置。即仅利用一个I/O口即可以设定两个逻辑信号。

本实施例显示装置的驱动电路通过I/O口输出的脉冲信号CLK与第一驱动信号输出支路102和第二驱动信号输出支路103控制输出两个经过设置的逻辑电平信号，从而可以通过一个I/O口提供两个或者两个以上可调节不间断的逻辑驱动信号，即本实施例显示装置的驱动电路解决了现有显示装置的I/O口数量不够的问题。

为实现上述目的，本发明提出一种显示装置，包括如上的显示装置的驱动电路。

可以理解的是，由于在本发明显示装置中使用了上述显示装置的驱动电路，因此，本发明显示装置的实施例包括上述显示装置的驱动电路全部实施例的全部技术方案，所达到的技术效果也完全相同，在此不再赘述。

为实现上述目的，本发明还提出一种显示面板，包括如上所述的显示装置。

可以理解的是，由于在本发明显示面板中使用了上述显示装置，因此，本发明显示面板的实施例包括上述显示装置全部实施例的全部技术方案，所达到的技术效果也完全相同，在此不再赘述。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种显示装置的驱动电路，其特征在于，所述显示装置的驱动电路包括：

时序控制器，具有驱动信号输出端，用于输出驱动信号，所述驱动信号的一个周期包括依次输出的N个脉冲；

第一驱动信号输出支路，包括第一触发电路和第一赋值电路，所述第一触发电路用于根据所述驱动信号的当前脉冲和所述第一赋值电路输出的第一赋值信号输出第一电平信号，并在检测到所述驱动信号的上升沿时，触发所述第一赋值电路输出极性翻转的第二赋值信号，以使所述第一触发电路根据所述驱动信号的当前脉冲和第二赋值信号输出第二电平信号；其中，在一个周期内所述第一触发电路输出的多个第二电平信号构成显示装置的一路驱动信号；

第二驱动信号输出支路，包括第二触发电路、延迟电路和第二赋值电路，所述第二触发电路用于根据所述驱动信号和所述第二赋值电路输出的第三赋值信号输出第三电平信号，并在检测到所述驱动信号的上升沿时，触发所述第二赋值电路输出极性翻转的第四赋值信号，以使所述第二触发电路根据所述驱动信号和第四赋值信号输出第四电平信号，所述延迟电路在检测到所述驱动信号的上升沿时，将所述第四电平信号延迟至所述驱动信号的下一个上升沿时输出，以作为显示装置的另一路驱动信号。

2.如权利要求1所述的显示装置的驱动电路，其特征在于，所述第一触发电路包括第一触发器和第一电阻，所述第一触发器包括受控端、输入端和输出端；所述第一触发器的受控端与所述时序控制器的驱动信号输出端连接，所述第一触发器的输入端为所述第一触发电路的输入端，所述第一触发器的输出端与所述第一电阻的第一端连接，所述第一触发器和所述第一电阻的连接节点为所述第一触发电路的输出端；所述第一电阻的第二端接地。

3.如权利要求1所述的显示装置的驱动电路，其特征在于，所述第一赋值电路包括第一开关管和第二开关管，所述第一开关管包括受控端、第一连接端和第二连接端，所述第二开关管包括受控端、第一连接端和第二连接端；所述第一开关管的受控端和所述第二开关管的受控端连接，所述第一开关管的受控端和所述第二开关管的受控端的连接节点为所述第一赋值电路的输入端，所述第一开关管的第一连接端与第一电源连接，所述第一开关管的第二连接端与所述第二开关管的第一连接端连接，所述第一开关管的第二连接端与所述第二开关管的第一连接端的连接节点为所述第一赋值电路的输出端；所述第二开关管的第二连接端接地。

4.如权利要求2所述的显示装置的驱动电路，其特征在于，所述第二触发电路包括第二触发器和第二电阻，所述第二触发器包括受控端、输入端和输出端；所述第二触发器的受控端与所述时序控制器的驱动信号输出端连接，所述第二触发器的输入端为所述第二触发电路的输入端，所述第二触发器的输出端与所述第二电阻的第一端连接，所述第二触发器和所述第二电阻的连接节点为所述第二触发电路的输出端；所述第二电阻的第二端接地。

5.如权利要求1所述的显示装置的驱动电路，其特征在于，所述第二赋值电路包括第三开关管和第四开关管，所述第三开关管包括受控端、第一连接端和第二连接端，所述第四开关管包括受控端、第一连接端和第二连接端；所述第三开关管的受控端和所述第四开关管的受控端连接，所述第三开关管的受控端和所述第四开关管的受控端的连接节点为所述第二赋值电路的输入端，所述第三开关管的第一连接端与第二电源连接，所述第三开关管的第二连接端与所述第四开关管的第一连接端连接，所述第三开关管的第二连接端与所述第四开关管的第一连接端的连接节点为所述第二赋值电路的输出端；所述第四开关管的第二连接端接地。

6.如权利要求4所述的显示装置的驱动电路，其特征在于，所述延迟电路包括第三触发器和第三电阻，所述第三触发器的受控端与所述时序控制器的驱动信号输出端连接，所述第三触发器的输入端为所述延迟电路的输入端，所述第三触发器的输出端与所述第三电阻的第一端连接，所述第三触发器和所述第三电阻的连接节点为所述延迟电路的输出端；所述第三电阻的第二端接地。

7.如权利要求3所述的显示装置的驱动电路，其特征在于，所述第一开关管和所述第二开关管为MOS管或者三极管。

8.如权利要求6所述的显示装置的驱动电路，其特征在于，所述第一触发器、所述第二触发器和所述第三触发器分别为上升沿D触发器。

9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的显示装置的驱动电路。

10.一种显示面板，其特征在于，包括如权利要求9所述的显示装置。

Images