CN109150116A - 一种射频信号接收机芯片中的低噪声放大器 - Google Patents

一种射频信号接收机芯片中的低噪声放大器 Download PDF

Info

Publication number
CN109150116A
CN109150116A CN201810903793.6A CN201810903793A CN109150116A CN 109150116 A CN109150116 A CN 109150116A CN 201810903793 A CN201810903793 A CN 201810903793A CN 109150116 A CN109150116 A CN 109150116A
Authority
CN
China
Prior art keywords
pmos tube
lna
capacitor
connects
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810903793.6A
Other languages
English (en)
Inventor
黄海生
尹强
李鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Posts and Telecommunications
Original Assignee
Xian University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Posts and Telecommunications filed Critical Xian University of Posts and Telecommunications
Priority to CN201810903793.6A priority Critical patent/CN109150116A/zh
Publication of CN109150116A publication Critical patent/CN109150116A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

为了解决传统射频信号接收机芯片中低噪声放大器无法同时兼顾低噪声、增益、带宽、功耗以及电路面积等多方面应用需求的技术问题，本发明提供了一种射频信号接收机芯片中的低噪声放大器，包括LNA、偏置电路、输入输出匹配电路；LNA采用共源共栅结构，用于对接收的微弱射频信号进行滤波和放大；偏置电路用于为LNA提供电压或电流；偏置电路采用与绝对温度成正比的CMOS电流源，通过两位二进制位控制，输出四种不同的偏置电流；输入输出匹配电路，用于对输入输出端口进行50Ω匹配。本发明具有噪声系数小、增益适中、功耗小、电路面积小的优点。

Description

一种射频信号接收机芯片中的低噪声放大器
技术领域
本发明涉及一种用于射频信号接收机芯片中的低噪声放大器，特别适用于全球定位系统接收机中应用的单片集成射频芯片。
背景技术
射频信号接收机芯片的主要作用是将从天线接收的射频信号先进行放大，然后下变频到中频范围，再将其采样为数字信号。低噪声放大器是射频芯片中比较重要的一个功能模块，它是一个两端口网络：输入是射频信号，来自接收天线，经过预放大、带通滤波和匹配电路后导入芯片；输出也是射频信号，进入混频器的射频输入端。
传统射频信号接收机芯片中低噪声放大器因其结构特点，无法同时满足低噪声、增益适中以及功耗小的应用需求。例如，采用电阻反馈型结构LNA的低噪声放大器，虽然能实现平坦的增益和较好的带宽，但是噪声性能很差；采用共栅结构的LNA的低噪声放大器，虽然可以实现输入匹配满足宽带匹配，但是噪声性能随器件沟道长度变得很差；采用输入端并联电阻结构的LNA的低噪声放大器，当频率不高时能提供良好的输入匹配，由于引入电阻噪声，性能随频率的变化而恶化；采用源简并电感的共源LNA的低噪声放大器，虽然能够得到较好的输入匹配和噪声性能，但其带宽较小，且需要多通道才能实现L1和B1频点，结构复杂，功耗较大。
发明内容
为了解决传统射频信号接收机芯片中低噪声放大器无法同时兼顾低噪声、增益、带宽、功耗等多方面应用需求的技术问题，本发明提供了一种射频信号接收机芯片中的低噪声放大器，具有噪声系数小、增益适中、结构简单、功耗小的优点。
本发明的技术方案是：
一种射频信号接收机芯片中的低噪声放大器，其特殊之处在于，包括：
LNA，采用共源共栅结构，用于对接收的微弱射频信号进行滤波和放大；
偏置电路，用于为LNA提供电压或电流；偏置电路采用与绝对温度成正比的CMOS电流源，通过两位二进制位控制，输出四种不同的偏置电流，防止流片时产生偏差；
输入输出匹配电路，用于对输入输出端口进行50Ω匹配，以使得有用信号反射最小。
进一步地，偏置电路包括运放OP，PMOS管M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15，NMOS管M3、M2、M1，PNP三极管Q0、Q1，电阻R1、R2、R3、R4，两个与门and，一个或门or以及三个反相器inv；
第一个与门and的输入端接使能信号EN和模式选择信号MODE，第一个与门and的输出端接第一个反相器inv的输入端和PMOS管M5的栅极，第一个反相器inv的输出端接PMOS管M4的栅极和运放OP的使能信号EN端；PMOS管M4的漏极接NMOS管M3的漏极和栅极，NMOS管M3的源极接NMOS管M2的漏极和栅极，NMOS管M2管的源极接NMOS管M1的漏极和栅极；NMOS管M1的源极同时还接运放OP的VIN1端、电阻R1的一端和PMOS管M6的栅极；
电阻R1的另一端接PNP三极管Q0的发射极；PMOS管M6的栅极分别接PMOS管M5的漏极、运放OP的VOUT端和PMOS管M7～M12的栅极；运放OP的VDD端分别接PMOS管M4～M11的源极、M12的源漏极和电源电压BIAS_VDD；
运放OP的VIN2端分别接电阻R2的一端和PMOS管M7的漏极；电阻R2的另一端同时接电阻R3和电阻R4的一端；电阻R3和电阻R4的另一端接三极管Q1的发射极；
PMOS管M8的漏极接输出端IBIAS125；PMOS管M9～M11的漏极分别接PMOS管M15～M13的源极；
控制端BLNA2_B0、BLNA2_B1分别先通过第三个反相器inv和第四个反相器inv，再均接到第二个与门and和或门or，输出三个控制信号SN1、SN2和SN3；控制信号SN1、SN2和SN3分别接M15、M14和M13的栅极，控制PMOS管M15、M14、M13的漏极输出IBIAS25_1、IBIAS25_2和IBIAS25_3。
进一步地，LNA包括四个反相器inv、一个与非门nand、输入偏置电流IBIAS端、PMOS管M21、M22、M23，NMOS管M19、M20、M17、M18、M16，可调电容C1、C2、C3、C4，电容C5、C6、C7、C8，电阻R6、R5；
第一个反相器inv的输入接控制信号BIT0，输出接第二个反相器inv的输入，第二个反相器inv的输出接PMOS管M22的栅极；
第三个反相器inv的输入接控制信号BIT1，输出接第四个反相器inv的输入，第四个反相器inv的输出接PMOS管M23的栅极；
与非门nand的输入接使能信号LNA_EN与控制信号MODECON，输出接PMOS管M21的栅极和NMOS管M16的栅极；
IBIAS端接电阻R6的一端，电阻R6的另一端接PMOS管M21的源极；PMOS管M21漏极连接NMOS管M19的栅极和漏极、可调电容C2的一端和NMOS管M20的栅极；NMOS管M19的源极连接NMOS管M17的栅极和漏极、NMOS管M16的漏极和R5的一端；输入端LNA_IN接R5的另一端和NMOS管M18的栅极；NMOS管M18的漏极接NMOS管M20的源极；NMOS管M20的漏极接电感L1的一端，电容C5～C8的一端，电容C8的另一端接输出端LNA_OUT；电容C6和C7的另一端分别接PMOS管M22、M23的漏极；PMOS管M22、M23的源极接电感L1的另一端、可调电容C3、C4的一端、可调电容C5的另一端和电源电压LNA_VDD。
进一步地，LNA由两位二进制位控制调谐网络的频率和增益；所述调谐网络是由所述电感L1、电容C5、C6、C7、C8构成的网络。
进一步地，输入输出匹配电路包括射频信号输入端RF_IN、输出端RF_OUT，电容C9、C10、C11、C12，电感L2、L3、L4；
射频信号输入端RF_IN接电容C9的一端；电容C9的另一端接电感L2的一端；电感L2的另一端接电感L3的一端；电感L3的另一端接电容C10的一端；电容C10的另一端接核心电路LNA的LNA_IN；电容C11的一端接核心电路LNA的输出端LNA_OUT和电感L4的一端；电感L4的另一端接电容C12的一端和输出端RF_OUT；C11的另一端和C12的另一端都接地。
与现有射频信号接收机芯片中的低噪声放大器相比，本发明具有如下有益效果：
1、采用共源共栅结构的LNA，增加了反向隔离的同时也削弱了密勒效应，在输入输出匹配良好的情况下可以得到适中的增益，防止后级混频器电路过载，引起信号失真；采用与绝对温度成正比的电流源提供四种不同的偏置电流，满足其偏差情况下的性能要求，而且由于电路引入的器件较少大大降低了电路的功耗。
2、选频网络(图5中L1及C5-C8组成的网络)采用可调的电容阵列结构，使得电路可以工作在B1和L1两个频点(即单通道实现)，接收范围大；B1、L1是工作的频率，是北斗的B1频点和GPS的L1频点。
3、输入输出匹配电路采用的都是无源器件，不会引入噪声同时能提供很好的匹配。
附图说明
图1为本发明低噪声放大器的整体结构示意框图；
图2为图1中偏置电路的控制位；
图3为图1中偏置电路原理图；
图4为图1中LNA核心电路的控制位；
图5为图1中LNA的核心电路；
图6为图1中输入输出匹配电路原理图。
具体实施方式
下面结合附图对本发明的内容作进一步说明。
参照图1所示，低噪声放大器原理是将输入的微弱射频信号进行滤波和放大。LNA(Low Noise Amplifier)是低噪声放大器的核心电路；LNA_BIAS是与绝对温度成正比的电流源。LNA_BIAS为LNA提供四种不同的输出偏置电流。
本发明包括至少一个两位二进制数控制的偏置电路；至少一个两位二进制数控制调谐网络控制主放大电路部分(图5中LNA的放大部分)的频率和增益；采用无源器件进行匹配的输入输出匹配电路。
核心电路LNA的作用就是将输入的射频信号经过共源共栅管进行放大，但是增益又不能太大防止后端的混频器过载发生非线性失真，同时保证低噪声放大器的噪声系数最小，而且是在功耗不是太大的情况下。为了减小外界干扰的影响，本发明采用独立的偏置电路供电。此电流源采用的是与绝对温度成正比的CMOS电流源，可输出四种电流：125μA、150μA、175μA、200μA，保证流片后低噪声放大器在偏差的情况下也可以满足其性能要求。同时为了使输入能量尽可能的流入低噪声放大器，采用外部的输入匹配；为了使放大的输入信号流向下一级，需要进行外部的输出匹配。
图2和图3分别是偏置电路的控制位和原理图。使能信号EN和模式选择信号MODE先通过一个与门and产生信号ben,将ben接入PMOS管M5的栅极；再通过一个反相器inv产生信号benb,将benb接到PMOS管M4的栅极和运放OP的使能信号EN端；PMOS管M4的漏极接NMOS管M3的漏极和栅极，NMOS管M3的源极接NMOS管M2的漏极和栅极，NMOS管M2管的源极接NMOS管M1的漏极和栅极，在使能信号EN和模式选择信号MODE都开启的作用下(当EN和MODE都为1.8V高电平时，ben为高电平,benb为低电平)，电路启动；NMOS管M1的源极同时还接运放OP的VIN1端、电阻R1的一端和PMOS管M6的栅极；电阻R1的另一端接PNP三极管Q0的发射极；PMOS管M6的栅极分别接PMOS管M5的漏极、运放OP的VOUT端和PMOS管M7～M12的栅极；运放OP的VDD端分别接到M4～M11的源极、M12的源漏极和电源电压BIAS_VDD；运放OP的VIN2端分别接电阻R2的一端和PMOS管M7的漏极；电阻R2的另一端同时接电阻R3和电阻R4的一端；电阻R3和电阻R4的另一端接三极管Q1的发射极；PMOS管M8的漏极接输出端IBIAS125；PMOS管M9～M11的漏极分别接PMOS管M15～M13的源极；控制端BLNA2_B0、BLNA2_B1分别先通过两个反相器inv，再均接到与门and和或门or，输出三个控制信号SN1、SN2和SN3；控制信号SN1、SN2和SN3分别送入M15、M14和M13的栅极，控制M15、M14、M13的漏极输出IBIAS25_1、IBIAS25_2和IBIAS25_3。
图4和图5是LNA的控制位和电路原理图。控制信号BIT0、BIT1均分别经过两个反相器inv，相应的输出控制信号b0和b1；控制信号b0和b1分别接到PMOS管M22、M23的栅极；使能信号LNA_EN与控制信号MODECON均接到与非门nand，输出控制信号ben；控制信号ben接到PMOS管M21的栅极和NMOS管M16的栅极；IBIAS端接电阻R6的一端，电阻R6的另一端接到PMOS管M21的源极；PMOS管M21漏极连接NMOS管M19的栅极和漏极、可调电容C2的一端和NMOS管M20的栅极；NMOS管M19的源极连接NMOS管M17的栅极和漏极、NMOS管M16的漏极和R5的一端；输入端LNA_IN接R5的另一端和NMOS管M18的栅极；NMOS管M18的漏极接NMOS管M20的源极；NMOS管M20的漏极接电感L1的一端，电容C5～C8的一端，电容C8的另一端接输出端LNA_OUT；电容C6和C7的另一端分别接PMOS管M22、M23的漏极；PMOS管M22、M23的源极接电感L1的另一端、可调电容C3、C4的一端、可调电容C5的另一端和电源电压LNA_VDD。
图6是输入输出匹配电路图。输入输出匹配电路采用理想的电容、电阻和电感。射频信号输入端RF_IN接电容C9的一端；电容C9的另一端接电感L2的一端；电感L2的另一端接电感L3的一端；电感L3的另一端接电容C10的一端；电容C10的另一端接核心电路LNA的LNA_IN；输出端LNA_OUT接电容C11的一端和电感L4的一端；电感L4的另一端接电容C12的一端和输出端RF_OUT；C11的另一端和C12的另一端都接地。
本发明产品应用于全球导航定位系统与北斗导航系统接收机射频芯片中，采用0.18微米锗硅工艺设计生产，并测试成功。

Claims (5)

1.一种射频信号接收机芯片中的低噪声放大器，其特征在于，包括：
LNA，采用共源共栅结构，用于对接收的微弱射频信号进行滤波和放大；
偏置电路，用于为LNA提供电压或电流；偏置电路采用与绝对温度成正比的CMOS电流源，通过两位二进制位控制，输出四种不同的偏置电流；
输入输出匹配电路，用于对输入输出端口进行50Ω匹配。
2.根据权利要求1所述的低噪声放大器，其特征在于：偏置电路包括运放OP，PMOS管M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14、M15，NMOS管M3、M2、M1，PNP三极管Q0、Q1，电阻R1、R2、R3、R4，两个与门and，一个或门or以及三个反相器inv；
第一个与门and的输入端接使能信号EN和模式选择信号MODE，第一个与门and的输出端接第一个反相器inv的输入端和PMOS管M5的栅极，第一个反相器inv的输出端接PMOS管M4的栅极和运放OP的使能信号EN端；PMOS管M4的漏极接NMOS管M3的漏极和栅极，NMOS管M3的源极接NMOS管M2的漏极和栅极，NMOS管M2管的源极接NMOS管M1的漏极和栅极；NMOS管M1的源极同时还接运放OP的VIN1端、电阻R1的一端和PMOS管M6的栅极；
电阻R1的另一端接PNP三极管Q0的发射极；PMOS管M6的栅极分别接PMOS管M5的漏极、运放OP的VOUT端和PMOS管M7～M12的栅极；运放OP的VDD端分别接PMOS管M4～M11的源极、M12的源漏极和电源电压BIAS_VDD；
运放OP的VIN2端分别接电阻R2的一端和PMOS管M7的漏极；电阻R2的另一端同时接电阻R3和电阻R4的一端；电阻R3和电阻R4的另一端接三极管Q1的发射极；
PMOS管M8的漏极接输出端IBIAS125；PMOS管M9～M11的漏极分别接PMOS管M15～M13的源极；
控制端BLNA2_B0、BLNA2_B1分别先通过第三个反相器inv和第四个反相器inv，再均接到第二个与门and和或门or，输出三个控制信号SN1、SN2和SN3；控制信号SN1、SN2和SN3分别接M15、M14和M13的栅极，控制PMOS管M15、M14、M13的漏极输出IBIAS25_1、IBIAS25_2和IBIAS25_3。
3.根据权利要求2所述的低噪声放大器，其特征在于：LNA包括四个反相器inv、一个与非门nand、输入偏置电流IBIAS端、PMOS管M21、M22、M23，NMOS管M19、M20、M17、M18、M16，可调电容C1、C2、C3、C4，电容C5、C6、C7、C8，电阻R6、R5；
第一个反相器inv的输入接控制信号BIT0，输出接第二个反相器inv的输入，第二个反相器inv的输出接PMOS管M22的栅极；
第三个反相器inv的输入接控制信号BIT1，输出接第四个反相器inv的输入，第四个反相器inv的输出接PMOS管M23的栅极；
与非门nand的输入接使能信号LNA_EN与控制信号MODECON，输出接PMOS管M21的栅极和NMOS管M16的栅极；
IBIAS端接电阻R6的一端，电阻R6的另一端接PMOS管M21的源极；PMOS管M21漏极连接NMOS管M19的栅极和漏极、可调电容C2的一端和NMOS管M20的栅极；NMOS管M19的源极连接NMOS管M17的栅极和漏极、NMOS管M16的漏极和R5的一端；输入端LNA_IN接R5的另一端和NMOS管M18的栅极；NMOS管M18的漏极接NMOS管M20的源极；NMOS管M20的漏极接电感L1的一端，电容C5～C8的一端，电容C8的另一端接输出端LNA_OUT；电容C6和C7的另一端分别接PMOS管M22、M23的漏极；PMOS管M22、M23的源极接电感L1的另一端、可调电容C3、C4的一端、可调电容C5的另一端和电源电压LNA_VDD。
4.根据权利要求3所述的低噪声放大器，其特征在于：LNA由两位二进制位控制调谐网络的频率和增益；所述调谐网络由所述电感L1、电容C5、C6、C7、C8构成。
5.根据权利要求4所述的低噪声放大器，其特征在于：输入输出匹配电路包括射频信号输入端RF_IN、输出端RF_OUT，电容C9、C10、C11、C12，电感L2、L3、L4；
射频信号输入端RF_IN接电容C9的一端；电容C9的另一端接电感L2的一端；电感L2的另一端接电感L3的一端；电感L3的另一端接电容C10的一端；电容C10的另一端接核心电路LNA的LNA_IN；电容C11的一端接核心电路LNA的输出端LNA_OUT和电感L4的一端；电感L4的另一端接电容C12的一端和输出端RF_OUT；C11的另一端和C12的另一端都接地。
CN201810903793.6A 2018-08-09 2018-08-09 一种射频信号接收机芯片中的低噪声放大器 Pending CN109150116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810903793.6A CN109150116A (zh) 2018-08-09 2018-08-09 一种射频信号接收机芯片中的低噪声放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810903793.6A CN109150116A (zh) 2018-08-09 2018-08-09 一种射频信号接收机芯片中的低噪声放大器

Publications (1)

Publication Number Publication Date
CN109150116A true CN109150116A (zh) 2019-01-04

Family

ID=64792337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810903793.6A Pending CN109150116A (zh) 2018-08-09 2018-08-09 一种射频信号接收机芯片中的低噪声放大器

Country Status (1)

Country Link
CN (1) CN109150116A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110621061A (zh) * 2019-09-30 2019-12-27 上海华虹宏力半导体制造有限公司 电流复用的射频前端结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002310A1 (en) * 1998-07-02 2000-01-13 Qualcomm Incorporated Improved exponential current generator and method
CN201039094Y (zh) * 2007-05-21 2008-03-19 杭州中科微电子有限公司 一种高增益射频低噪声放大器
CN102870333A (zh) * 2010-02-24 2013-01-09 华为技术有限公司 无线通信收发器中rf干扰信号和噪声的抑制
CN204993266U (zh) * 2015-08-10 2016-01-20 西安邮电大学 射频信号收发机芯片中的可变增益放大器
US9673782B1 (en) * 2016-08-16 2017-06-06 Qualcomm Inc. Center frequency and Q tuning of biquad filter by amplitude-limited oscillation-based calibration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000002310A1 (en) * 1998-07-02 2000-01-13 Qualcomm Incorporated Improved exponential current generator and method
CN201039094Y (zh) * 2007-05-21 2008-03-19 杭州中科微电子有限公司 一种高增益射频低噪声放大器
CN102870333A (zh) * 2010-02-24 2013-01-09 华为技术有限公司 无线通信收发器中rf干扰信号和噪声的抑制
CN204993266U (zh) * 2015-08-10 2016-01-20 西安邮电大学 射频信号收发机芯片中的可变增益放大器
US9673782B1 (en) * 2016-08-16 2017-06-06 Qualcomm Inc. Center frequency and Q tuning of biquad filter by amplitude-limited oscillation-based calibration

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
尹强等: "GPS/BDS接收机射频前端LNA的设计", 《武汉理工大学学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110621061A (zh) * 2019-09-30 2019-12-27 上海华虹宏力半导体制造有限公司 电流复用的射频前端结构

Similar Documents

Publication Publication Date Title
US8049566B1 (en) Feedback LNA with resistor
CN101167245B (zh) 基于差分电感器的低噪声放大器
CN101282110B (zh) 一种低功耗单端输入差分输出低噪声放大器
CN101471625B (zh) 放大器以及信号放大方法
JP4998211B2 (ja) 低雑音増幅器及び差動増幅器
CN101777877A (zh) 单端输入差分输出的宽带射频低噪声放大器
CN104660179B (zh) 低噪声放大器
CN104242830B (zh) 基于有源电感的可重配置超宽带低噪声放大器
CN102332868A (zh) 一种低功耗宽带低噪声放大器
CN105305981B (zh) 一种线性化宽带低噪声放大器
CN104065346B (zh) 一种基于交叉耦合反馈的宽频带低噪声放大器电路
CN204697010U (zh) 宽带低噪声放大器
CN103633947A (zh) 一种无电感高增益cmos宽带低噪声放大器
CN106385239A (zh) 一种增益可调的cmos宽带低噪声放大器
TW201526533A (zh) 低雜訊放大器以及利用低雜訊放大器將單端輸入信號放大爲差動輸出信號之方法
US6801088B2 (en) Dual gate low noise amplifier
CN109150116A (zh) 一种射频信号接收机芯片中的低噪声放大器
CN103391050B (zh) 一种cmos低噪声放大装置
Reja et al. A CMOS 2.0–11.2 GHz UWB LNA using active inductor circuit
CN107809220A (zh) 低噪声放大器、射频集成电路、信号接收模块及射频收发芯片
Shrivastava et al. Design of a 2.4-GHz differential low noise amplifier using 180nm technology
CN207910738U (zh) 低噪声放大器、射频集成电路、信号接收模块及射频收发芯片
Soni Design and Analysis of Single Ended Low Noise Amplifier
Murasov et al. The Wideband Balun-LNA in 130 nm SiGe Technology
CN215420205U (zh) 低噪声放大器以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190104

RJ01 Rejection of invention patent application after publication