CN109145262A - Fpga芯片描述文件的生成方法、装置、存储介质及电子设备 - Google Patents
Fpga芯片描述文件的生成方法、装置、存储介质及电子设备 Download PDFInfo
- Publication number
- CN109145262A CN109145262A CN201710451980.0A CN201710451980A CN109145262A CN 109145262 A CN109145262 A CN 109145262A CN 201710451980 A CN201710451980 A CN 201710451980A CN 109145262 A CN109145262 A CN 109145262A
- Authority
- CN
- China
- Prior art keywords
- information
- tile
- file
- primitive device
- primitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/10—Text processing
- G06F40/12—Use of codes for handling textual entities
- G06F40/14—Tree-structured documents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种FPGA芯片描述文件的生成方法、装置、存储介质及电子设备，所述生成方法包括：读取原语器件的信息以及tile的信息；所述原语器件的信息包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述tile的信息包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源，所述tile的连线资源包括wire资源、pip资源以及site资源；根据所读取的原语器件的信息以及tile的信息，生成所述FPGA芯片的描述文件。上述方案能够降低FPGA芯片描述文件所占用的存储空间。
Description
技术领域
本发明涉及FPGA技术领域，尤其涉及一种FPGA芯片描述文件的生成方法、装置、存储介质及电子设备。
背景技术
现场可编程门阵列(Field Programmable Gate Array，FPGA)芯片是一种可编程器件，典型的FPGA芯片通常包括三类基本资源：可编程逻辑功能模块、可编程输入/输出模块以及可编程互连资源。可编程逻辑功能模块是实现用户功能的基本单元，通常规则地排列成一个阵列结构，分布于整个FPGA芯片。可编程输入/输出模块为连接芯片内部逻辑与外部管脚之间的接口，围绕在可编程逻辑功能模块周围。可编程互联资源包括各种长度的连接线段和一些可编程连接接开关，将各个可编程逻辑功能模块连接，构成特定功能的电路。
描述一款FPGA芯片，需要将FPGA芯片中的每个tile以及每个tile内部的可编程逻辑功能模块、可编程输入/输出模块以及可编程互联资源都清楚全面地罗列出来。现有技术中，通过xdlrc文件对FPGA芯片进行描述。在xdlrc文件中描述了所有的tile和原语器件(primitive)，并以平铺的方式将每个tile和每个primitive都进行详细描述。
在实际应用中可知，tile是指FPGA芯片中的较大组成单元，一个tile中可以包括多个primitive原语单元，原语单元包括输入/输出(I/O)单元、可配置逻辑模块(Configurable Logic Block，CLB)、数字处理器(Digital Signal Processor，DSP)、随机存取存储器(Random Access Memory，RAM)等。FPGA芯片由多个不同的tile排列组成。
现有技术中，xdlrc文件对每个tile和每个primitive都进行详细描述，导致xdlrc文件的数据量较大，占用较多的存储空间。
发明内容
本发明实施例解决的技术问题是如何降低FPGA芯片描述文件所占用的存储空间。
为解决上述技术问题，本发明实施例提供一种FPGA芯片描述文件的生成方法，包括：读取原语器件的信息以及tile的信息；所述原语器件的信息包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述tile的信息包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源，所述tile的连线资源包括wire资源、pip资源以及site资源；根据所读取的原语器件的信息以及tile的信息，生成所述FPGA芯片的描述文件，所述描述文件包括：对所述tile的信息进行描述的文件，所述对所述tile的信息进行描述的文件包括第一层和第二层，所述对所述tile的信息进行描述的文件的第一层包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源；所述对所述tile的信息进行描述的文件的第二层包括：所述wire资源中的wire索引、所述pip资源中的pip索引以及所述site资源中的site索引。
可选的，所述描述文件包括：对所述原语器件的信息进行描述的文件，所述对所述原语器件的信息进行描述的文件包括三层，其中：所述对所述原语器件的信息进行描述的文件的第一层包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述对所述原语器件的信息进行描述的文件的第二层包括：所述原语器件对应的管脚集合中，所有管脚的名称、所有管脚对应的输入/输出接口；所述原语器件对应的元素集合中所有元素的名称、所有元素对应的配置值集合以及所有元素的引脚信息；所述原语器件对应的连线信息中所有连线的起始端元素及对应的引脚编号、所有连线的终止端元素及对应的引脚编号；所述对所述原语器件的信息进行描述的文件的第三层包括：所述配置值集合中的元素的配置值；所述所有元素的引脚信息中的每一个元素的引脚的名称、每一个元素的引脚的输入/输出端口。
可选的，所述wire资源包括如下信息：wire的索引，所述wire索引下对应的wire编号、方向、长度、类型、x方向长度以及y方向长度；所述pip资源包括如下信息：pip索引，所述pip索引对应的pip编号；所述site资源包括如下信息：site索引、site编号。
可选的，所述FPGA芯片的描述文件采用可标记扩展语言文件生成。
本发明实施例还提供了一种FPGA芯片描述文件的生成装置，包括：读取单元，用于读取原语器件的信息以及tile的信息；所述原语器件的信息包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述tile的信息包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源，所述tile的连线资源包括wire资源、pip资源以及site资源；生成单元，用于根据所读取的原语器件的信息以及tile的信息，生成所述FPGA芯片的描述文件，所述描述文件包括：对所述tile的信息进行描述的文件，所述对所述tile的信息进行描述的文件包括第一层和第二层，所述对所述tile的信息进行描述的文件的第一层包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源；所述对所述tile的信息进行描述的文件的第二层包括：所述wire资源中的wire索引、所述pip资源中的pip索引以及所述site资源中的site索引。
可选的，所述描述文件包括：对所述原语器件的信息进行描述的文件，所述对所述原语器件的信息进行描述的文件包括三层，其中：所述对所述原语器件的信息进行描述的文件的第一层包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述对所述原语器件的信息进行描述的文件的第二层包括：所述原语器件对应的管脚集合中，所有管脚的名称、所有管脚对应的输入/输出接口；所述原语器件对应的元素集合中所有元素的名称、所有元素对应的配置值集合以及所有元素的引脚信息；所述原语器件对应的连线信息中所有连线的起始端元素及对应的引脚编号、所有连线的终止端元素及对应的引脚编号；所述对所述原语器件的信息进行描述的文件的第三层包括：所述配置值集合中的元素的配置值；所述所有元素的引脚信息中的每一个元素的引脚的名称、每一个元素的引脚的输入/输出端口。
可选的，所述wire资源包括如下信息：wire的索引，所述wire索引下对应的wire编号、方向、长度、类型、x方向长度以及y方向长度；所述pip资源包括如下信息：pip索引，所述pip索引对应的pip编号；所述site资源包括如下信息：site索引、site编号。
可选的，所述FPGA芯片的描述文件采用可标记扩展语言文件生成。
本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述任一种所述的FPGA芯片描述文件的生成方法的步骤。
本发明实施例还提供了一种电子设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述任一种所述的FPGA芯片描述文件的生成方法的步骤。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
根据读取到的原语器件的信息以及tile的信息，生成FPGA芯片的描述文件。FPGA芯片的描述文件包括对tile的信息进行描述的文件，且在生成对tile的信息进行描述的文件时，对tile的信息进行层次化的描述。在进行层次化的描述时，只存储tile的信息中的wire索引、pip索引以及site索引即可，而无需存储tile信息中的具体的连接关系，从而可以降低FPGA芯片描述文件所占用的存储空间。
进一步，所生成的FPGA芯片的描述文件包括对原语器件进行描述的文件。在对原语器件进行描述时，对原语器件的信息进行层次化的描述。在对原语器件的信息进行层次化的描述时，并没有对原语器件的信息进行平铺的描述，而是只描述了原语器件中各组成部分之间的连接关系，从而可以更进一步降低FPGA芯片描述文件所占用的存储空间。
附图说明
图1是本发明实施例中的一种FPGA芯片描述文件的生成方法的流程图；
图2是本发明实施例中的一种FPGA芯片描述文件的生成装置的结构示意图。
具体实施方式
现有技术中，通过xdlrc文件对FPGA芯片中的所有tile和primitive进行描述时，以展平的方法，将每个tile和每个primitive都进行了详细的描述。虽然对FPGA芯片进行了全面的描述，但是描述文件存在较多的冗余，导致文件中的数据量较大。以Xilinx的某款芯片为例，其描述文件大小为3.2G字节。
在本发明实施例中，在对tile的信息进行层次化的描述时，只存储tile的信息中的wire索引、pip索引以及site索引即可，而无需存储tile信息中的具体的连接关系，从而可以降低FPGA芯片描述文件所占用的存储空间。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种FPGA芯片描述文件的生成方法，参照图1，以下通过具体步骤进行详细说明。
步骤S101，读取原语器件的信息以及tile的信息。
在具体实施中，原语器件的信息可以包括：原语器件的名称、编号、类型、原语器件对应的管脚结合、原语器件对应的元素结合以及原语器件对应的连线信息。
在具体实施中，tile的信息可以包括：tile在FPGA芯片中的位置、tile的名称、tile的类型以及tile的连线资源，tile的连线资源包括wire资源、pip资源以及site资源。
在具体实施中，wire资源可以包括如下信息：wire的索引、wire索引下对应的wire编号、方向、长度、类型、x方向长度以及y方向长度。pip资源可以包括如下信息：pip索引及其对应的pip编号。site资源可以包括site索引及其对应的site编号。
步骤S102，根据所读取的原语器件的信息以及tile的信息，生成所述FPGA芯片的描述文件。
在具体实施中，在生成FPGA芯片的描述文件时，可以采用可标记扩展语言文件生成。在本发明实施例中，可以采用xml文件来生成FPGA芯片的描述文件。
可以理解的是，在实际应用中，还可以采用其他类型的文件来生成FPGA芯片的描述文件。
在具体实施中，所生成的FPGA芯片的描述文件中，包括对tile的信息进行描述的文件。对tile的信息进行描述的文件可以包括第一层和第二层，其中，对tile的信息进行描述的文件的第一层可以包括：tile在FPGA芯片中的位置、tile的名称、tile的类型以及tile对应的连线资源；对tile的信息进行描述的文件的第二层可以包括：wire资源中的wire索引、pip资源中的pip资源以及site资源中的site索引。
也就是说，在对tile的信息进行描述时，采用层次化描述的方法，将tile在FPGA芯片中的位置、tile的名称、tile的类型以及tile对应的连线资源作为第一层进行描述。在对tile的信息进行描述的文件的第一层中包括tile对应的连线资源，且tile对应的连线资源包括wire资源、pip资源以及site资源，因此，可以将wire资源中的wire索引、pip资源中的pip资源以及site资源中的site索引作为第二层进行描述。
也就是说，在对tile的信息进行描述时，可以先将tile的一些特征作为第一层进行描述，tile的特征可以包括tile在FPGA芯片中的位置、tile的名称、tile的类型、tile对应的连线资源等。之后，若可对第一层中的内容进行进一步描述，则可以将第一层中的内容做进一步描述，作为对tile的信息进行描述的文件的第二层。从本发明上述实施例中可知，对tile的信息进行描述的文件的第二层，是对第一层中tile对应的连线资源所做的进一步描述。
因此，对tile的信息进行描述的文件中，第二层可以看作是第一层的分支层，或者看作是第一层的子层，用于对第一层中的部分内容做进一步描述。
在具体实施中，所生成的FPGA芯片描述文件中，包括对原语器件的信息进行描述的文件。对原语器件的信息进行描述的文件可以包括三层。
在对原语器件的信息进行描述的文件的第一层中，可以包括：原语器件的名称、编号、类型、原语器件对应的管脚(pin)集合、原语器件对应的元素(element)集合以及原语器件对应的连线(element_pin)信息。
对原语器件的信息进行描述的文件的第二层中，可以包括：原语器件对应的管脚(pin)集合中，所有管脚(pin)的名称、所有管脚(pin)的输入/输出接口；原语器件对应的元素(element)集合中所有元素(element)的名称、所有元素(element)对应的配置值集合以及所有元素(element)的引脚信息；原语器件对应的连线(element_pin)的起始端元素及对应的引脚编号、所有连线的终止端元素及对应的引脚编号。
对原语器件的信息进行描述的文件的第三层中，可以包括：每一个元素(element)对应的配置值集合中的元素(element)的配置值；所有元素(element)的引脚信息中每一个元素(element)的引脚的名称、每一个元素(element)的引脚的输入/输出端口。
相应地，从对原语器件的信息进行描述的文件可知，对原语器件的信息进行描述的文件的第一层包括原语器件对应的管脚(pin)集合、原语器件对应的元素(element)集合、原语器件对应的连线(element_pin)信息。而在对原语器件的信息进行描述的文件的第二层中，包括对原语器件对应的管脚(pin)集合所对应的所有管脚(pin)的名称、所有管脚(pin)对应的输入/输出端口。
也就是说，在对原语器件的信息进行描述时，可以先将原语器件的一些特征作为第一层进行描述，原语器件的特征可以包括：原语器件的名称、编号、类型、原语器件对应的管脚(pin)集合、原语器件对应的元素(element)集合以及原语器件对应的连线(element_pin)信息等。之后，若可对第一层中的内容进行进一步描述，则将其作为对原语器件的信息进行描述的文件的第二层。
从本发明上述实施例中可知，对原语器件的信息进行描述的文件的第二层，是分别对原语器件对应的管脚(pin)集合、原语器件对应的元素(element)集合以及原语器件对应的连线(element_pin)信息进行进一步描述。
相应地，若可对第二层中的内容进行进一步描述，则将其作为原语器件的信息进行描述的文件的第三层。从本发明上述实施例中可知，对原语器件的信息进行描述的文件的第三层，是分别对第二层中的配置值集合以及所有元素(element)的引脚信息进行进一步描述。
因此，在将对原语器件的信息进行描述的文件中，可以将第二层可以看作是第一层的分支层，或者看作是第一层的子层。相应地，第三层可以看作是第二层的分支层，或者看作是第二层的子层。
由此可见，在生成对tile的信息进行描述的文件时，对tile的信息进行层次化的描述。在进行层次化的描述时，只存储tile的信息中的wire索引、pip索引以及site索引即可，而无需存储tile信息中的具体的连接关系，从而可以降低FPGA芯片描述文件所占用的存储空间。
参照图2，本发明实施例提供了一种FPGA芯片描述文件的生成装置20，包括：读取单元21以及生成单元22，其中：
读取单元21，用于读取原语器件的信息以及tile的信息；所述原语器件的信息包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述tile的信息包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源，所述tile的连线资源包括wire资源、pip资源以及site资源；
生成单元22，用于根据所读取的原语器件的信息以及tile的信息，生成所述FPGA芯片的描述文件，所述描述文件包括：对所述tile的信息进行描述的文件，所述对所述tile的信息进行描述的文件包括第一层和第二层，所述对所述tile的信息进行描述的文件的第一层包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源；所述对所述tile的信息进行描述的文件的第二层包括：所述wire资源中的wire索引、所述pip资源中的pip索引以及所述site资源中的site索引。
在具体实施中，所述描述文件包括：对所述原语器件的信息进行描述的文件，所述对所述原语器件的信息进行描述的文件包括三层，其中：所述对所述原语器件的信息进行描述的文件的第一层包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述对所述原语器件的信息进行描述的文件的第一层包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述对所述原语器件的信息进行描述的文件的第三层包括：所述配置值集合中的元素的配置值；所述所有元素的引脚信息中的每一个元素的引脚的名称、每一个元素的引脚的输入/输出端口。
在具体实施中，所述wire资源可以包括如下信息：wire的索引，所述wire索引下对应的wire编号、方向、长度、类型、x方向长度以及y方向长度；所述pip资源包括如下信息：pip索引，所述pip索引对应的pip编号；所述site资源包括如下信息：site索引、site编号。
在具体实施中，所述FPGA芯片的描述文件可以采用可标记扩展语言文件生成。
本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机指令，所述计算机指令运行时执行本发明上述实施例中提供的FPGA芯片描述文件的生成方法的步骤，包括执行本发明上述实施例中提供的步骤S101～步骤S102。
本发明实施例还提供了一种电子设备，所述电子设备包括存储器和处理器，所述存储器上存储有可以在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时，执行本发明上述实施例中提供的FPGA芯片描述文件的生成方法的步骤，包括执行本发明上述实施例中提供的步骤S101～步骤S102。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种FPGA芯片描述文件的生成方法，其特征在于，包括：
读取原语器件的信息以及tile的信息；所述原语器件的信息包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述tile的信息包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源，所述tile的连线资源包括wire资源、pip资源以及site资源；
根据所读取的原语器件的信息以及tile的信息，生成所述FPGA芯片的描述文件，所述描述文件包括：对所述tile的信息进行描述的文件，所述对所述tile的信息进行描述的文件包括第一层和第二层，所述对所述tile的信息进行描述的文件的第一层包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源；所述对所述tile的信息进行描述的文件的第二层包括：所述wire资源中的wire索引、所述pip资源中的pip索引以及所述site资源中的site索引。
2.如权利要求1所述的FPGA芯片描述文件的生成方法，其特征在于，所述描述文件包括：对所述原语器件的信息进行描述的文件，所述对所述原语器件的信息进行描述的文件包括三层，其中：
所述对所述原语器件的信息进行描述的文件的第一层包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；
所述对所述原语器件的信息进行描述的文件的第二层包括：所述原语器件对应的管脚集合中，所有管脚的名称、所有管脚对应的输入/输出接口；所述原语器件对应的元素集合中所有元素的名称、所有元素对应的配置值集合以及所有元素的引脚信息；所述原语器件对应的连线信息中所有连线的起始端元素及对应的引脚编号、所有连线的终止端元素及对应的引脚编号；
所述对所述原语器件的信息进行描述的文件的第三层包括：所述配置值集合中的元素的配置值；所述所有元素的引脚信息中的每一个元素的引脚的名称、每一个元素的引脚的输入/输出端口。
3.如权利要求1所述的FPGA芯片描述文件的生成方法，其特征在于，所述wire资源包括如下信息：wire的索引，所述wire索引下对应的wire编号、方向、长度、类型、x方向长度以及y方向长度；
所述pip资源包括如下信息：pip索引，所述pip索引对应的pip编号；
所述site资源包括如下信息：site索引、site编号。
4.如权利要求1～3任一项所述的FPGA芯片描述文件的生成方法，其特征在于，所述FPGA芯片的描述文件采用可标记扩展语言文件生成。
5.一种FPGA芯片描述文件的生成装置，其特征在于，包括：
读取单元，用于读取原语器件的信息以及tile的信息；所述原语器件的信息包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；所述tile的信息包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源，所述tile的连线资源包括wire资源、pip资源以及site资源；
生成单元，用于根据所读取的原语器件的信息以及tile的信息，生成所述FPGA芯片的描述文件，所述描述文件包括：对所述tile的信息进行描述的文件，所述对所述tile的信息进行描述的文件包括第一层和第二层，所述对所述tile的信息进行描述的文件的第一层包括：所述tile在FPGA芯片中的位置、所述tile的名称、所述tile的类型以及所述tile的连线资源；所述对所述tile的信息进行描述的文件的第二层包括：所述wire资源中的wire索引、所述pip资源中的pip索引以及所述site资源中的site索引。
6.如权利要求5所述的FPGA芯片描述文件的生成装置，其特征在于，所述描述文件包括：对所述原语器件的信息进行描述的文件，所述对所述原语器件的信息进行描述的文件包括三层，其中：
所述对所述原语器件的信息进行描述的文件的第一层包括：所述原语器件的名称、编号、类型、所述原语器件对应的管脚集合、所述原语器件对应的元素集合以及所述原语器件对应的连线信息；
所述对所述原语器件的信息进行描述的文件的第二层包括：所述原语器件对应的管脚集合中，所有管脚的名称、所有管脚对应的输入/输出接口；所述原语器件对应的元素集合中所有元素的名称、所有元素对应的配置值集合以及所有元素的引脚信息；所述原语器件对应的连线信息中所有连线的起始端元素及对应的引脚编号、所有连线的终止端元素及对应的引脚编号；
所述对所述原语器件的信息进行描述的文件的第三层包括：所述配置值集合中的元素的配置值；所述所有元素的引脚信息中的每一个元素的引脚的名称、每一个元素的引脚的输入/输出端口。
7.如权利要求5所述的FPGA芯片描述文件的生成装置，其特征在于，所述wire资源包括如下信息：wire的索引，所述wire索引下对应的wire编号、方向、长度、类型、x方向长度以及y方向长度；所述pip资源包括如下信息：pip索引，所述pip索引对应的pip编号；所述site资源包括如下信息：site索引、site编号。
8.如权利要求5～7任一项所述的FPGA芯片描述文件的生成装置，其特征在于，所述FPGA芯片的描述文件采用可标记扩展语言文件生成。
9.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1～4任一项所述的FPGA芯片描述文件的生成方法的步骤。
10.一种电子设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行权利要求1～4任一项所述的FPGA芯片描述文件的生成方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710451980.0A CN109145262A (zh) | 2017-06-15 | 2017-06-15 | Fpga芯片描述文件的生成方法、装置、存储介质及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710451980.0A CN109145262A (zh) | 2017-06-15 | 2017-06-15 | Fpga芯片描述文件的生成方法、装置、存储介质及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109145262A true CN109145262A (zh) | 2019-01-04 |
Family
ID=64829890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710451980.0A Withdrawn CN109145262A (zh) | 2017-06-15 | 2017-06-15 | Fpga芯片描述文件的生成方法、装置、存储介质及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109145262A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020073380A1 (en) * | 1998-09-30 | 2002-06-13 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
| CN101246510A (zh) * | 2008-02-28 | 2008-08-20 | 复旦大学 | 可编程逻辑器件硬件结构通用建模方法 |
| CN102054110A (zh) * | 2011-01-27 | 2011-05-11 | 复旦大学 | Fpga可编程逻辑块通用装箱方法 |
| US20130167162A1 (en) * | 2011-12-21 | 2013-06-27 | Cbs Interactive Inc. | Integration of client side applications into a fantasy open platform environment |
| CN103678745A (zh) * | 2012-09-18 | 2014-03-26 | 中国科学院微电子研究所 | 一种用于fpga的跨平台多层次集成设计系统 |
-
2017
- 2017-06-15 CN CN201710451980.0A patent/CN109145262A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020073380A1 (en) * | 1998-09-30 | 2002-06-13 | Cadence Design Systems, Inc. | Block based design methodology with programmable components |
| CN101246510A (zh) * | 2008-02-28 | 2008-08-20 | 复旦大学 | 可编程逻辑器件硬件结构通用建模方法 |
| CN102054110A (zh) * | 2011-01-27 | 2011-05-11 | 复旦大学 | Fpga可编程逻辑块通用装箱方法 |
| US20130167162A1 (en) * | 2011-12-21 | 2013-06-27 | Cbs Interactive Inc. | Integration of client side applications into a fantasy open platform environment |
| CN103678745A (zh) * | 2012-09-18 | 2014-03-26 | 中国科学院微电子研究所 | 一种用于fpga的跨平台多层次集成设计系统 |
Non-Patent Citations (2)
| Title |
|---|
| ROQUE ALFREDO OSORNIO-RIOS 等: ""FPGA implementation of higher degree polynomial acceleration profiles for peak jerk reduction in servomotors"", 《ROBOTICS AND COMPUTER INTEGRATED MANUFACTURING》 * |
| 杨立群 等: ""一种用于加速FPGA设计空间探索的电路特性驱动半监督建模方法"", 《电子与信息学报》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3119646B2 (ja) | 再コンフュギュレーション可能なハードウェアシステムの評価装置及び演算処理方法 | |
| KR101921373B1 (ko) | 상태 기계 엔진들에 대한 결과들 생성 | |
| US20150100757A1 (en) | Incorporating a spatial array into one or more programmable processor cores | |
| CN104750185A (zh) | 用于提供灵活性和/或可扩展性的计算机架构 | |
| CN103647850B (zh) | 一种分布式版本控制系统的数据处理方法、设备及系统 | |
| US10048739B2 (en) | Managing power consumption of a gated clock mesh | |
| CN106062711A (zh) | 复合控件 | |
| KR20190131557A (ko) | 가변 레벨 병렬화를 사용하여 데이터 처리 동작을 수행하기 위한 시스템 및 방법 | |
| CN102981941A (zh) | 一种告警处理方法及告警处理装置 | |
| CN105975644A (zh) | 设计半导体集成电路的方法、系统及计算机程序产品 | |
| CN106055274A (zh) | 一种数据存储方法、数据读取方法及电子设备 | |
| US9026976B2 (en) | Congestion aware routing using random points | |
| CN102460582B (zh) | 嵌入式数字ip条芯片 | |
| CN109635955A (zh) | 一种特征组合方法、装置及设备 | |
| US8473274B1 (en) | Providing component connection information | |
| CN109145262A (zh) | Fpga芯片描述文件的生成方法、装置、存储介质及电子设备 | |
| US7987083B2 (en) | Method for simulating a complex system with construction of at least one model including at least one modelled router, corresponding computer software package and storage means | |
| US7274215B2 (en) | Reconfigurable integrated circuits with scalable architecture including one or more adders | |
| CN206877987U (zh) | 集成电路 | |
| CN107731154A (zh) | Led显示屏数据备份装置、方法及终端设备 | |
| US8099694B1 (en) | Interactive tool for contemporaneous design of integrated circuits having different device packages | |
| US6516453B1 (en) | Method for timing analysis during automatic scheduling of operations in the high-level synthesis of digital systems | |
| US9177090B1 (en) | In-hierarchy circuit analysis and modification for circuit instances | |
| CN108028849A (zh) | 用于应用和资源可重用性的利用分层抽象的iot服务建模 | |
| US20160117247A1 (en) | Coherency probe response accumulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20190104 |