CN109120262B - 一种快速锁定锁相环频率综合装置 - Google Patents
一种快速锁定锁相环频率综合装置 Download PDFInfo
- Publication number
- CN109120262B CN109120262B CN201810843630.3A CN201810843630A CN109120262B CN 109120262 B CN109120262 B CN 109120262B CN 201810843630 A CN201810843630 A CN 201810843630A CN 109120262 B CN109120262 B CN 109120262B
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- digital
- temperature
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 29
- 238000012937 correction Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 17
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 12
- 238000013139 quantization Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 6
- 230000001052 transient effect Effects 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000003786 synthesis reaction Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种快速锁定锁相环频率综合装置，包括频率预置电路，温度开关阵列，动态环路带宽控制电路，压控振荡器，双模预置分频器，数字处理器，非易失性存储器，鉴频鉴相器，电荷泵和环路滤波器。本发明能够改进现有技术的不足，提高了锁定速度和控制精度。
Description
技术领域
本发明涉及无线通讯技术领域，尤其是一种快速锁定锁相环频率综合装置。
背景技术
锁相环频率综合装置(以下简称锁相环)被人们誉为无线通信系统的“心脏”，它向射频收发器提供载波信号以完成信号的调制和解调。锁相环设计中的一个重要指标是锁定时间，是指输出信号从某一频率转换到另一频率，并达到所要求的频率精度所需要的时间。
近年来，随着通信领域中数据速率的提高，锁相环的锁定时间愈来愈成为通信系统设计的关键指标。在时分复用和时分多址无线通信系统中，锁相环的锁定时间制约着射频收发器接收和发射信号之间的时间间隔。在频分多址无线通信系统中，当从一个接收的信道切换到另一个信道时需要锁相环的输出频率进行跳变，频率跳变的快慢决定了信道切换速度的快慢。另外，在跳频扩频通信应用中，锁相环跳频速度越快，越有利于抗多径衰落和避免干扰，从而提高数据通信质量；在军事跳频通信领域中，跳频速度越快，通信频率越难以跟踪，从而提高数据通信安全性。因此研究并设计一种快速锁定的锁相环具有重要的意义和广阔的应用前景。
锁相环由于采用了闭环回路来产生所需要的频率振荡信号，因此锁定时间通常较长，严重影响了通信系统的数据处理速度，浪费了系统的功耗，限制了锁相环的应用领域。目前减小锁定时间的方法主要有动态环路带宽技术和直接频率预置技术等两种方法。动态环路带宽技术是在锁定的过程中，将环路带宽增大，使锁相环的输出频率迅速接近目标频率，之后切换环路带宽到正常值，完成锁定过程。近年来中国科学院半导体研究所提出了一种直接频率预置快速锁定锁相环，该锁相环可以自动的补偿工艺误差，且采用非易失性存储器来保存频率预置信号，避免了芯片每次上电的校正环节。
但是目前仍然存在以下问题：1、由于环路带宽受限于信道间隔和系统对毛刺的要求，单一的使用动态环路带宽技术对锁定时间的加快速度有限。2、对于直接频率预置技术而言，频率预置信号与压控振荡器输出频率的关系会随着温度变化而变化，同样的频率预置信号在温度改变时会对应不同的预置频率，导致直接频率预置技术没有理论上预测的那么有效。3、如果动态环路带宽和直接频率预置技术相结合，由于直接预置的频率已经十分接近目标频率，之后的锁定速度会很快。在如此短的时间内要完成带宽的切换，对环路带宽切换时间的要求非常苛刻。传统的动态带宽控制技术已经不能有效使用。
发明内容
本发明要解决的技术问题是提供一种快速锁定锁相环频率综合装置，能够解决现有技术的不足，提高了锁定速度和控制精度。
为解决上述技术问题，本发明所采取的技术方案如下。
一种快速锁定锁相环频率综合装置，包括频率预置电路，温度开关阵列，动态环路带宽控制电路，压控振荡器，双模预置分频器，数字处理器，非易失性存储器，鉴频鉴相器，电荷泵和环路滤波器；
频率预置电路，用于接收来自数字处理器的频率预置信号和温度开关阵列的动态温度补偿信号，产生压控振荡器的控制电压；
温度开关阵列，产生频率预置电路的动态温度补偿信号，用于对频率预置电路进行动态温度补偿；
动态环路带宽控制电路，用于接收来自数字处理器的时钟信号、控制信号和目标频率信号，产生频率误差信号，控制锁定过程中环路带宽的切换时间；
压控振荡器，用于接收来自数字处理器的频率预置信号，并根据频率预置电路产生的控制电压，生成周期振荡信号；
双模预置分频器，用于对压控振荡器产生的周期振荡信号进行分频；
数字处理器，用于产生时钟信号、控制信号、频率预置信号和目标频率信号，并对双模预置分频器的输出信号进行分频；
非易失性存储器，用于存储数字处理器产生的频率预置信号和目标频率信号；
鉴频鉴相器，用于锁相环路中相位和频率的比较；
电荷泵，用于将鉴频鉴相器输出的电压脉冲转化为电流脉冲，并接收数字处理器的控制信号，改变电流脉冲的大小；
环路滤波器用于提供频率预置电路的控制电压，并接收数字处理器的控制信号，改变环路带宽的大小。
作为优选，频率预置电路包括电压控制电流源、静态温度补偿电流源阵列、动态温度补偿电路、偏置电路和负载电路；
偏置电路包括第一偏置电路和第二偏置电路，第一偏置电路为PTAT电流源偏置，用于产生与绝对温度成正比的电流，第二偏置电路用来抵消第一偏置电路产生的PTAT电流随温度的变化；
静态温度补偿电流源阵列由二值权重并联的电流源构成，每个电流源由2个并联的P管构成，其栅极分别连接第一偏置电路和第二偏置电路的输出电压，用于镜像第一偏置电路和第二偏置电路的电流；
动态温度补偿电路由一组电流源并联构成，每个电流源由2个并联的P管构成，其栅极分别连接第一偏置电路和第二偏置电路的输出电压，用于镜像第一偏置电路和第二偏置电路的电流，来自温度开关阵列的动态温度补偿信号对相应的电流源进行控制，不同的温度区间对应着不同的动态温度补偿信号，用于打开或关闭相应的电流源，实现对压控振荡器的输出频率进行动态温度补偿。
作为优选，温度开关阵列由若干个不同阈值温度的温度开关组成，温度开关包括温度开关核心模块，模数转换器，触发器和延时单元；温度开关核心模块由阈值温度补偿模块和钟控关键温度开关模块构成，钟控关键温度开关模块完成温度开关功能，阈值温度补偿模块自动补偿钟控关键温度开关模块的工艺偏差，使得在工艺偏差的情况下，具有相同的阈值温度。
作为优选，动态环路带宽控制电路包括差分放大器、量化编码器、模数转换器和数字减法器。
采用上述技术方案所带来的有益效果在于：
1、采用静态温度补偿和动态温度补偿相结合的技术，实现了宽温度范围下的高精度频率预置和快速锁定；
2、采用动态环路带宽控制电路实现了快速锁定过程中环路带宽切换时间的精准控制，从而将动态环路带宽技术和直接频率预置技术有效的结合在一起，加快了锁相环的锁定速度。
附图说明
图1是本发明一个具体实施方式的原理图。
图2是本发明一个具体实施方式中频率预置电路的原理图。
图3是本发明一个具体实施方式中温度开关的原理图。
图4是本发明一个具体实施方式中温度开关核心模块的原理图。
图5是本发明一个具体实施方式中动态环路带宽控制电路的原理图。
图6是本发明一个具体实施方式工作过程流程图。
具体实施方式
参照图1-6，本发明一个具体实施方式包括频率预置电路10，温度开关阵列11，动态环路带宽控制电路12，压控振荡器13，双模预置分频器14，数字处理器15，非易失性存储器16，鉴频鉴相器17，电荷泵18和环路滤波器19；
频率预置电路10，用于接收来自数字处理器15的频率预置信号和温度开关阵列11的动态温度补偿信号，产生压控振荡器13的控制电压；
温度开关阵列11，产生频率预置电路10的动态温度补偿信号，用于对频率预置电路10进行动态温度补偿；
动态环路带宽控制电路12，用于接收来自数字处理器15的时钟信号、控制信号和目标频率信号，产生频率误差信号，控制锁定过程中环路带宽的切换时间；
压控振荡器13，用于接收来自数字处理器15的频率预置信号，并根据频率预置电路10产生的控制电压，生成周期振荡信号；
双模预置分频器14，用于对压控振荡器13产生的周期振荡信号进行分频；
数字处理器15，用于产生时钟信号、控制信号、频率预置信号和目标频率信号，并对双模预置分频器14的输出信号进行分频；
非易失性存储器16，用于存储数字处理器15产生的频率预置信号和目标频率信号；
鉴频鉴相器17，用于锁相环路中相位和频率的比较；
电荷泵18，用于将鉴频鉴相器17输出的电压脉冲转化为电流脉冲，并接收数字处理器15的控制信号，改变电流脉冲的大小；
环路滤波器19用于提供频率预置电路10的控制电压，并接收数字处理器15的控制信号，改变环路带宽的大小。
所述频率预置电路10包括电压控制电流源P5、静态温度补偿电流源阵列、动态温度补偿电路、偏置电路和负载电路R3；
偏置电路包括第一偏置电路和第二偏置电路，第一偏置电路为PTAT电流源偏置，用于产生与绝对温度成正比的电流，第二偏置电路用来抵消第一偏置电路产生的PTAT电流随温度的变化；
静态温度补偿电流源阵列由二值权重并联的电流源构成，每个电流源由2个并联的P管构成，其栅极分别连接第一偏置电路和第二偏置电路的输出电压V1和V2，用于镜像第一偏置电路和第二偏置电路的电流；
动态温度补偿电路由一组电流源并联构成，每个电流源由2个并联的P管构成，其栅极分别连接第一偏置电路和第二偏置电路的输出电压，用于镜像第一偏置电路和第二偏置电路的电流，来自温度开关阵列11的动态温度补偿信号对相应的电流源进行控制，不同的温度区间对应着不同的动态温度补偿信号，用于打开或关闭相应的电流源，实现对压控振荡器13的输出频率进行动态温度补偿。
温度开关阵列11由若干个不同阈值温度的温度开关组成，温度开关包括温度开关核心模块，模数转换器，触发器和延时单元；温度开关核心模块由阈值温度补偿模块和钟控关键温度开关模块构成，钟控关键温度开关模块完成温度开关功能，阈值温度补偿模块自动补偿钟控关键温度开关模块的工艺偏差，使得在工艺偏差的情况下，具有相同的阈值温度。
动态环路带宽控制电路12包括差分放大器120、量化编码器121、模数转换器122和数字减法器123。
本申请采用直接频率预置技术和动态环路带宽技术相结合方法实现快速锁定锁相环频率综合装置。一方面利用直接频率预置技术减小跳频幅度，另一方面利用动态环路带宽技术加快直接频率预置后的锁定速度。同时克服直接频率预置技术中温度的影响和动态环路带宽技术中环路带宽高速切换的问题。从而在宽温度范围下将锁定时间进一步减小。
该锁相环频率综合装置的工作分为以下两种模式：校正模式和工作模式。第一次芯片上电时首先进入校正模式。校正模式又分为开环校正模式和闭环校正模式。首先进入开环校正模式，这时数字处理器15控制开关LS<1>闭合，LS<0>断开，频率预置电路10的输入端接固定电压VB(一般设置为VDD/2)，之后对数字处理器15输入需要跳频的目标频率的频率信息。根据输入的数字频率信息，数字处理器15按照插值的方法自动计算出频率预置信号P[N:0]和C[M:0]，将之存储在非易失性存储器16中，存储完成后，开环校正模式结束。接着进入闭环校正模式，这时数字处理器15控制开关LS<1>断开，LS<0>闭合，锁相环处于闭环状态。针对确定的目标频率，数字处理器15从非易失性存储器16中读取该目标频率对应的频率预置信号P[N:0]和C[M:0]，赋予频率预置电路10和压控振荡器13，从而确定环路滤波器19的输出电压Va。动态环路带宽控制电路12根据电压Va的值，得到目标频率对应的数字信号L1[H:0]，将之存储在非易失性存储器16中，存储完成后，闭环校正模式结束。可以看到，开环校正的目的是得到频率预置信号，而闭环校正的目的是得到目标频率信号，并将这些信号存储在非易失性存储器16中。
在开环和闭环校正模式结束后，锁相环进入工作模式。除了第一次芯片上电外，锁相环直接进入工作模式。在工作模式下，数字处理器15控制开关LS<1>断开，LS<0>闭合，这时锁相环处于闭环工作状态。数字处理器15根据跳频的目标频率，从非易失性存储器16中读取目标频率对应的目标频率信号L2[H:0]，以及该目标频率对应的频率预置信号P[N:0]和C[M:0]，将目标频率信号L2[H:0]赋予动态环路带宽控制电路12，并将频率预置信号P[N:0]和C[M:0]赋予频率预置电路10和压控振荡器13以完成目标频率的预置。与此同时，数字处理器15产生控制信号CTRL改变电荷泵18中的电流和环路滤波器19中的电阻来增加锁相环的环路带宽。由动态环路带宽控制电路12控制环路带宽的切换时间，在接近锁定时，将环路带宽切换为正常值，之后锁相环按照正常的过程锁定。环路滤波器19的输出电压Va进一步调谐VCO的输出频率，使之最后精准的锁定在目标频率上。
频率预置电路10采用静态温度补偿和动态温度补偿相结合的技术来有效降低预置频率随温度的变化，温度开关阵列11为频率预置电路10提供动态温度补偿信号，动态环路带宽控制电路12精确控制锁定过程中环路带宽的切换时间，因此锁相环频率综合装置可以在较宽的温度范围内实现快速锁定。
当压控振荡器13的输入控制电压Vc固定时，对于确定的频率预置信号C[M:0]，压控振荡器13的输出频率会随着温度的升高而降低，在较宽的温度范围内频率的变化量超过几十兆赫兹。因此为了确保在较宽温度范围内具有较高的频率预置精度，对于确定的Va和P[N:0]，频率预置电路10的输出电压Vc必须随温度的升高而增大，以抵消温度升高时压控振荡器13输出频率下降的趋势。
频率预置电路10由电压控制电流源P5、静态温度补偿电流源阵列、动态温度补偿电路、偏置电路和负载电路R3组成。为了更好的理解该电路，先忽略动态温度补偿电路的影响。静态温度补偿电流源阵列是由多个二值权重并联的电流源组成，从而其电流是以2的指数增长的。每个电流源是由两个并联的P管组成的，这两个P管的栅极分别连接来自偏置电路的输出电压V1和V2。采用N+1位频率预置信号P[N:0]对电流源阵列进行控制。电流源阵列的电流作用在负载电阻R3上产生电压Vc，从而P[N:0]与压控振荡器13的输出频率的是一一对应的。每改变1比特的P[N:0]，压控振荡器13的输出频率会产生一定的变化。Vc设计在0.9V附近，在该电压附近，压控振荡器13的频率调谐曲线线性度较好，频率预置模块10对压控振荡器13输出频率的预置精度较高。
偏置电路中包含两种偏置电路，其中第一偏置电路为PTAT的电流源偏置，产生一个与绝对温度成正比的电流，采用电流镜的方式将该电流镜像到电流源阵列中。由于单纯的由PTAT电流产生的电压Vc随温度的增加增长较快，导致压控振荡器13的输出频率随温度的升高而较快的增加，在较宽的温度范围内，频率变化较大。因此必须配合第二偏置电路来抵消PTAT电流随温度的变化，第二偏置电路产生的电流也采用电流镜的方式镜像到电流源阵列中。这样，电流源阵列中总的电流随温度的增加增长速度小于单纯的PTAT电流源，因此产生的电压Vc随着温度的增加而合理增加，在较大程度上抵消了温度上升时压控振荡器13输出频率下降的趋势，有效的减小了压控振荡器13的输出频率随温度的变化。
采用这种静态补偿的方法，可以将压控振荡器13输出频率的变化减小到几兆赫兹左右，但是这样的频率误差对于直接频率预置技术而言仍然较大，从而限制了锁定时间的进一步减小。由于压控振荡器13输出频率和温度的关系是非线性关系，因此在较宽的温度范围内很难依靠静态补偿的方法进一步降低输出频率的变化，有必要采用动态温度补偿的方法进一步降低输出频率随温度的变化。频率预置模块10中的动态温度补偿电路由电流源阵列构成，来自温度开关阵列11的动态温度补偿信号S[K:0]对动态温度补偿电路中的电流源阵列进行控制。
温度开关阵列11由K+1个温度开关组成，每个温度开关的电路结构相同，但是阈值温度不同。温度开关是指当温度超过某个阈值温度时，温度开关输出信号发生由高电平向低电平的跳变。因此当温度从一个区间变化到另一个区间时，温度开关阵列11输出的信号S[K:0]的状态发生变化，打开或关闭动态温度补偿电路中电流源阵列的对应电流源，使输出电压Vc发生跳变，从而压控振荡器13的输出频率提高或下降到上一个温度区间初始时刻的值，因此整段温度范围下输出频率的变化就减小为一段温度区间上输出频率的变化。例如温度开关阵列11由21个温度开关组成，其阈值温度从0℃～100℃，阈值温度间隔为5℃，则温度区间的长度为5℃，100℃温度范围下输出频率的变化就减小为5℃温度区间内输出频率的变化。这种动态温度补偿的方法可以在较宽温度范围内将压控振荡器13输出频率的变化减小到0.2兆赫兹以下，对直接频率预置技术而言这种频率误差是可以接受的。
该温度开关由温度开关核心模块、模数转换器、触发器和延时单元构成。其中输入的时钟信号来自数字处理器15，温度开关核心模块用于完成温度开关功能；模数转换器为1比特的模数转换器，用于将温度开关核心模块输出的模拟信号转换为数字信号；触发器用于对模数转换器输出的数字信号进行采样，采样后得到的数字信号S便是温度开关的输出信号；延迟单元用于确保温度开关的时序正常工作。
温度开关核心模块由阈值温度补偿模块和钟控关键温度开关模块构成。阈值温度补偿模块由钟控偏置电路和时钟控制模块组成，其作用为补偿钟控关键温度开关模块的工艺偏差，使得在工艺偏差的情况下，钟控关键温度开关模块保持相同的阈值温度。钟控关键温度开关模块完成温度开关功能，其阈值温度由晶体管N4和N3尺寸的比值(W/L)4/(W/L)3设定。当温度超过设定的阈值温度时，电压Vb发生由高电压向几乎为零的低电压跳变，从而实现温度开关功能。当时钟信号CLK为高电平时，阈值温度补偿模块开启，钟控关键温度开关模块关断，电路处于预置模式；当时钟信号CLK为低电平时，阈值温度补偿模块关断，钟控关键温度开关模块开启，电路处于工作模式。阈值温度补偿模块和关键温度开关模块各在一半的时钟周期内导通，电路的功耗较没有采用时钟控制时节省了一半。
动态环路带宽控制电路12由差分放大器120、量化编码器121、模数转换器122和数字减法器123组成。模数转换器122的位数和量化编码器121的位数相同。由于开环校正模式是在电压VB下进行的，而预置频率和目标频率之间存在误差，所以在闭环校正模式下环路滤波器19的输出电压Va会偏离电压VB。但是由于预置频率和目标频率很接近，所以Va和VB相差很小。在闭环校正模式下，数字处理器15控制开关DS<0>断开，DS<1>闭合，在某一目标频率下，Va的值是确定的，采用差分放大器120对误差信号Va-VB进行放大，产生输出信号Ve，该输出信号Ve的值和目标频率是一一对应的。将Ve经过量化编码器121进行编码，并将编码后的H+1位信号L1[H:0]通过数字处理器15存储在非易失性存储器16中。L1[H:0]为目标频率的编码信号，称之为目标频率信号。
在工作模式下，数字处理器15控制开关DS<0>闭合，DS<1>断开。在频率跳变的初始时刻，数字处理器15输出控制信号CTRL到电荷泵18和环路滤波器19来增加锁相环的环路带宽。同时数字处理器15读取存储在非易失性存储器16中的目标频率信号L2[H:0](L2[H:0]和L1[H:0]没有本质区别，都为目标频率信号，L1[H:0]为闭环校正模式下的目标频率信号，L2[H:0]为工作模式下的目标频率信号)，输入到数字减法器123。由模数转换器122对Ve的瞬态波形进行采样、量化和编码，得到输出的数字编码信号D[H:0]。采样时钟由数字处理器15提供。数字减法器123将目标频率信号L2[H:0]和数字编码信号D[H:0]做差值，得到数字误差信号E[H:0]，送入数字处理器15。数字处理器15根据数字误差信号E[H:0]的大小，对环路带宽进行动态控制。当数字误差信号E[H:0]小于设定的数字阈值时，表明锁相环输出频率和目标频率的差值已经在一个允许的范围内，这时数字处理器15改变控制信号CTRL，将环路带宽切换到频率跳变前的正常值。由于现在输出频率相当接近目标频率，环路带宽切换到正常值之后，锁相环可以在极短的时间内完成锁定。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (4)
1.一种快速锁定锁相环频率综合装置，其特征在于：包括频率预置电路(10)，温度开关阵列(11)，动态环路带宽控制电路(12)，压控振荡器(13)，双模预置分频器(14)，数字处理器(15)，非易失性存储器(16)，鉴频鉴相器(17)，电荷泵(18)和环路滤波器(19)；
频率预置电路(10)，用于接收电压信号Va、来自数字处理器(15)的频率预置信号P[N:0]和温度开关阵列(11)的动态温度补偿信号，产生压控振荡器(13)的控制电压；
温度开关阵列(11)，用于接收来自数字处理器(15)的时钟信号CLK1，产生频率预置电路(10)的动态温度补偿信号，用于对频率预置电路(10)进行动态温度补偿；
动态环路带宽控制电路(12)，用于接收来自外部的固定电压信号VB、电压信号Va、数字处理器(15)的时钟信号CLK2、控制信号DS[1:0]和目标频率信号L2[H:0]，产生数字误差信号E[H:0]和目标频率信号L1[H:0]；
其中电压信号VB一般设置为电源电压的一半，通过开关LS<1>连接电压信号Va；开关LS<1>和开关LS<0>的闭合和断开由来自数字处理器(15)的控制信号LS[1:0]控制；在开环校正模式下，开关LS<1>闭合，开关LS<0>断开，电压信号Va等于电压信号VB；在闭环校正模式和工作模式下，开关LS<1>断开，开关LS<0>闭合，电压信号Va连接环路滤波器(19)的输出端口，为环路滤波器(19)的输出信号；
压控振荡器(13)，用于接收来自数字处理器(15)的频率预置信号C[M:0]，并根据频率预置电路(10)产生的控制电压，生成周期振荡信号；
双模预置分频器(14)，用于对压控振荡器(13)产生的周期振荡信号进行分频；
数字处理器(15)，用于接收来自动态环路带宽控制电路(12)的数字误差信号E[H:0]和目标频率信号L1[H:0]，并根据数字误差信号E[H:0]的大小控制锁相环锁定过程中环路带宽的切换时间；产生时钟信号CLK1、时钟信号CLK2、控制信号LS[1:0]、控制信号DS[1:0]、控制信号CTRL、频率预置信号P[N:0]、频率预置信号C[M:0]和目标频率信号L2[H:0]，并对双模预置分频器(14)的输出信号进行分频；
非易失性存储器(16)，用于存储数字处理器(15)产生的频率预置信号和目标频率信号；
鉴频鉴相器(17)，用于锁相环路中相位和频率的比较；
电荷泵(18)，用于将鉴频鉴相器(17)输出的电压脉冲转化为电流脉冲，并接收数字处理器(15)的控制信号CTRL，改变电流脉冲的大小；
环路滤波器(19)用于提供频率预置电路(10)的控制电压，并接收数字处理器(15)的控制信号CTRL，改变环路带宽的大小。
2.根据权利要求1所述的快速锁定锁相环频率综合装置，其特征在于：所述频率预置电路(10)包括电压控制电流源(P5)、静态温度补偿电流源阵列、动态温度补偿电路、偏置电路和负载电路(R3)；
偏置电路包括第一偏置电路和第二偏置电路，第一偏置电路为与绝对温度成正比的电流源偏置，用于产生PTAT电流，第二偏置电路用来抵消第一偏置电路产生的PTAT电流随温度的变化；
静态温度补偿电流源阵列由二值权重并联的电流源构成，每个电流源由2个并联的P管构成，其栅极分别连接第一偏置电路和第二偏置电路的输出电压(V1)和(V2)，用于镜像第一偏置电路和第二偏置电路的电流；
动态温度补偿电路由一组电流源并联构成，每个电流源由2个并联的P管构成，其栅极分别连接第一偏置电路和第二偏置电路的输出电压(V1)和(V2)，用于镜像第一偏置电路和第二偏置电路的电流，来自温度开关阵列(11)的动态温度补偿信号对相应的电流源进行控制，不同的温度区间对应着不同的动态温度补偿信号，用于打开或关闭相应的电流源，实现对压控振荡器(13)的输出频率进行动态温度补偿。
3.根据权利要求1所述的快速锁定锁相环频率综合装置，其特征在于：温度开关阵列(11)由若干个不同阈值温度的温度开关组成，温度开关包括温度开关核心模块，模数转换器，触发器和延迟单元；温度开关核心模块由阈值温度补偿模块和钟控关键温度开关模块构成，钟控关键温度开关模块完成温度开关功能，阈值温度补偿模块自动补偿钟控关键温度开关模块的工艺偏差，使得在工艺偏差的情况下，具有相同的阈值温度；
所述延迟单元的输入端口和触发器的时钟输入端口连接在一起作为温度开关的输入端口，该输入端口接收数字处理器(15)输出的时钟信号CLK1，延迟单元的输出端口连接温度开关核心模块的输入端口，温度开关核心模块的输出端口连接模数转换器的输入端口，模数转换器的输出端口连接触发器的数据输入端口，触发器的输出端口产生温度开关的输出信号；延迟单元用于对时钟信号CLK1进行延时后传输至温度开关核心模块，确保温度开关的时序正常工作；温度开关核心模块用于完成温度开关的功能；模数转换器用于将温度开关核心模块输出的模拟信号转换为数字信号；触发器用于对模数转换器输出的数字信号进行采样，采样后得到的数字信号作为温度开关的输出信号。
4.根据权利要求1所述的快速锁定锁相环频率综合装置，其特征在于：动态环路带宽控制电路(12)包括差分放大器(120)、量化编码器(121)、模数转换器(122)和数字减法器(123)；
所述差分放大器(120)的两个输入差分端口分别连接电压信号VB和电压信号Va，差分放大器(120)的输出端口分为两条支路，一条支路经过开关DS<1>连接量化编码器(121)的输入端口，另一条支路经过开关DS<0>连接模数转换器(122)的一个输入端口，模数转换器(122)的另一个输入端口接收数字处理器(15)输出的时钟信号CLK2，模数转换器(122)的输出端口连接数字减法器(123)的一个输入端口，数字减法器(123)的另一个输入端口接收数字处理器(15)输出的目标频率信号L2[H:0]；开关DS<1>和开关DS<0>的闭合和断开由来自数字处理器(15)的控制信号DS[1:0]控制；在闭环校正模式下，开关DS<1>闭合，开关DS<0>断开，差分放大器(120)的输出端口连接量化编码器(121)的输入端口；在工作模式下，开关DS<1>断开，开关DS<0>闭合，差分放大器(120)的输出端口连接模数转换器(122)的一个输入端口；差分放大器(120)用于对误差信号Va-VB进行放大，产生输出信号Ve；量化编码器(121)用于在闭环校正模式下对输出信号Ve进行编码得到目标频率信号L1[H:0]；模数转换器(122)用于在工作模式下对输出信号Ve的瞬态波形进行采样、量化和编码，得到输出的数字编码信号D[H:0]；数字减法器(123)用于将目标频率信号L2[H:0]和数字编码信号D[H:0]做差值，得到数字误差信号E[H:0]，并将之送入数字处理器(15)，数字处理器(15)根据数字误差信号E[H:0]的大小对锁相环的环路带宽进行动态控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810843630.3A CN109120262B (zh) | 2018-07-27 | 2018-07-27 | 一种快速锁定锁相环频率综合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810843630.3A CN109120262B (zh) | 2018-07-27 | 2018-07-27 | 一种快速锁定锁相环频率综合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109120262A CN109120262A (zh) | 2019-01-01 |
| CN109120262B true CN109120262B (zh) | 2022-04-29 |
Family
ID=64863681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810843630.3A Active CN109120262B (zh) | 2018-07-27 | 2018-07-27 | 一种快速锁定锁相环频率综合装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109120262B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110365330B (zh) * | 2019-05-30 | 2022-11-25 | 芯创智（北京）微电子有限公司 | 一种基于fir滤波器的半数字锁相环 |
| CN110445491B (zh) * | 2019-09-02 | 2020-12-08 | 北京理工大学 | 一种基于预设频率及动态环路带宽的锁相环 |
| CN114153260A (zh) * | 2021-11-29 | 2022-03-08 | 上海华力微电子有限公司 | 高精度振荡器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167056B2 (en) * | 2004-09-30 | 2007-01-23 | Texas Instruments Incorporated | High performance analog charge pumped phase locked loop (PLL) architecture with process and temperature compensation in closed loop bandwidth |
| CN100483591C (zh) * | 2006-06-29 | 2009-04-29 | 中国科学院半导体研究所 | 一种温度开关 |
| CN101741379B (zh) * | 2009-12-09 | 2012-07-04 | 中国科学院半导体研究所 | 一种快速锁定锁相环的频率综合装置 |
| CN103746692B (zh) * | 2013-12-24 | 2017-06-13 | 北京时代民芯科技有限公司 | 一种基于全数字动态加速锁定技术的pll频率综合器 |
| CN107332557B (zh) * | 2017-06-28 | 2020-08-28 | 中国科学技术大学 | 一种具有温度补偿的环形压控振荡器 |
-
2018
- 2018-07-27 CN CN201810843630.3A patent/CN109120262B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109120262A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8073416B2 (en) | Method and apparatus for controlling a bias current of a VCO in a phase-locked loop | |
| EP1189351B1 (en) | Method for tuning a voltage controlled oscillator | |
| US20200321968A1 (en) | Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit | |
| KR101929514B1 (ko) | 위상 고정 루프의 스위칭 및 위상 잡음 향상 기법을 적용한 트랜시버 | |
| CN107968687B (zh) | 一种两点调制发射机校准电路及校准方法 | |
| CN109120262B (zh) | 一种快速锁定锁相环频率综合装置 | |
| US9240772B2 (en) | Frequency synthesiser | |
| CN102332912B (zh) | 一种可调节增益线性度的vco以及基于该vco的两点调制器 | |
| CN109995365B (zh) | 一种基于开关电容阵列温度补偿电路的频率综合器 | |
| JP4216075B2 (ja) | フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ） | |
| CN111064358B (zh) | 一种具有自校准功能且电流可编程的电荷泵电路 | |
| US20110080196A1 (en) | VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL | |
| US20110070854A1 (en) | Asynchronous first in first out interface, method thereof and integrated receiver | |
| JPWO2010055619A1 (ja) | 周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法 | |
| US20230344434A1 (en) | Automatic Hybrid Oscillator Gain Adjustor Circuit | |
| US9991895B2 (en) | Wireless radio-frequency transmission apparatus | |
| CN105897260B (zh) | 一种用于射频锁相环的快速自动频率校准电路及校准方法 | |
| Chen et al. | A 2.4 GHz energy-efficient 18-Mbps FSK transmitter in 0.18 μm CMOS | |
| CN115800997B (zh) | 一种全新的采样锁相环电路 | |
| CN113938131B (zh) | 一种实时小数分频的亚采样锁相环 | |
| Geng et al. | A Low Power Fast Locking PLL Frequency Synthesizer with Temperature Compensation | |
| CN117639772A (zh) | 一种全数字锁相环电路及其锁定方法、频率合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |