CN109100747B - 一种适用于多路随机接入信号的快速捕获系统及方法 - Google Patents

Abstract

一种适用于多路随机接入信号的快速捕获系统及方法，报文通信接收机接收的中频信号通过AD采样后输入至数字下变频模块，进行数字下变频，得到零中频信号送至低通滤波器,由低通滤波器进行低通滤波处理后的数据送至捕获模块进行捕获运算。针对多路随机接入信号的特点，捕获模块采用乒乓RAM缓存的方式对数据进行抽取存储计算，实现入站信号的连续搜索。本发明解决了多路随机接入信号快速捕获的问题，在星载资源有限的情况下，可以根据不同卫星PRN号码配置与不同的伪码初相实现多路随机接入信号快速捕获，任何时刻入站信号的捕获概率均大于99％，且捕获时间较短。

Description

一种适用于多路随机接入信号的快速捕获系统及方法

技术领域

本发明涉及一种适用于多路随机接入信号的快速捕获系统及方法，属于星载北斗通信领域，特别涉及一种多路随机接入扩频信号在大规模现场可编程门阵列(FPGA)上的快速捕获方法。

背景技术

报文通信接收机项目要求可以同时接收多路随机接入的报文通信信号，捕获虚警与捕获概率满足项目需求。为了实现快速捕获，在报文信号前插入同步头序列。捕获模块利用同步头序列快速实现捕获与同步，完成载波与相位的估计。同步头由周期短码组成，进行数据全“1”或者全“0”调制。目前，常用的捕获算法包括匹配滤波扩频码捕获算法、频域扩频码捕获算法等。匹配滤波扩频码捕获方法是在多码元非相干累加单次驻留算法的基础上，用多码元累加来提高码相位判决量的信噪比。频域扩频码捕获算法采用基于频域的并行捕获方法，并且采用变频率范围、变频率步进和变积分时间等搜索策略。结合报文信号体制，需要支持多路随机接入信号的捕获，捕获灵敏度要求高，且具备捕获±4k Hz的频率动态，捕获频率精度小于10Hz。上述常用方法通过对本地载波的遍历完成大频率动态条件下突发信号的快速搜索，捕获时间长；同时上述捕获方法没有涉及在星载FPGA资源有限条件下，实现不同卫星PRN号配置与不同的伪码初相的信号的快速捕获。

发明内容

本发明解决的技术问题为：针对多路随机接入信号的特点，提出一种适用于多路随机接入信号的快速捕获系统及方法采用乒乓RAM缓存的方式对数据进行采集存储计算，实现入站信号的连续搜索；本发明解决了多路随机接入信号快速捕获的问题，在星载资源有限的情况下，可以根据不同卫星PRN号码配置与不同的伪码初相实现多路随机接入信号快速捕获，任何时刻入站信号的捕获概率均大于99％，且捕获时间较短。

本发明解决的技术方案为：一种适用于多路随机接入信号的快速捕获系统，包括：数字下变频模块、低通滤波器、捕获模块；

外部报文通信接收机接收的中频信号通过AD采样后输入至数字下变频模块，进行数字下变频，得到零中频信号送至低通滤波器，该零中频信号仅包含多普勒信息；由低通滤波器进行低通滤波处理后的数据送至捕获模块；

捕获模块，首先接收并抽取低通滤波处理后的数据进行存储，同时生成伪码并进行数据抽取存储，根据抽取的数据和生成的伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果，并将匹配滤波结果进行存储；然后依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量；然后搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定捕获门限；每个相位的匹配滤波结果经FFT计算与能量计算后，将搜索出的能量最大峰值与捕获门限进行比较即进行捕获判断，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，输出捕获结果。

捕获模块，包括：数据抽取与伪码生成模块、轮询匹配滤波计算模块、计算结果存储与FFT控制模块、FFT计算模块、比较判决模块和捕获状态控制模块；

捕获状态控制模块生成T ms脉冲，根据T ms脉冲生成开始存储的标识，发送给数据抽取与伪码生成模块；

数据抽取与伪码生成模块收到开始存储的标识后，抽取低通滤波器送来的零中频数据并进行存储，在数据抽取结束后生成存储结束标识反馈给捕获状态控制模块，同时生成伪码并进行抽取与存储；

捕获状态控制模块收到存储结束标识后，发出开始计算标识送至轮询匹配滤波计算模块和计算结果存储与FFT控制模块；

轮询匹配滤波计算模块，收到开始计算标识后，产生读取零中频数据与伪码的地址、使能信号，并输出至数据抽取与伪码生成模块；

数据抽取与伪码生成模块，根据读取零中频数据与伪码的地址、使能信号查找出对应的数据与伪码，输出至轮询匹配滤波计算模块；

轮询匹配滤波计算模块，根据输入的零中频数据与伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果，并实时反馈当前计算的伪码相位给捕获状态控制模块，并将匹配滤波结果与存储标识送给计算结果存储与FFT控制模块；

计算结果存储与FFT控制模块，根据存储标识将匹配滤波结果进行存储；根据存储的匹配滤波结果，产生开始FFT计算标识，并产生读取匹配滤波结果的数据地址进行读取，然后将开始FFT计算标识与匹配滤波结果送至FFT计算模块；

FFT计算模块，收到开始FFT计算标识后，依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量，将每个频率对应的能量与FFT计算状态送至比较判决模块；

捕获状态控制模块将实时反馈的当前计算的伪码相位送至比较判决模块；

比较判决模块，每个相位的匹配滤波结果经FFT计算与能量计算后，搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定捕获门限；将搜索出的能量最大峰值与该捕获门限进行比较即进行捕获判断，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，并输出捕获成功标识与捕获结果至捕获状态控制模块。

数据抽取与伪码生成模块，包括伪码RAM、RAM1、RAM2、多项式系数存储ROM、多项式系数寄存器与伪码产生移位寄存器；

在捕获运算开始前，根据外部输入的卫星PRN号码在多项式系数存储 ROM中查询多项式系数并锁存至多项式系数寄存器；然后，根据外部输入的伪码多项式的初相置入伪码产生移位寄存器，多项式系数寄存器与伪码产生移位寄存器对应位置进行与操作，并把与操作的结果进行模2加，形成新的伪码，同时完成相位的移位与新伪码的输出；产生的扩频伪码用Q_1MHz 时钟抽取，抽取后的伪码存储在伪码RAM中；

抽取的零中频数据以乒乓形式完成RAM1与RAM2的存储与输出，若选择RAM1进行数据进行存储，则读取RAM2数据进行捕获运算；在RAM1 数据存储结束前，完成RAM2数据的捕获运算；数据存储与伪码生成结束后，根据轮询匹配滤波计算模块输入的读取零中频数据与伪码的地址、使能信号，输出相应的数据与伪码。

轮询匹配滤波计算模块，包括伪码移位寄存器、ceil计算单元；

伪码移位寄存器在开始计算标识的控制下，产生读取零中频数据与伪码的地址、使能信号，并输出至数据抽取与伪码生成模块；根据输入的伪码，完成伪码的锁存；然后，在时钟控制下，多个ceil计算单元完成当前伪码相位下的匹配滤波计算，同时完成伪码移位寄存器的移位操作；当下一个时钟达到时，完成下一个伪码相位的匹配滤波计算与伪码移位；直至轮询完成所有相位的匹配滤波计算，并将匹配滤波结果与存储标识送给计算结果存储与FFT控制模块，由计算结果存储与FFT控制模块实时反馈当前计算的伪码相位给捕获状态控制模块。

计算结果存储与FFT控制模块，包括RAM3、RAM4与FFT控制单元；

根据轮询匹配滤波计算模块输入的计算结果，完成同一个伪码相位时间相邻的相关累加值的累加，并将将累加后的相关结果进行串并转换，采用乒乓RAM的方式完成相关值的存储，FFT控制单元若选择RAM3进行相关值的存储，则读取RAM4相关结果，反之FFT控制单元若选择RAM4进行相关值的存储，则读取RAM3相关结果；FFT控制单元产生读取RAM3或RAM4的地址与开始FFT计算标识，输出匹配滤波结果与开始FFT计算标识至FFT计算模块。

FFT计算模块，包括FFT计算单元与能量的计算单元；

FFT计算单元接收到开始FFT计算标识后，依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，由能量的计算单元进行能量计算，得到I、Q两路频域数据中每个频率对应的能量，将每个频率对应的能量与FFT计算状态送至比较判决模块，由FFT 计算模块依次完成所有相位的FFT计算，FFT计算单元采用流水形式的计算方式。

比较判决模块，包括：最大能量搜索单元，噪声计算与滤波处理单元，捕获判决单元，相关峰值的排序单元；

最大能量搜索单元根据FFT计算模块输出的能量搜索出能量最大的频点，将能量最大的频点剔除，由噪声计算与滤波处理单元对能量最大的频点以外的其它所有频点的能量取平均，得到噪声功率并进行滤波处理；捕获判决单元根据滤波后的噪声功率，确定捕获门限；将搜索出的能量最大峰值与该捕获门限进行比较即进行捕获判决，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，相关峰值的排序单元按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，并输出捕获成功标识与捕获结果至捕获状态控制模块。

捕获状态控制模块，生成N ms脉冲，根据N ms脉冲产生开始存储的标识，发送给数据抽取与伪码生成模块；捕获状态控制模块能够将实时反馈的当前计算的伪码相位送至比较判决模块。

报文通信接收机接收的中频信号格式为短突发模式。

一种适用于多路随机接入信号的快速捕获方法，步骤如下：

(1)报文通信接收机接收的中频信号通过AD采样后输入至数字下变频模块，进行数字下变频，得到零中频信号送至低通滤波器，该零中频信号仅包含多普勒信息；

(2)由低通滤波器进行低通滤波处理后的数据送至捕获模块；

(3)捕获模块接收并抽取低通滤波器送来的数据进行存储，同时生成伪码并进行抽取存储；

(4)根据抽取的零中频信号和生成的伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果；

(5)将匹配滤波结果进行存储；依次对每个相位的匹配滤波结果进行 FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量；

(6)每个相位的匹配滤波结果经FFT计算与能量计算后，搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定能量门限；将搜索出的能量最大峰值与该能量门限进行比较即进行捕获判决，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；

(7)判断步骤(6)是否捕获到随机接入信号，若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，输出捕获成功标识与捕获结果。

本发明与现有技术相比的优点在于：

(1)针对多路随机接入信号的特点，采用乒乓RAM缓存的方式对数据进行采集存储计算，实现入站数据的连续搜索，保证任何时刻入站的信号均满足大于99％的捕获概率；同时，对一个RAM进行数据采集结束前，必须保证另一个RAM捕获计算完毕，该捕获方法具有较快的捕获速度；

(2)该方法支持伪码随时生成，在星载资源有限的情况下，可以完成多路随机入站信号在不同卫星PRN号配置与不同的伪码初相下的快速捕获；

(3)该方法在轮询匹配滤波计算时，对轮询匹配滤波结果进行若干次累加，在保证多普勒频率搜索精度的情况下，可以优化FPGA实现时序，避免资源占用过多与伪码移位过长，同时可以节省FFT资源。在报文通信接收机项目中，该方法目前占用XQ4VSX55-10FF1148M的Slices资源为19174，占总资源78％(24576)，RAMB16s资源为238，占总资源74％(320)；

(4)该方法可以适应较大的多普勒频偏，同时捕获频率精度为伪码精度极大缓解后续解调的压力，为快速解调信号与帧同步提供了保障。

(5)该捕获方法可以根据项目的具体需求，可以进行参数化设计，对数据采集时间、轮询匹配滤波器的长度、相关累加的时间、FFT计算的点数，均可以变化，具有较高的扩展性。

附图说明

图1为本发明的结构示意图；

图2为本发明捕获模块组成示意图；

图3为本发明伪码产生示意图；

图4为本发明累加计算单元示意图；

图5为本发明伪码移位寄存器的组成示意图；

图6为本发明轮询匹配滤波计算相关值输出示意图；

图7为本发明捕获流程示意图。

具体实施方式

下面结合附图和具体实施例对本发明做进一步详细描述。

本发明一种适用于多路随机接入信号的快速捕获系统及方法，报文通信接收机接收的中频信号通过AD采样后输入至数字下变频模块，进行数字下变频，得到零中频信号送至低通滤波器，由低通滤波器进行低通滤波处理后的数据送至捕获模块进行捕获运算。针对多路随机接入信号的特点，捕获模块采用乒乓RAM缓存的方式对数据进行抽取存储计算，实现入站信号的连续搜索。本发明解决了多路随机接入信号快速捕获的问题，在星载资源有限的情况下，可以根据不同卫星PRN号码配置与不同的伪码初相实现多路随机接入信号快速捕获，任何时刻入站信号的捕获概率均大于99％，且捕获时间较短。

报文通信信号格式为短突发模式，信号持续时间长短可变，入站模式为随机入站。当报文通信信号入站时，首先需要完成信号的捕获，然后完成信号同步确定巴克码的起始位置，再进行译码与解帧，提取报文通信的内容。所以，信号捕获是报文接收机设计非常重要的环节。为了实现快速捕获，在报文信号前插入同步头序列。捕获模块利用同步头序列快速实现同步捕获，完成载波与伪码相位的估计。同步头由周期短码组成，进行数据全“1”或者全“0”调制。本发明捕获系统适用于多路扩频信号的接收，扩频信号的同步头由周期短码组成且数据进行全“1”或者全“0”调制，利用同步头信息实现载波与伪码相位的快速估计。

该捕获系统的结构示意图如图1所示，包括数字下变频模块、低通滤波器、捕获模块；

报文通信接收机接收的中频信号通过AD采样后输入至数字下变频模块，进行数字下变频，得到零中频信号送至低通滤波器，该零中频信号仅包含多普勒信息；由低通滤波器进行低通滤波处理后的数据送至捕获模块；

捕获模块，首先接收并抽取低通滤波器送来的数据进行存储，同时生成伪码并进行抽取存储，根据抽取的数据和生成的伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果，并将匹配滤波结果进行存储；然后，依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量；然后搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定捕获门限；每个相位的匹配滤波结果经FFT计算与能量计算后，将搜索出的能量最大峰值与捕获门限进行比较即进行捕获判决，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，输出捕获结果。

捕获模块共包含如图2所示的六个模块，数据抽取与伪码生成模块、轮询匹配滤波计算模块、计算结果存储与FFT控制模块、FFT计算模块、比较判决模块和捕获状态控制模块。

数据抽取与伪码生成模块：数据抽取与伪码生成模块包括伪码RAM、 RAM1、RAM2、多项式系数存储ROM、多项式系数寄存器与伪码产生移位寄存器。根据捕获信号灵敏度的要求，计算需要抽取数据的长度，然后抽取存储用于捕获计算的数据。数据抽取与伪码生成模块需采集数据长度为T ms，抽取数据按照Q_1MHz的速度完成。采集数据的点数等于采集数据时间乘以抽取速度，数据采集点数务必确保可以被匹配滤波器的长度整除，从而保证后续搜索与控制的便捷性。该模块根据开始存储标识，以乒乓RAM的形式进行数据存储，完成RAM1与RAM2数据存储与写的控制。RAM1与RAM2的大小相同，两个RAM的宽度与后续选择的匹配滤波器宽度相同，两个RAM的存储深度等于采集数据点数除以RAM位宽。

在捕获运算开始前，根据外部输入的卫星PRN号码在多项式系数存储 ROM中查询多项式系数并锁存至多项式系数寄存器；然后，根据外部输入的伪码多项式的初相置入伪码产生移位寄存器，多项式系数寄存器与伪码产生移位寄存器对应位置进行与操作，并把与操作的结果进行模2加，形成新的伪码，同时在FPGA工作时钟fd控制下完成相位的移位与新产生伪码的输出，如图3 所示。产生的扩频伪码用Q_1MHz 时钟抽取，抽取后的伪码存储在伪码RAM 中。伪码存储在RAM 中的宽度与匹配滤波器的宽度相同。根据同步头伪码周期，采集存储一个伪码周期即可，然后按照伪码周期多次周期性读取数据。

该模块在第一次捕获完成后，后续持续检测卫星PRN号码与伪码多项式初相是否发生变化，如果发生变化，重新进行生成伪码，否则伪码保持不变。

抽取的零中频数据以乒乓形式完成RAM1与RAM2的存储与输出，若选择RAM1进行数据进行存储，则读取RAM2数据进行捕获运算。在RAM1 数据存储结束前，完成RAM2数据的捕获运算。数据存储与伪码生成结束后生成存储结束标识反馈给捕获状态控制模块，后续根据轮询匹配滤波计算模块输入的读取零中频数据与伪码的地址、使能信号，输出相应的数据与伪码。

轮询匹配滤波计算模块：轮询匹配滤波计算模块，包括伪码移位寄存器、 ceil计算单元，读取零中频数据与伪码的地址、使能信号的产生，根据输入数据与伪码完成相关累加运算。收到开始计算标识后，该模块产生读取零中频数据与伪码的地址、使能信号，并输出至数据抽取与伪码生成模块，然后根据输入的零中频数据与伪码进行轮询匹配滤波计算。此处，选择轮询匹配滤波器的阶数比较关键，如果选择阶数过小，不利于缩短捕获时间，选择阶数过大，FPGA累加计算的时序在单个时钟周期内难以满足，不利于流水设计。选择轮询匹配滤波器的阶数需要根据搜索的伪码相位个数与捕获时间综合确定，且轮询匹配滤波器的阶数尽量被设置为8的倍数，同时搜索伪码相位的点数可以被匹配滤波器的阶数整除。轮询匹配滤波器的一个ceil累加计算单元如图4所示，如果把轮询匹配滤波器阶数设置为8的倍数，把若干个 ceil单元计算结果进行累加输出，作为轮询匹配滤波结果。

下面以优选的搜索伪码相位数2048、轮询匹配滤波器阶数设置为32、每组搜索32个伪码相位作为示例，说明轮询匹配滤波计算的过程。该模块的计算采用流水设计，每个时钟计算一个伪码相位对应的匹配滤波结果，同时完成伪码移位寄存器的依次移位运算。第一组伪码共包含1到32个相位， 4个ceil累加计算单元与伪码排列的位置顺序如图5所示，在一个FPGA工作时钟控制下完成伪码与数据的相干累加，相干累加的结果记为相位1的匹配滤波结果，同时伪码移位寄存器进行一次移位，数据寄存器保持不变，在下一个时钟达到时进行相位2的相关累加运算与伪码寄存器移位，依次类推。输出匹配滤波结果按照相位1到相位32依次输出，同时输出使能电平，用于指示匹配滤波运算状态，如图6所示。32个时钟过后，共完成32次匹配滤波运算。同时读取数据RAM下一个地址的数据与伪码RAM的下一组伪码，更新伪码移位寄存器的伪码，计算得到相位1到相位32对应的下一组数据匹配滤波结果。

在采集数据长度内，同一个相位，可以计算若干个匹配滤波结果，计算相关值输出顺序如图6所示。第一组伪码32个相位搜索完毕后，搜索第二组伪码的相位，依次类推，轮询完成所有伪码相位的匹配滤波结果。同时，该模块实时反馈当前计算的伪码相位给捕获状态控制模块，并将匹配滤波结果与存储标识送给计算结果存储与FFT控制模块。

计算结果存储与FFT控制模块：该模块包括RAM3、RAM4与FFT控制单元；为了降低FFT运算的点数，对同一相位时间相邻的匹配滤波结果进行若干次累加，累加后的匹配滤波点数减少，同时降低了FFT计算的点数，减少FFT计算的资源。该模块累加次数与搜索信号多普勒频偏有关系，假如搜索信号的多普勒频偏为B KHz，则匹配滤波结果累加的时间总长度应小于1/2B毫秒。将累加后的相关结果进行串并转换，采用乒乓RAM的方式完成相关值的存储。FFT控制若选择RAM3进行相关值的存储，则读取 RAM4相关结果，反之亦然；FFT控制产生读取RAM3或RAM4的地址与 FFT计算标识，输出相关结果与FFT计算标识至FFT计算模块。

FFT计算模块：该模块包括FFT计算与能量的计算。该模块接收到开始 FFT计算标识后，依次对每个相位的匹配滤波结果进行FFT计算，得到I、 Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量，将每个频率对应的能量送至比较判决模块。该模块依次完成所有相位的FFT计算，FFT计算采用流水形式的计算方式。

比较判决模块：该模块包括最大能量搜索，噪声计算与滤波处理，捕获判决，相关峰值的排序。该模块根据FFT计算模块输出的能量搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；为了保证噪声功率的平稳性，需要对单次计算噪声进行α-β滤波处理；根据滤波后的噪声功率与虚警概率，确定捕获门限；将搜索出的能量最大峰值与该捕获门限进行比较即进行捕获判决，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，并输出捕获成功标识与捕获结果至捕获状态控制模块。

捕获状态控制模块：该模块为捕获计算流程的控制模块，根据N ms输入脉冲产生捕获开始标识，控制数据采集与控制模块工作，并根据数据采集结束信号控制匹配匹配滤波计算模块的计算。该模块同时控制伪码相位计算的位置与FFT运算次数，保证每次搜索完成所有相位点的计算。

使本发明的目的、技术方案及优点更加清楚明白，对本发明进一步详细说明。

根据以上描述的捕获各部分组成，如图7所示，本发明的一种适用于多路随机接入信号的快速捕获方法步骤如下：

(1)根据T ms时间脉冲产生开始存储的标识，控制捕获流程的启动；

(2)根据开始存储标识开始采集数据，第一次进入捕获流程时，数据抽取存储在RAM1内部；根据捕获卫星PRN号码与生成伪码初相，产生捕获报文信号的伪码，然后完成抽取与存储；

(3)数据采集的时间为T ms，判断数据抽取存储的点数是否结束，当数据抽取存储结束后进入步骤(4)，否则在步骤(3)一直等待；

(4)数据抽取存储结束后，生成存储结束标识，根据乒乓RAM的操作顺序，数据采集开始存储在RAM2，同时读取RAM1的数据进行捕获计算；

(5)需要搜索的伪码共M组，每组搜索伪码半码片数等于匹配滤波器长度，共要搜索M次，第一次搜索从第一组开始进行；

(6)读取抽取后的数据与伪码进行匹配滤波计算；

(7)对匹配滤波相关结果进行如图6所示的排列顺序进行存储，存储后的数据准备进行FFT计算，对读取数据与FFT模块启动信号进行控制；

(8)FFT模块计算每个相位点相关值的FFT运算，并对计算FFT输出的结果进行

能量计算。计算结束后，将能量I与FFT输出的对应的标号对应输出，同时输出每次FFT运算状态标识；

(9)对FFT输出的能量进行最大峰值检测，同时计算噪声功率，然后判决最大峰值与捕获门限的关系；若大于门限则进行当前搜索的伪码相位与频率、相关值功率进行锁存与存储；

(10)判决当前伪码搜索的位置，如果M组伪码全部完成搜索，则进入步骤(11)；否则，执行N+1，返回步骤(6)，继续完成伪码的搜索；

(11)判断本次搜索是否捕获到信号，如果捕获到信号，执行步骤(12)，否则执行步骤(13)，结束捕获流程；

(12)对捕获结果按照相关峰值从大到小的顺序进行排列，相关峰值对应的伪码与频率同样需要移动；

(13)输出捕获结束标识，如果捕获成功，输出捕获结果。

参数优选方案如下：

随机接入信号的信号体制参数如下，该参数为已知量：

伪码速率X MHz，周期为K ms的m序列组成，接收信号灵敏度载噪比C/N0，虚警概率P_fa，捕获概率P_d，FPGA工作时钟fd；

根据上述参数可以确定的参数如下：

(1)数据与伪码抽取速率Q_1MHz：抽取速率约为伪码速率X MHz 的两倍。在设置的抽取速率下，抽取后的数据点数可以被匹配滤波器整除。

(2)数据抽取时间T：抽取的数据按照相干积分进行计算，检测信噪比与数据抽取时间T的关系为下式，根据经验值，检测信噪比S/N确保大于 15dB，由此优选公式可计算数据抽取时间T；

10*log(S/N)＝10*log(C/N0*T)；

经过上述公式计算确定的数据采集时间T，如果是伪码周期长度的整数倍，直接按照时间T进行数据采集，否则延长采集时间T至伪码周期长度的整数倍。

(3)匹配滤波器的阶数P_length：为了最优化设计，匹配滤波器的阶数尽量选择8的倍数，同时搜索伪码相位的点数可以被匹配滤波器的阶数整除。

(4)α-β滤波

若单次计算噪声为noise_mean，平滑后的噪声为noise，则平滑噪声使用下列计算优选公式如下，其中G表示捕获模块开始计算后第G次计算， Noise_mean为单次FFT计算减去能量峰值后的能量平均值。

当G>1时，Noise(G)＝63/64*Noise(G-1)+1/64*Noise_mean ， 当G＝1时，Noise(G)＝Noise_mean ；

(5)数据采集T时间内匹配滤波计算次数M，Q_1为伪码抽取速率，单位MHz，K为伪码周期，单位秒，P_length为每次匹配滤波器计算搜索的伪码相位，该参数同时表示伪码搜索的次数。

M＝Q_1*K/P_length；

(6)捕获门限的确定

对FFT运算结果的同向分量与正交分量的平方和进行累加，捕获检测量

服从自由度为2的χ²分布，若归一化于相干累加的噪声方差

则仅有噪声时I符合标准的中心χ²分布，若信号存在，则I服从非中心χ²分布，非中心分布参数为λ＝2X*snr(进行了

的归一化，X等于1，snr为相干累加后的信噪比)，可以得到自由度为2的中心χ²分布与非中心χ²分布的概率分布，根据检测估值理论与上述计算关系，捕获门限V_t计算优选如下公式，虚警概率P_fa为已知量。

报文通信信号同步头长度优选100ms，同步头由伪码速率优选1.023 MHz、周期1ms的m序列组成，捕获载噪比C/N0优选33dBm/Hz，多普勒范围优选为±4k Hz，捕获频率精度小于10Hz，捕获伪码精度小于等于半码片，捕获虚警概率小于10^-6，捕获成功率大于等于99％，捕获时间小于50ms。捕获m序列的多项式可以根据卫星PRN号码与伪码多项式的初相进行随时变化，在一片xilinx型号为XQ4VSX55-10FF1148M的FPGA上实现捕获信号数大于等于16路随机入站信号的捕获。

根据项目要求，用上述描述的方法确定捕获计算的参数。数据与伪码的抽取速度优选为2.048MHz，数据采集时间优选T取50ms，轮询匹配滤波器的阶数P_length优选取128，数据采集50ms内匹配滤波计算次数为64次，每次搜索32个伪码相位，捕获门限V_t等于

在设计阶段，采用乒乓RAM缓存的方式对数据进行采集存储，实现入站数据的连续搜索，一个RAM进行数据采集结束前，必须保证另一个RAM 捕获计算完毕，因此，捕获时间必须小于50ms。抽头系数ROM共存储63 颗卫星的m序列，根据输入PRN号码与伪码多项式的初相，即时生成捕获运算的伪码，在星载资源有限的情况下，多路随机入站信号在不同伪码多项式调制下的快速捕获。

对轮询匹配滤波结果进行四次累加，在保证多普勒频率搜索精度的情况下，优化FPGA的布局布线时序，避免资源占用过多与伪码移位过长，同时可以节省FFT资源。在报文通信接收机项目中，该方法目前占用 XQ4VSX55-10FF1148M的Slices资源为19174，占总资源78％(24576)， RAMB16s资源为238，占总资源74％(320)。捕获频率精度为7.8Hz，捕获伪码精度为半码片，捕获频率与伪码的精度极大缓解接收机后续解调的压力，为快速解调信号与帧同步提供了保障。

经过实际测试，在报文通信接收机项目中，该捕获系统针对多路同步头伪码没有碰撞情况下均可以正常捕获，可以满足本项目16路报文信号入站同时捕获的需求，捕获载噪比C/N0可以达到32dBm/Hz，捕获时间为42ms，可以快速的完成多路随机接入信号的捕获。

该方法适合多路报文信号随机入站，针对多路同步头伪码没有碰撞情况下均可以正常捕获，可以满足本项目16路报文信号入站同时捕获的需求。根据伪码多址特性，多路报文信号在多址干扰下仍然有相关峰值的情况下，均可以用该方法进行捕获，捕获随机入站信号路数远大于16路。

捕获系统经过真空测试、高低温测试，在各种使用条件下，该捕获系统的捕获概率均大于99％、捕获虚警概率小于10^-6。该捕获系统已应用于多颗卫星，性能表现优异。同时该方法可以根据项目的具体需求，可以进行参数化设计，对数据采集时间、匹配滤波器的长度、相关累加的时间、FFT计算的点数，均可以变化，具有较高的扩展性。

本发明针对多路随机接入信号的特点，采用乒乓RAM缓存的方式对数据进行采集存储计算，实现入站数据的连续搜索，保证任何时刻入站的信号均满足大于99％的捕获概率；同时，对一个RAM进行数据采集结束前，必须保证另一个RAM捕获计算完毕，该捕获方法具有较快的捕获速度；本发明支持伪码随时生成，在星载资源有限的情况下，可以完成多路随机入站信号在不同卫星PRN号配置与不同的伪码初相下的快速捕获；

本发明在轮询匹配滤波计算时，对轮询匹配滤波结果进行若干次累加，在保证多普勒频率搜索精度的情况下，可以优化FPGA实现时序，避免资源占用过多与伪码移位过长，同时可以节省FFT资源。在报文通信接收机项目中，该方法目前占用XQ4VSX55-10FF1148M的Slices资源为19174，占总资源78％(24576)，RAMB16s资源为238，占总资源74％(320)；

本发明可以适应较大的多普勒频偏，同时捕获频率精度为伪码精度极大缓解后续解调的压力，为快速解调信号与帧同步提供了保障，根据具体需求，可以进行参数化设计，对数据采集时间、轮询匹配滤波器的长度、相关累加的时间、FFT计算的点数，均可以变化，具有较高的扩展性。

Claims (4)

1.一种适用于多路随机接入信号的快速捕获系统，其特征在于包括：数字下变频模块、低通滤波器、捕获模块；

外部报文通信接收机接收的中频信号通过AD采样后输入至数字下变频模块，进行数字下变频，得到零中频信号送至低通滤波器，该零中频信号仅包含多普勒信息；由低通滤波器进行低通滤波处理后的数据送至捕获模块；

捕获模块，首先接收并抽取低通滤波处理后的数据进行存储，同时生成伪码并进行数据抽取存储，根据抽取的数据和生成的伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果，并将匹配滤波结果进行存储；然后依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量；然后搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定捕获门限；每个相位的匹配滤波结果经FFT计算与能量计算后，将搜索出的能量最大峰值与捕获门限进行比较即进行捕获判断，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，输出捕获结果；

捕获模块，包括：数据抽取与伪码生成模块、轮询匹配滤波计算模块、计算结果存储与FFT控制模块、FFT计算模块、比较判决模块和捕获状态控制模块；

捕获状态控制模块生成T ms脉冲，根据T ms脉冲生成开始存储的标识，发送给数据抽取与伪码生成模块；

数据抽取与伪码生成模块收到开始存储的标识后，抽取低通滤波器送来的零中频数据并进行存储，在数据抽取结束后生成存储结束标识反馈给捕获状态控制模块，同时生成伪码并进行抽取与存储；

捕获状态控制模块收到存储结束标识后，发出开始计算标识送至轮询匹配滤波计算模块和计算结果存储与FFT控制模块；

轮询匹配滤波计算模块，收到开始计算标识后，产生读取零中频数据与伪码的地址、使能信号，并输出至数据抽取与伪码生成模块；

数据抽取与伪码生成模块，根据读取零中频数据与伪码的地址、使能信号查找出对应的数据与伪码，输出至轮询匹配滤波计算模块；

轮询匹配滤波计算模块，根据输入的零中频数据与伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果，并实时反馈当前计算的伪码相位给捕获状态控制模块，并将匹配滤波结果与存储标识送给计算结果存储与FFT控制模块；

计算结果存储与FFT控制模块，根据存储标识将匹配滤波结果进行存储；根据存储的匹配滤波结果，产生开始FFT计算标识，并产生读取匹配滤波结果的数据地址进行读取，然后将开始FFT计算标识与匹配滤波结果送至FFT计算模块；

FFT计算模块，收到开始FFT计算标识后，依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量，将每个频率对应的能量与FFT计算状态送至比较判决模块；

捕获状态控制模块将实时反馈的当前计算的伪码相位送至比较判决模块；

比较判决模块，每个相位的匹配滤波结果经FFT计算与能量计算后，搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定捕获门限；将搜索出的能量最大峰值与该捕获门限进行比较即进行捕获判断，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，并输出捕获成功标识与捕获结果至捕获状态控制模块；

数据抽取与伪码生成模块，包括伪码RAM、RAM1、RAM2、多项式系数存储ROM、多项式系数寄存器与伪码产生移位寄存器；

在捕获运算开始前，根据外部输入的卫星PRN号码在多项式系数存储ROM中查询多项式系数并锁存至多项式系数寄存器；然后，根据外部输入的伪码多项式的初相置入伪码产生移位寄存器，多项式系数寄存器与伪码产生移位寄存器对应位置进行与操作，并把与操作的结果进行模2加，形成新的伪码，同时完成相位的移位与新伪码的输出；产生的扩频伪码用Q_1MHz时钟抽取，抽取后的伪码存储在伪码RAM中；

抽取的零中频数据以乒乓形式完成RAM1与RAM2的存储与输出，若选择RAM1进行数据存储，则读取RAM2数据进行捕获运算；在RAM1数据存储结束前，完成RAM2数据的捕获运算；数据存储与伪码生成结束后，根据轮询匹配滤波计算模块输入的读取零中频数据与伪码的地址、使能信号，输出相应的数据与伪码；

轮询匹配滤波计算模块，包括伪码移位寄存器、ceil计算单元；

伪码移位寄存器在开始计算标识的控制下，产生读取零中频数据与伪码的地址、使能信号，并输出至数据抽取与伪码生成模块；根据输入的伪码，完成伪码的锁存；然后，在时钟控制下，多个ceil计算单元完成当前伪码相位下的匹配滤波计算，同时完成伪码移位寄存器的移位操作；当下一个时钟达到时，完成下一个伪码相位的匹配滤波计算与伪码移位；直至轮询完成所有相位的匹配滤波计算，并将匹配滤波结果与存储标识送给计算结果存储与FFT控制模块，由计算结果存储与FFT控制模块实时反馈当前计算的伪码相位给捕获状态控制模块；

计算结果存储与FFT控制模块，包括RAM3、RAM4与FFT控制单元；

根据轮询匹配滤波计算模块输入的计算结果，完成同一个伪码相位时间相邻的相关累加值的累加，并将累加后的相关结果进行串并转换，采用乒乓RAM的方式完成相关值的存储，FFT控制单元若选择RAM3进行相关值的存储，则读取RAM4相关结果，反之FFT控制单元若选择RAM4进行相关值的存储，则读取RAM3相关结果；FFT控制单元产生读取RAM3或RAM4的地址与开始FFT计算标识，输出匹配滤波结果与开始FFT计算标识至FFT计算模块；

比较判决模块，包括：最大能量搜索单元，噪声计算与滤波处理单元，捕获判决单元，相关峰值的排序单元；

最大能量搜索单元根据FFT计算模块输出的能量搜索出能量最大的频点，将能量最大的频点剔除，由噪声计算与滤波处理单元对能量最大的频点以外的其它所有频点的能量取平均，得到噪声功率并进行滤波处理；捕获判决单元根据滤波后的噪声功率，确定捕获门限；将搜索出的能量最大峰值与该捕获门限进行比较即进行捕获判决，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，相关峰值的排序单元按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，并输出捕获成功标识与捕获结果至捕获状态控制模块；

捕获状态控制模块，生成N ms脉冲，根据N ms脉冲产生开始存储的标识，发送给数据抽取与伪码生成模块；捕获状态控制模块能够将实时反馈的当前计算的伪码相位送至比较判决模块。

2.根据权利要求1所述的一种适用于多路随机接入信号的快速捕获系统，其特征在于：FFT计算模块，包括FFT计算单元与能量的计算单元；

FFT计算单元接收到开始FFT计算标识后，依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，由能量的计算单元进行能量计算，得到I、Q两路频域数据中每个频率对应的能量，将每个频率对应的能量与FFT计算状态送至比较判决模块，由FFT计算单元依次完成所有相位的FFT计算，FFT计算单元采用流水形式的计算方式。

3.根据权利要求1所述的一种适用于多路随机接入信号的快速捕获系统，其特征在于：报文通信接收机接收的中频信号格式为短突发模式。

4.一种适用于多路随机接入信号的快速捕获方法，其特征在于步骤如下：

(1)报文通信接收机接收的中频信号通过AD采样后输入至数字下变频模块，进行数字下变频，得到零中频信号送至低通滤波器，该零中频信号仅包含多普勒信息；

(2)由低通滤波器进行低通滤波处理后的数据送至捕获模块；

(3)捕获模块接收并抽取低通滤波器送来的数据进行存储，同时生成伪码并进行抽取存储；捕获模块，包括：数据抽取与伪码生成模块、轮询匹配滤波计算模块、计算结果存储与FFT控制模块、FFT计算模块、比较判决模块和捕获状态控制模块；

捕获状态控制模块生成T ms脉冲，根据T ms脉冲生成开始存储的标识，发送给数据抽取与伪码生成模块；

数据抽取与伪码生成模块收到开始存储的标识后，抽取低通滤波器送来的零中频数据并进行存储，在数据抽取结束后生成存储结束标识反馈给捕获状态控制模块，同时生成伪码并进行抽取与存储；

捕获状态控制模块收到存储结束标识后，发出开始计算标识送至轮询匹配滤波计算模块和计算结果存储与FFT控制模块；

轮询匹配滤波计算模块，收到开始计算标识后，产生读取零中频数据与伪码的地址、使能信号，并输出至数据抽取与伪码生成模块；

数据抽取与伪码生成模块，根据读取零中频数据与伪码的地址、使能信号查找出对应的数据与伪码，输出至轮询匹配滤波计算模块；

数据抽取与伪码生成模块，包括伪码RAM、RAM1、RAM2、多项式系数存储ROM、多项式系数寄存器与伪码产生移位寄存器；

在捕获运算开始前，根据外部输入的卫星PRN号码在多项式系数存储ROM中查询多项式系数并锁存至多项式系数寄存器；然后，根据外部输入的伪码多项式的初相置入伪码产生移位寄存器，多项式系数寄存器与伪码产生移位寄存器对应位置进行与操作，并把与操作的结果进行模2加，形成新的伪码，同时完成相位的移位与新伪码的输出；产生的扩频伪码用Q_1MHz时钟抽取，抽取后的伪码存储在伪码RAM中；

抽取的零中频数据以乒乓形式完成RAM1与RAM2的存储与输出，若选择RAM1进行数据存储，则读取RAM2数据进行捕获运算；在RAM1数据存储结束前，完成RAM2数据的捕获运算；数据存储与伪码生成结束后，根据轮询匹配滤波计算模块输入的读取零中频数据与伪码的地址、使能信号，输出相应的数据与伪码；

轮询匹配滤波计算模块，根据输入的零中频数据与伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果，并实时反馈当前计算的伪码相位给捕获状态控制模块，并将匹配滤波结果与存储标识送给计算结果存储与FFT控制模块；

轮询匹配滤波计算模块，包括伪码移位寄存器、ceil计算单元；

伪码移位寄存器在开始计算标识的控制下，产生读取零中频数据与伪码的地址、使能信号，并输出至数据抽取与伪码生成模块；根据输入的伪码，完成伪码的锁存；然后，在时钟控制下，多个ceil计算单元完成当前伪码相位下的匹配滤波计算，同时完成伪码移位寄存器的移位操作；当下一个时钟达到时，完成下一个伪码相位的匹配滤波计算与伪码移位；直至轮询完成所有相位的匹配滤波计算，并将匹配滤波结果与存储标识送给计算结果存储与FFT控制模块，由计算结果存储与FFT控制模块实时反馈当前计算的伪码相位给捕获状态控制模块；

计算结果存储与FFT控制模块，根据存储标识将匹配滤波结果进行存储；根据存储的匹配滤波结果，产生开始FFT计算标识，并产生读取匹配滤波结果的数据地址进行读取，然后将开始FFT计算标识与匹配滤波结果送至FFT计算模块；

计算结果存储与FFT控制模块，包括RAM3、RAM4与FFT控制单元；

根据轮询匹配滤波计算模块输入的计算结果，完成同一个伪码相位时间相邻的相关累加值的累加，并将累加后的相关结果进行串并转换，采用乒乓RAM的方式完成相关值的存储，FFT控制单元若选择RAM3进行相关值的存储，则读取RAM4相关结果，反之FFT控制单元若选择RAM4进行相关值的存储，则读取RAM3相关结果；FFT控制单元产生读取RAM3或RAM4的地址与开始FFT计算标识，输出匹配滤波结果与开始FFT计算标识至FFT计算模块；

FFT计算模块，收到开始FFT计算标识后，依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量，将每个频率对应的能量与FFT计算状态送至比较判决模块；

捕获状态控制模块将实时反馈的当前计算的伪码相位送至比较判决模块；

比较判决模块，每个相位的匹配滤波结果经FFT计算与能量计算后，搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定捕获门限；将搜索出的能量最大峰值与该捕获门限进行比较即进行捕获判断，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，并输出捕获成功标识与捕获结果至捕获状态控制模块；

比较判决模块，包括：最大能量搜索单元，噪声计算与滤波处理单元，捕获判决单元，相关峰值的排序单元；

最大能量搜索单元根据FFT计算模块输出的能量搜索出能量最大的频点，将能量最大的频点剔除，由噪声计算与滤波处理单元对能量最大的频点以外的其它所有频点的能量取平均，得到噪声功率并进行滤波处理；捕获判决单元根据滤波后的噪声功率，确定捕获门限；将搜索出的能量最大峰值与该捕获门限进行比较即进行捕获判决，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；若捕获到随机接入信号，相关峰值的排序单元按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，并输出捕获成功标识与捕获结果至捕获状态控制模块；

捕获状态控制模块，生成N ms脉冲，根据N ms脉冲产生开始存储的标识，发送给数据抽取与伪码生成模块；捕获状态控制模块能够将实时反馈的当前计算的伪码相位送至比较判决模块；

(4)根据抽取的零中频信号和生成的伪码进行轮询匹配滤波计算，得到伪码的各个相位对应的匹配滤波结果；

(5)将匹配滤波结果进行存储；依次对每个相位的匹配滤波结果进行FFT计算，得到I、Q两路频域数据，根据I、Q两路频域数据，进行能量计算，得到I、Q两路频域数据中每个频率对应的能量；

(6)每个相位的匹配滤波结果经FFT计算与能量计算后，搜索出能量最大的频点，将能量最大的频点剔除，并对其他所有频点的能量取平均，得到噪声功率；根据该噪声功率，确定能量门限；将搜索出的能量最大峰值与该能量门限进行比较即进行捕获判决，若大于，则将当前搜索的伪码相位、频率、搜索出的峰值功率进行锁存，即捕获到随机接入信号；若小于等于，则将当前搜索的伪码相位、频率、搜索出的峰值功率丢弃，即未捕获到随机接入信号；

(7)判断步骤(6)是否捕获到随机接入信号，若捕获到随机接入信号，按照峰值功率从大到小进行排序，形成捕获结果即伪码的峰值功率及其对应的相位、频率的序列，输出捕获成功标识与捕获结果。

Images