CN109088650B - 基于fpga的低复杂度多路ofdm接收机 - Google Patents

Abstract

本发明公开了一种基于FPGA的低复杂度多路OFDM接收机，主要解决现有通信中多路OFDM接收机复杂度高的问题，其包括：多路下变频及下采样滤波器单元(1)、多路时频域同步单元(2)、信道估计与均衡单元(3)和解映射与译码单元(4)。AD器件采集到基带信号后，将基带信号送给多路下变频及下采样滤波单元进行下变频和滤波操作；经下变频和滤波操作后的数据送给多路时频域同步单元进行帧同步和频率同步操作；经帧同步和频率同步后的数据送给信道估计与均衡单元进行信道估计和补偿操作后，再送给解映射与译码单元进行解映射和译码操作。本发明大大降低了多路OFDM接收机FPGA实现的复杂度，可用于多路OFDM传输通信系统。

Description

基于FPGA的低复杂度多路OFDM接收机

技术领域

本发明涉及数字通信技术领域，主要涉及数字多路OFDM信号接收机，可用于多路OFDM传输通信系统。

背景技术

正交频分复用技术OFDM是一种特殊的多载波传输方案，具有高频谱利用率、良好的抗多径干扰能力和可用傅里叶变换FFT和逆傅里叶变换IFFT实现调制解调等优点，被广泛应用于各种高速的无线通信系统和宽带的数字电视广播系统

当前有许多场景的应用需求都可以用多路OFDM解决。在无线应用场景中，802.11p就划出了75MHz的频带资源，分为7路OFDM，用于车与车、车与路边单元进行通信，有线应用场景中，比如监控系统就要求能同时监测多个场景的实时景象；又比如自动驾驶中，要求汽车的中控系统能实时获取前后左右多个角度的实时路况，这都要求系统能支持多路数据的并行传输，而多路OFDM传输系统就能很好的满足上述场景的需求。而且多路OFDM传输系统能应对一些传输频带不连续的场景。比如在某些场景中，已经为原有的业务布好了传输媒介，现在需要在不改变传输媒介、不影响原有业务的基础上添加新的业务，多路OFDM就可以将空置的频带充分利用，并且不影响原先业务数据的传输。

现有多路OFDM接收机FPGA实现方案中，需要对每一路信号都进行一次时频域同步、信道估计与均衡等操作。Mingming Cai在Multichannel Immediate Multiple Accessfor Dedicated Short-Range Communication：IEEE 802.11p-Compatible PhysicalLayer一文中给出了多路OFDM接收机的FPGA实现框图，Mingming Cai就是对接收到的每一路信号分别进行下变频及下采样滤波器、时频域同步及信道估计与均衡、解映射与译码，其实现复杂度和占用的逻辑资源会很高。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种基于FPGA的低复杂度多路OFDM接收机，以利用FPGA对一路接收信号进行频偏估计、同步头估计得到频偏和帧头信息，对多路接收信号进行纠频偏、时频域转换和信道估计域均衡操作，大大降低多路OFDM接收机的实现复杂度。

为实现上述目的，本发明包括：多路下变频及下采样滤波器单元1、多路时频域同步单元2、信道估计与均衡单元3和解映射与译码单元4，其特征在于:

所述多路时频域同步单元2，包括：

多路粗同步及数字自动增益控制模块21，用于对多路下变频及下采样滤波器单元1的输出信号进行粗略检测当前帧的帧头，计算当前接收信号强度，根据当前接收信号强度进行功率调整,并将接收信号强度指示信号送给选择模块22，将功率调整后的数据信号送给选择模块22和并串转换模块24，将粗帧头信息送给检测支路模块23；

选择模块22，用于依据接收信号强度指示信号，寻找信号强度最大的一路数据，将该路数据送给检测支路模块23；

检测支路模块23，用于估计频偏信息和定位精确帧头，将频偏信息和精确帧头信息送给纠正支路模块25；

并串转换模块24，用于将并行信号转换为串行信号送给纠正支路模块25；

纠正支路模块25，用于对串行信号进行频率同步和时频域转换处理，将经过处理后的信号送给信道估计与均衡单元3；

所述信道估计与均衡单元3，包括：

信道估计模块31，用于对接收信号的信道信息进行估计，将估计得到的信道信息和接收信号送给均衡模块32；

均衡模块32，用于对接收信号进行信道补偿，将经过信道补偿后的信号送给解映射与译码单元4进行解映射和译码操作。

本发明与现有技术相比具有如下优点：

本发明由于简化了多路时频域同步单元2和信道估计与均衡单元3，极大地降低了FPGA实现的复杂度，具体简化内容如下：

以八路OFDM接收机为例，现有多路OFDM接收机FPGA实现方案中，多路时频域同步单元2需要八个粗同步及数字自动增益控制模块21、八个粗偏估计子模块231、八个纠偏子模块232、八个下采样子模块233、八个FFT子模块234、八个整偏估计子模块235、八个精同步子模块236。而本发明中多路时频域同步单元2只需八个粗同步及数字自动增益控制模块21、一个粗偏估计子模块231、两个纠偏子模块232、两个下采样子模块233、两个FFT子模块234、一个整偏估计子模块235、一个精同步子模块236。现有多路OFDM接收机FPGA实现方案中，信道估计与均衡单元3需要八个信道估计模块31和八个信道均衡模块32。而本发明中信道估计与均衡单元3只需一个信道估计模块31和一个信道均衡模块32。

实验表明：本发明所用FPGA中的资源较之现有方案分别节省了60.8％的查找表LUT资源、46.7％的触发器FF资源、60.9％的DSP资源。

附图说明

图1是现有多路OFDM接收机FPGA实现框图；

图2是现有时频域同步模块框图；

图3是本发明的整体实现框图；

图4是本发明中的检测支路模块框图；

图5是本发明中的纠正支路模块框图。

具体实施方式

下面结合附图，对本发明的实施例和效果做进一步详细描述详细说明。

参照图1，现有基于FPGA的多路OFDM接收机，包括：多路下变频及下采样滤波单元、多路时频域同步单元、多路信道估计与均衡单元和解映射与译码单元组成。AD器件采集到基带信号后，将基带信号送给多路下变频及下采样单元。每路下变频及下采样单元都有一个输出端口，连接到多路时频域同步单元。每路时频域同步单元都有一个输出端口，连接到多路信道估计与均衡单元。每路信道估计与均衡单元有一个输出端口，连接到解映射与译码单元。以八路OFDM接收机为例，多路时频域同步单元需要八个时频域同步模块。

参照图2，现有的时频域同步模块，包括：粗同步及数字自动增益控制子模块、粗偏估计子模块、纠频偏子模块、下采样子模块、FFT子模块、整偏估计子模块和精同步子模块组成。粗同步及数字自动增益控制子模块有两个输出端口，分别是粗帧头指示信号和数据信号，这两个输出端口都连接到粗偏估计子模块和纠偏子模块。粗偏估计子模块有一个输出端口，连接到纠偏子模块。纠偏子模块有两个输出端口，分别是长训练序列和数据信号，长训练序列是纠偏子模块根据粗帧头和粗偏信号得到的，数据信号是纠偏子模块根据粗偏、整偏和精确帧头信号得到的。纠偏子模块的两个输出端口都连接到下采样子模块。下采样子模块有两个输出端口，连接到FFT子模块。FFT子模块有两个输出端口，分别是长训练序列和数据信号，其中长训练序列连接到整偏估计子模块，数据信号连接到信道估计与均衡单元。整偏估计子模块有两个输出端口，分别为整偏和数据信息，整偏连接到纠偏子模块，数据信息连接到精同步子模块。精同步子模块有一个输出端口，连接到纠偏子模块。所以在八路OFDM接收机中，多路时频域单元一共需要八个粗同步及数字自动增益控制子模块、八个粗偏估计子模块、八个纠偏子模块、八个下采样子模块、八个FFT子模块、八个整偏估计子模块和八个精同步子模块。

参照图3，本发明提出的基于FPGA的低复杂度多路OFDM接收机，包括：多路下变频及下采样滤波单元1、多路时频域同步单元2、信道估计与均衡单元3和解映射与译码单元组成4。其中多路时频域同步单元2有多个输入端口，有一个输出端口，且输入端口数与OFDM接收机路数相同。AD器件采集到基带信号后，将基带信号送给多路下变频及下采样单元1，每路下变频及下采样单元1都有一个输出端口，连接到多路时频域同步单元2中对应的输入端口，多路时频域同步单元2的每一个输入端口都连接到对应的粗同步及数字自动增益控制模块21。若以八路OFDM接收机为例，基带信号送给多路下变频及下采样单元1与多路时频域同步单元2的连接关系为：第一路下变频及下采样单元连接到多路时频域同步单元的第一个输入端口，多路时频域同步单元的第一个输入端口连接到第一路粗同步及数字自动增益控制模块；第二路下变频及下采样单元连接到多路时频域同步单元的第二个输入端口，多路时频域同步单元的第二个输入端口连接到第二路粗同步及数字自动增益控制模块；以此类推，第八路下变频及下采样单元连接到多路时频域同步单元的第八个输入端口，多路时频域同步单元的第八个输入端口连接到第八路粗同步及数字自动增益控制模块。多路时频域同步单元2的一个输出端口，连接到信道估计与均衡单元3。信道估计与均衡单元3有一个输出端口，连接到解映射与译码单元4。其中：

所述多路下变频及下采样滤波单元1，用于对基带信号进行多路数字下变频操作得到多路零频信号，并对每一路零频信号进行下采样滤波操作。每路下变频及下采样滤波单元1都有一个输出端口，连接到多路时频域同步单元2的对应模块。

所述多路时频域同步单元2，包括：多路粗同步及数字自动增益控制模块21、选择模块22、检测支路模块23、并串转换模块24和纠正支路模块25。每一路粗同步及数字自动增益控制模块21用于对每一路下变频及下采样滤波器单元1的输出信号进行粗略检测当前帧的帧头，计算当前接收信号强度，根据当前接收信号强度进行功率调整,每一路粗同步及数字自动增益控制模块21都有两个输出端口，分别为接受强度指示信号和数据信号，将数据强度指示信号送给选择模块22，将数据信号送给选择模块22和并串转换模块24。选择模块22有一个输出端口，连接到检测支路模块23。检测支路模块有两个输出端口，分别为频偏信息和精确帧头信息，将这两个输出端口都连接到纠正支路模块25。并串转换模块24有一个输出端口，连接到纠正支路模块25。纠正支路模块25有一个输出端口，连接到信道估计与均衡单元3。若以八路OFDM接收机为例，多路时频域同步单元需要八个粗同步及数字自动增益控制模块21、一个选择模块22、一个检测支路模块23、一个并串转换模块24和一个纠正支路模块25。

所述信道估计与均衡单元3，包括：信道估计模块31和信道均衡模块32。信道估计模块31有一个输出端口，连接到信道均衡模块32。信道均衡模块32有一个输出端口，连接到映射与译码单元4。

所述解映射与译码单元4，包括：解映射模块41和译码模块42。解映射模块有一个输出端口，连接到译码模块42，该译码模块用于对解映射后的信号进行译码操作。

参照图4，所述检测支路模块23，包含：粗偏估计子模块231、纠偏子模块232、下采样子模块233、FFT子模块234、整偏估计子模块235和精同步子模块236。其中，粗偏估计子模块231有两个输出端口，分别为小数倍频偏和训练序列，该小数倍频偏和训练序列送给纠偏子模块232，该小数倍频偏送给纠正支路模块25。纠偏子模块232有一个输出端口，连接到下采样子模块233。下采样子模块233有一个输出端口，连接到整偏估计子模块234。整偏子模块235有两个输出端口，分别为训练序列和整数倍频偏信息，该训练序列送给精同步子模块236，该整数倍频偏信息送给纠正支路模块25。精同步子模块236有一个输出端口，连接到纠正支路模块25。

参照图5，所述纠正支路模块25，包含：纠偏子模块251、下采样子模块252、FFT子模块253。纠偏子模块251有一个输出端口，连接到下采样子模块252。下采样子模块252有一个输出端口，连接到FFT子模块253。FFT子模块253有一个输出端口，连接到信道估计与均衡单元3。

综上，对于一个八路的OFDM接收机，本发明中的多路时频域同步单元只需要八个粗同步及数字自动增益控制模块、一个粗偏估计子模块、两个纠偏子模块、两个下采样子模块、两个FFT子模块、一个整偏估计子模块、一个精同步子模块。而现有多路OFDM接收机FPGA实现方案中，多路时频域同步单元需要八个粗同步及数字自动增益控制模块、八个粗偏估计子模块、八个纠偏子模块、八个下采样子模块、八个FFT子模块、八个整偏估计子模块、八个精同步子模块。故本发明提出的低复杂度多路接收机大大的降低了多路OFDM接收机FPGA实现复杂度。

将本发明提出的低复杂度多路OFDM接收机和现有多路OFDM接收机分别进行FPGA实现，得到两种方案的FPGA资源占用情况,结果表明：本发明所用FPGA中的资源较之现有方案分别节省了60.8％的查找表LUT资源、46.7％的触发器FF资源、60.9％的DSP资源。

Claims (5)

1.一种基于FPGA的低复杂度多路OFDM接收机，包括：多路下变频及下采样滤波器单元(1)、多路时频域同步单元(2)、信道估计与均衡单元(3)和解映射与译码单元(4)，其特征在于:

所述多路时频域同步单元(2)，包括：

多路粗同步及数字自动增益控制模块(21)，用于对多路下变频及下采样滤波器单元(1)的输出信号进行粗略检测，得到当前帧的帧头，计算当前接收信号强度，根据当前接收信号强度进行功率调整,并将接收信号强度指示信号送给选择模块(22)，将功率调整后的数据信号送给选择模块(22)和并串转换模块(24)，将粗略帧头信息送给检测支路模块(23)；

选择模块(22)，用于依据接收信号强度指示信号，寻找信号强度最大的一路数据，将该路数据送给检测支路模块(23)；

检测支路模块(23)，用于估计频偏信息和定位精确帧头，将频偏信息和精确帧头信息送给纠正支路模块(25)；

并串转换模块(24)，用于将并行信号转换为串行信号送给纠正支路模块(25)；

纠正支路模块(25)，用于对串行信号进行频率同步和时频域转换处理，将经过处理后的信号送给信道估计与均衡单元(3)；

所述信道估计与均衡单元(3)，包括：

信道估计模块(31)，用于对接收信号的信道信息进行估计，将估计得到的信道信息和接收信号送给均衡模块(32)；

均衡模块(32)，用于对接收信号进行信道补偿，将经过信道补偿后的信号送给解映射与译码单元(4)进行解映射和译码操作。

2.根据权利要求1所述的接收机，其特征在于，所述的检测支路模块(23)，包括：

粗偏估计子模块(231)，用于对选择模块(22)的输出信号进行训练序列提取操作，对得到的训练序列进行粗略检测，得到当前帧的小数倍频偏，并将小数倍频偏和训练序列送给纠偏子模块(232)，将小数倍频偏送给纠正支路模块(25)；

纠偏子模块(232)，用于对训练序列进行纠偏操作，将经过纠偏的训练序列送给下采样子模块(233)；

下采样子模块(233)，用于对纠偏后的训练序列进行下采样，将经过下采样后的训练序列送给FFT子模块(234)；

FFT子模块(234)，用于对下采样后的训练序列进行时频域转换，将经过时频转换后的训练序列送给整偏估计子模块(235)；

整偏估计子模块(235)，用于对经过时频域转换后的训练序列进行整数倍频偏估计，并对训练序列进行纠整偏操作，将经过纠整偏的训练序列送给精同步子模块(236)，将整数倍频偏估计信息送给纠正支路模块(25)；

精同步子模块(236)，用于从经过纠整偏的训练序列中检测当前帧的精确帧头，将精确帧头信息送给纠正支路模块(25)。

3.根据权利要求1所述的接收机，其特征在于，所述的纠正支路模块(25)，包括：

纠频偏子模块(251)，用于对并串转换模块(24)的输出信号进行有效数据提取操作，对有效数据进行纠偏操作，将经过纠偏后得到的有效数据送给下采样子模块(252)；

下采样子模块(252)，用于对纠偏后得到的有效数据进行下采样，将经过下采样的有效数据送给FFT子模块(253)；

FFT子模块(253)，用于经过下采样后的有效数据的时频域转换，将经过时频域转换的有效数据送给信道估计域均衡单元(3)进行信道估计和补偿。

4.根据权利要求1所述的接收机，其特征在于，所述的多路下变频及下采样滤波器单元(1)，用于对基带信号进行多路数字下变频操作得到多路零频信号，并对每一路零频信号进行下采样滤波操作，将经过下采样滤波后的多路信号送给多路时频域同步单元(2)。

5.根据权利要求1所述的接收机，其特征在于，所述的解映射与译码单元(4)，包括：

解映射模块(41)，用于对信道估计与均衡单元(3)输出的信号进行解映射操作，将经过解映射后的信号送给译码模块(42)；

译码模块(42)，用于对解映射后的信号进行译码操作。

Images