CN1090858C - 确定复杂性的装置 - Google Patents

Abstract

本发明公开了一个复杂性确定装置(16)，它包括一个数据信号源和与该数据信号源相耦合、用于产生代表该数据信号的一个二次抽样信号的一个二次抽样系统(60)。一个可变位率(VBR)编码器(66)响应该二次抽样信号产生代表该二次抽样信号的一个编码信号。一个计数器(68)累计编码信号中的位数，并相应于累计的位数产生一个复杂性表示信号。

Description

确定复杂性的装置

本申请相关于一个采用正向分析确定数据信号的复杂性的装置。

对数据信号的复杂性有所指示，有时是很有用的。例如，有人曾提议对多个编码视频信号进行多路处理，其中每个信号都采用恒定位率(CBR)编码器进行编码。根据被编码的视频信号的复杂性，以及所有进行多路处理的视频信号的组合复杂性，分配给每个CBR编码器的位率被动态改变。在这种系统中，与具有相对较低复杂性的视频信号相比，具有相对较高复杂性的视频信号被分配较高的位率。

在另一个例子中，CBR编码器自身通过改变用于编码视频信号的量化步长(或量化级数)来维持其分配的恒定位率。采用较小的量化步长(或较多的量化级数)，编码需要较多的位；反之，采用较大的量化步长需要较少的位。量化步长通常随当前的瞬时位率而变化，以保持总体恒定的预定位率。

在上面两个例子中，每个进行多路转换的视频信号需要有一个复杂性表示信号。在多路处理例子中，分配给编码视频信号的CBR编码器的位率是根据这些复杂性信号来调节的。在CBR编码器例子中，除了当前的瞬时位率外，量化步长可以根据正在被编码的信号的复杂性来设定。

一种公知的测定视频信号的复杂性的方法，是测定对采用可变位率(VBR)编码器的那个视频信号进行编码时需要的位数，位数越多，表示复杂性越高，反之，位数越少，表示复杂性越低。这种复杂性测定可以超前于或并行于其它处理过程，这是一种被称之为正向分析的处理。由此产生的复杂性度量可用于控制随后的处理电路(如CBR编码器或多路复用系统)对该视频信号的处理。然而，VBR编码器是一个复杂的电子系统，对要在多路复用系统中进行多路处理的每个信号而言，需要包括一个VBR编码器，以便确定该信号的复杂性，这是很昂贵的，而且由于增加了复杂性电路，还会导致可靠性降低。

另一种测定正在由CBR编码器编码的视频信号的复杂性的建议是采用CBR编码过程中产生的参数。详细地说，在视频信号的一个预定时间周期内的平均量化步长与该周期内通过对该视频信号进行编码所产生的位数相乘的积被发现是随被编码的视频信号的复杂性而变化的，而与CBR编码器产生的预定的恒定位率无关。然而，这种测量是在编码过程中产生的，在图像或帧被编码之前是得不到的，这样一种处理被称之为反向分析。虽然这种测定可以用于估算后续帧的复杂性，但它不能用于CBR编码器自身来确定所需要的量化步长；如果复杂性突然发生变化，特别是从一个相对较简单的图像变为一个相对较复杂的图像，它还会导致多路复用系统的不准确运行。

因此，需要对数据信号的复杂性产生一种度量，它能在对数据信号本身进行处理的同时提供给处理系统，而且不需要很复杂的电子系统来产生复杂性测量。

本发明人已经认识到一个视频信号的复杂性也将准确地反映在相应于原始视频信号的一个视频信号中，但具有较低的空间和/或时间分辨率。如果对一个视频信号进行适当的二次抽样来产生一个降低了分辨率的视频信号，然后对后者进行VBR编码，那么由该编码处理产生的位数将准确地反映原始视频信号的复杂性。

根据本发明的原理，复杂性确定设备包括一个数据信号源和一个二次抽样系统，二者相互耦合，用于产生代表该数据信号的一个二次抽样信号；一个可变位率(VBR)编码器响应二次抽样信号，产生代表该二次抽样信号的一个编码信号；一个计数器累加编码信号中的位数，并且产生相应于累加位数的一个复杂性表示信号。

对降低了分辨率的一个视频信号进行编码的VBR编码器，与对全分辨率视频信号进行编码的VBR编码器相比，在尺寸上可能会大大缩小；此外，由这种设备进行复杂性测定可以通过正向分析产生，因此可以用于控制复杂性度量代表的视频帧的后续处理。

图1是包括了本发明的复杂性确定装置的一个多路复用系统的方框图；

图2是可用于图1所示的多路复用系统中的一个通道处理器的方框图；

图3是可用于图2所示的通道处理器中的一个MPEG编码器的一部分的方框图；

图4是可用于图1所示的多路复用系统中的一个位率分配器的方框图；

图5是可用于图2所示的通道处理器中的一个复杂性分析器的详细方框图。

图1是包括了本发明的一个多路复用系统的方框图。在图1中，所有信号通路都以单一信号线示出，然而，本领域的技术人员会理解所示的信号通路可以运载多位数字信号，这可以是以并行方式，这时的信号通路可能由多条信号线组成，也可以以串行方式，这时的信号通路可能是一条单一的数据线和/或包括一条数据和时钟信号线。对理解本发明不太有关的其它控制和时钟信号通路在图中被略去，以便使附图更为简化。

在图1中，多个输入端5被耦合到视频信号(通道1-通道K)的源(没有示出)，这些视频信号将要被一起通过一条数据链路传输。这些输入端5被耦合到与之相应的多个通道处理器10的各个数据输入端  这些通道处理器10的各个数据输出端被耦合到多路复用器(MUX)20的相应数据输入端1-K。多路复用器20的一个数据输出端被耦合到该多路复用系统的一个输出端15。输出端15被耦合到应用电路(没有示出)，以便经由传输链路传送多路复用数据流(MUX′ED DATA)。

每个通道处理器10又进一步包括一个复杂性输出端和一个控制输入端。每个通道处理器的相应复杂性输出端被耦合到位率分配器30的相应复杂性输入端，而位率分配器30的相应定额输出端则耦合到多个通道处理器10的相应的控制输入端。

在运行过程中，每个通道处理器在其控制输入端接收一个代表为下一个定额周期分配给它的位率的信号。然后通道处理器在其数据输入端为下一定额周期将该信号以分配的位率编码为数字编码信号。该编码数据信号被提供给多路复用器20的相应输入端。多路复用器20以公知的方式运行，将所有通道处理器的信号组合成一个经过多路处理后的数据流。然后同样采用公知的方式将该多路转换的数据流提供给包括数据链路的电路进行传输。

在编码过程中，通道处理器10在其复杂性输出端产生一个代表被编码的信号的编码复杂性的信号。位率分配器30从通道处理器10的复杂性输出端接收该信号，然后，根据所有这些复杂性信号，在多个通道处理器10之间动态调节下一定额周期的位率定额。在最佳实施例中，较复杂的信号相对于较简单的信号而言，被动态分配的位率要高。下面将描述确定视频信号复杂性的装置以及根据该复杂性分配位率的不同方法。

图2是一个通道处理器的方框图，该通道处理器可被用于图1所示的多路复用系统中。图2中与图1类似的部件被标上相同的标号，并且在下面不作详细的描述。在图2中，一个数据输入端5被耦合到一个视频信号源(没有示出)。该数据输入端5也被耦合到一个延迟部件12的输入端和一个复杂性分析器16的输入端。延迟部件12的输出端被耦合到恒定位率(CBR)编码器14的数据输入端。CBR编码器14的数据输出端被耦合到多路复用器(MUX)20(图1)的输入端。通道处理器10的一个控制输入端(“控制”)被耦合到CBR编码器10的定额输入端Q。复杂性分析器16的另一个输出端被耦合到通道处理器10的复杂性输出端(“复杂性”)以及CBR编码器14的复杂性输入端C。

在运行过程中，复杂性分析器16以下面描述的方式分析数据输入端5处的视频信号的复杂性。在该复杂性分析器16的输出端产生一个代表输入信号的复杂性的信号。该复杂性表示信号被提供给CBR编码器14和位率分配器30(图1)。响应这个复杂性信号(以及其它通道处理器10的复杂性信号)，位率分配器30向这个通道处理器10(和其它通道处理器10)的控制输入端(“控制”)提供代表分配给这个通道处理器10的位率的信号。CBR编码器14在其数据输入端和数据输出端之间提供一个数据通路，用于产生以恒定的位率编码的一个输出信号。响应定额输入端Q处来自通道处理器10的控制输入端(“控制”)的信号以及复杂性输入端C处来自复杂性分析器16的复杂性信号，维持恒定的位率。根据所分配的位率以及目前正以下面所述的方式被编码的视频信号的复杂性，控制视频信号的量化步长。

延迟单元12将视频信号延迟足够的时间，以使得复杂性分析器16产生复杂性表示信号，并使得位率分配器30为CBR编码器14产生位率分配信号。因此，响应已经产生的分配信号，一个位率分配信号与视频信号同时到达CBR编码器14。这提供了所需要的正向分析。延迟单元12可以以公知的方式由存储器或其它延迟单元组成，和/或可以包括其它处理电路或不需要响应视频信号的复杂性控制的传输通路。

在一个最佳实施例中，每个CBR编码器14是一个根据活动图像专家组(MPEG)制定的标准压缩和编码视频信号的编码器，称之为MPEG编码器。图3示出了部分MPEG编码器14的方框图。MPEG编码器14的公知部分将不作详细描述。为了简化起见，对理解本发明不太相关的MPEG编码器的其它单元在图中被略去。

在图3中，MPEG编码器14的数据输入端(“数据输入”)被耦合到延迟单元12(图2)的输入端，后者提供将要被压缩和编码的视频信号。数据输入端(“数据输入”)被耦合到帧缓冲器41的一个输入端。帧缓冲器41包括多个帧周期延迟周期延迟线和多个输出端，它所产生代表不同但暂时相邻的帧或图像的某些部分的相应信号。帧缓冲器41的多个输出端被耦合到运动估值器42的相应输入端。该运动估值器的一个输出端被耦合到一个离散余弦变换(DCT)电路43。DCT电路43的一个输出端被耦合到一个可变量化器(Qu)电路46的一个数据输入端。该可变量化器电路46的一个输出端被耦合到一个可变长度编码器(VLC)47的一个输入端。VLC47的一个输出端被耦合到一个输出缓冲器48的一个输入端。该输出缓冲器48的一个数据输入端被耦合到MPEG编码器14的一个数据输出端(“数据输出”)。该数据输出端(“数据输出”)被耦合到多路复用器20(图1)的一个相应输入端。

MPEG编码器14的定额输入端Q被耦合到位率分配器30(图1)的一个相应定额输出端。MPEG编码器14的该定额输入端Q被耦合到调节器49的一个第一控制输入端。MPEG编码器14的一个复杂性输入端C被耦合到复杂性分析器16(图2)。该复杂性输入端C被耦合到位率调节器49的一个第二控制输入端。位率调节器49的一个控制输出端被耦合到可变量化器46的一个控制输入端。

在运行过程中，MPEG编码器14在其数据输入端以由定额输入端Q和复杂性输入端C处的信号确定的一个恒定位率对视频信号进行压缩和编码。在一个最佳实施例中，MPEG编码器14对包括一系列图像组(GOP)，并且每组包含十二个顺序帧或图像的一个视频信号进行编码。GOP的持续时间是MPEG编码器14的定额周期。对每个GOP，MPEG编码器14从位率分配器30(图1)接收一个新的位率定额，并且从复杂性输入端接收代表该GOP的复杂性的一个信号。

帧缓冲器41接收并存贮代表目前正被编码的GOP中需要以下面描述的方式进行运动估算的十二个帧部分的数据。这一数据被提供给运动估值器42。在最佳实施例中，十二帧或图像的第一个被用作参考帧(I帧)，并通过运动估值器传送给DCT电路43。对其余的帧，在运动估值器42中为图像或帧中的多个16像素×16行的块中的每一个块产生一个运动向量，这既可以单单由先前帧(P帧)产生，也可以从先前帧和后续帧(B帧)内插而产生，所述的块在MPEG标准文献中被称之为宏块。如上所述，帧缓冲器41保持着运动估值器从先前帧进行估算或从先前帧和后续帧开始进行内插所需要的数据。然后将一个特定帧的所产生的运动向量与正在作估算的帧中的实际数据相比较，产生一个运动差值信号，并提供给DCT电路43。

在DCT电路43中，来自I帧的空间数据的16像素×16行宏块和来自P帧和B帧的运动差值信号被分为六个8像素×8行块(四个亮度块，两个色度块)，根据MPEG标准文献，这些块在该申请的其余部分被称为微块。对每一微块进行离散余弦变换。然后将产生的8×8块DCT系数提供给可变量化器46。对该8×8块系数进行量化，并以之字形次序进行扫描，然后提供给VLC47。被量化的DCT系数和代表GOP的其它边缘信息(与编码GOP的参数相关)在VLC47中采用行程编码进行编码，并提供给输出缓冲器48。

众所周知，控制VLC47的输出位率，从而保持MPEG编码器14的恒定分配位率的最直接方法是控制在可变量化器46中用于量化DCT系数的每一块的量化级数(或者换句话说，量化步长)。从位率调节器49向可变量化器46提供的控制信号执行这一控制功能。对每个GOP周期来说，位率调节器49接收该GOP的位率分配定额和复杂性表示信号。由于GOP的复杂性已经事先得知，因此对GOP的每一帧中的每个微块可以精确地确定量化步长。位率调节器49向可变量化器46提供一个控制信号，该可变量化器对GOP中正在量化的每个微块设置适当的级数，以保持该GOP周期的分配位率。位率调节器49也可以采用来自输出缓冲器48的在对一个GOP编码时所用的位数作为一个控制输入信号，如图3中的虚线所示。

在最佳实施例中，位率分配器30(图1)是一个计算机系统，它具有与多个通道处理器10中的各种电路部件相耦合的连接。图4是构成位率分配器30的硬件方框图。在图4中，微处理器(μP)31经由一条计算机系统总线35耦合到一个读/写存贮器(RAM)32、一个只读存贮器(ROM)33和一个输入/输出(I/O)控制器34。计算机系统的其它部件，如大容量存贮器件和用户终端，由于简化附图起见没有示出。I/O控制器34有多个与多个通道处理器10(图1)的相应复杂性输出端相耦合的输入端(“复杂性”)和多个与多个通道处理器10的相应定额输入端相耦合的输出端(“定额”)。

微处理器31、RAM32、ROM33和I/O控制器34以已知方式如计算机系统一样工作，以执行存储在ROM33中的程序，存储并抽取RAM32中的数据，以及从附接于I/O控制器34的装置接收数据和传输数据到这些装置。表示多个通道处理器10(图1)中正进行编码的视频信号的当前编码复杂性的数据是经“复杂性”输入端从在I/O控制器34的那些通道处理器的对应输出端接收的。微处理器31经计算机系统总线35从I/O控制器34抽取那些信号，确定每编码器的下一GOP的位定额；并将表示那些定额的信号经“定额”输出端提供给多个通道处理器10中相应的那些通道。

确定正在由一个MPEG编码器14(图3)进行编码的视频信号的编码复杂性的最佳方法是采用一个VBR编码器，该VBR编码器根据正在编码的视频信号处理一个视频信号，但所采用的分辨率被减小了。图5是根据该方法产生一个编码复杂性信号的复杂性分析器16(图2)的方框图。图5中为简化起见省去了各种时钟和控制信号，但是需要什么样的信号、以及这些信号所必要的定时和电压特征，都很好理解。

在图5中，由一个抗混淆滤波器62和一个二次抽样器64构成的一个二次抽样系统、一个VBR编码器66和一个位计数器68被耦合在一个数据输入端5和一个复杂性输出端(“复杂性”)之间。数据输入端5耦合到一个视频信号源(没有示出)，复杂性输出端耦合到位率编码器30(图1)和位率调节器49(图3)。

在运行过程中，复杂性正在被分析的视频信号首先受到二次抽样子系统60的处理。抗混淆滤波器62以公知的方式对输入视频信号进行滤波，以使二次抽样过程中可能产生的后生物减到最小。然后，这一滤波后的视频信号在二次抽样器64中被二次抽样。该二次抽样处理将减小信号的空间分辨率。例如，如果每隔一行进行一次删除，并且剩余行每隔一个像素进行一次删除，那么产生的视频信号在纵向和横向都作了一半的二次抽样。所产生的空间二次抽样后的视频的帧是原始视频信号中的像素数目的四分之一。还可以每隔一帧进行一次删除。所产生的视频信号在时间上被二次抽样为一半。当与先前的空间二次抽样相组合时，所产生的二次抽样信号的像素数目是原始视频信号中的八分之一。然而，在任一方向可以采用任意的二次抽样因子。

在一个最佳实施例中，原始(分辨率较高)视频信号以国际CCIR 601标准文献中指定的一个空间分辨率(720像素乘以480行)被编码。这个视频信号被适当地滤波并二次抽样为一个称之为小图像格式(SIF)具有352个像素×240行的分辨率较低的信号。该SIF视频信号的一个GOP随后被VBR编码器66编码。在位计数器68中对编码GOP中的位数进行累加。GOP中的累计位数，如同由VBR编码器66所编码的，是GOP的编码复杂性(指定为X_GOP)。这一复杂性测量值被提供给对该视频信号进行编码的CBR编码器14。

GOP中的帧或图像数被指定为N，它通常是恒定的。然而，N可以变化。而且不同的通道在不同的帧或图像速率下工作也是可行的。例如运载标准视频(美国)的通道在每秒30帧下工作，运载电影图像的通道在每秒24帧下工作，而运载动画片的通道在每秒15帧下工作。另外，在一个GOP中，不同的通道具有不同数目的图像或帧也是可以的。因此，不同的通道可以有不同的GOP时间周期。在这种情况下，为了准确地给通道分配位，对每个通道，用该通道的GOP时间周期(指定为GOP_时间)划分来自复杂性分析器16的GOP复杂性值，使得多个通道的GOP编码复杂性值在位率分配器30中被时间归一化。(见等式(1))。然后，归一化的GOP编码复杂性值(指定为Xnorm_Gop)被用于在不同的通道之间进行位分配。 $\mathrm{Xnor}{m}_{\mathrm{GOP}}=\frac{X_{\mathrm{GOP}}}{\mathrm{GO}{P}_{\mathrm{nme}}}---\left(1\right)$

为了简化传输，可以对编码复杂性值X_GOP作定标处理。在最佳实施例中，这个值被定标为一个8位的数。这个被定标的值被传送到位率分配器30(图4)，然后该位率分配器将对通道处理器10中的每一个处理器计算位的分配。计算机系统也可能需要在例如一个大容量存贮器(没有示出)中保存GOP复杂性值X_GOP的一个文件。

在下面的讨论中，Xⁱ将代表第i个通道处理器中的X_GOP或Xnorm_GOP中的适当一个。位率分配器30(图1)根据构成多个通道处理器10的所有K个通道处理器中的编码复杂性值产生代表传输链路中可获得的位的分配的相应“定额”信号。来自多路复用器20(图1)的输出端的预定传输链路位率(指定为R)在许多通道处理器10之间进行分配，以使得第i个通道处理器接收一个被指定为Rⁱ的位率分配。

在传输链路中向不同通道分配位率的一个方法，是对所有的通道处理器10(图1)，根据GOP的编码复杂性Xⁱ进行线性分配。在这一方法中，当该编码器的编码复杂性Xⁱ达到了所有编码器的总体编码复杂性时，每个处理器i接收总位容量R中的相同比例Rⁱ，(见等式(2))。然而，人们发现有一个下限位率分配，如果低于该位率分配，那么再现图像的质量将严重下降。 $R^i=\frac{X^i}{\underset{j=1}{\overset{K}{\mathrm{\Σ}}}{X}^j}R---\left(2\right)$

在传输链路中将位率分配给不同通道的另一种方法保证对每个编码器i有一个最小的位率分配RGⁱ，并且将剩下的位线性分配，如等式(2)中所表示的那样。(见等式(3))。根据经由通道传输的视频的总体预计复杂性，和/或对视频信号提供者所提出的通道报价，每个通道的所保证最小位率可以不同。 $R^i={\mathrm{RG}}^i+\frac{X^i}{\underset{j=1}{\overset{K}{\mathrm{\Σ}}}{X}^j}[R-\underset{j=1}{\overset{K}{\mathrm{\Σ}}}{\mathrm{RG}}^j]---\left(3\right)$

而在传输链路中向不同通道作位率分配的另一种方法是为每个编码器i提供一个加权因子Pⁱ，并且根据由加权因子Pⁱ加权后的编码复杂性值PⁱXⁱ按比例地作位分配(见等式(4))。如同在等式(3)的保证最小分配方法中那样，加权因子Pⁱ可能取决于经由通道传输的视频信号的总体预计复杂性和/或对视频信号提供者所提出的通道价格。 $R^i=\frac{P^i{X}^i}{\underset{j=1}{\overset{K}{\mathrm{\Σ}}}{P}^j{X}^j}R---\left(4\right)$

在传输链路中向不同通道分配位的最佳方法是将方程(4)表示的加权分配方法和将等式(3)表示的最小分配保证方法相结合。在这一方法中，保证每个通道有一个最小分配，而其余的位根据加权进行分配。(见等式(5))。如上所述，保证最小分配和加权因子都可能取决于经由通道传输的视频信号的总体预计复杂性和/或对视频信号提供者所提出的通道价格。 $R^i={\mathrm{RG}}^i+\frac{P^i{X}^i}{\underset{j=1}{\overset{K}{\mathrm{\Σ}}}{P}^j{X}^j}[R-\underset{j=1}{\overset{K}{\mathrm{\Σ}}}{\mathrm{RG}}^j]---\left(5\right)$

可以根据系统的其它参数进一步限定位分配Rⁱ。例如，人们发现有一个上限位率分配值，高于该值则看不见对再现图像质量的任何改进。因此在传输链路中分配超过该上限分配值的位是一种浪费。另外，传输链路的操作员也可以对每个通道采用一个最大位率分配R_max(它可以反映上述的上限位率分配值)和/或一个最小位率分配R_min。此外，由于在每个编码器中对输出缓冲器18(图2)的大小的限制，因此，对一个通道来说，在从一个GOP到下一个GOP的位率分配中可以采用一个增加α和/或减小β的最大增量，以减小分别由该通道位率分配中的变化所引起的缓冲器上溢或下溢的可能性。如上所述，上限位率分配值、最大和最小位率分配、以及增加和减小的最大增量对不同通道可以是不同的，并且可能取决于经由这个通道传输的视频信号的总体预计复杂性和/或对视频信号提供者所提出的通道价格。

如果这种限制施加在一个多路复用系统中，那么当根据等式(2)、(3)、(4)、(5)计算了位率分配之后，就对这些位率分配进行检查，以确定它们是否落入该通道目前的上限和下限之内。首先确定每个通道i的上限和下限。任一定额周期k(指定为Rⁱ _上限[k])的上限位率分配是先前的定额周期k-1内最大允许增加的分配和最大位率分配极限中的最小值，(见等式(6))。

        Rⁱ _上限[k]＝min{Rⁱ _max，(1+α)Rⁱ[k-1]}                (6)

任一定额周期k的下限位分配Rⁱ _下限[k]是先前定额周期k-1内最小允许减小的分配和最小位率分配极限中的最大值，(见等式(7))。然后对该通道的位率分配进行调节。

        Rⁱ _下限[k]＝man{Rⁱ _min(1-β)Rⁱ[k-1]}                  (7)

如果任何通道分配的位率超出任一极限值，那么将该通道的位率分配设定为该极限值，可利用的剩余位率在其它通道之中进行再分配。例如，如果根据等式(2)、(3)、(4)或(5)的计算，分配给通道i的位率大于按等式(6)所计算的该通道的上限，那么通道i的位率被设定为那个上限Rⁱ _上限[k]。反之，如果位率小于等式(7)中所计算的下限，那么将位率设定为那个下限Rⁱ _下限[k]，(见等式(8))。

如果等式(6)、(7)和(8)的限定运算改变了任何位率分配，那么根据等式(2)、(3)、(4)或(5)在不受限的通道之中重新分配剩下的可利用位率。然后再相对等式(6)、(7)和(8)中的限定检查这些通道。该循环过程反复进行，直到完成所有位率分配为止。在最佳实施例中，定额循环是GOP周期，它具有足够长的持续时间，因此在一个通道中从一个周期到下一周期位率分配的改变通常应该相对较小。因此，等式(6)、(7)、(8)应该很少使用。

上面所述的多路复用系统是作为一个并置系统来描述的。然而，多个通道处理器10可以放在离位率分配器30和多路复用器20较远的地方。在这样一种系统中，要在编码器和位率分配器之间建立通信链路。在这种情况下，在处理器10和多路复用器之间传输的某些位部分可以专用于传输处理器的复杂性信息。

Claims (10)

1.一种视频图像信号处理装置，包含主信号路径中的视频信号编码器(14)，和耦合到所述主信号路径的复杂性确定电路(16)，该主信号路径具有接收所述图像视频信号的帧序列的输入端，

所述装置包括：

一个二次抽样器(64)，在所述编码器(14)之前耦合到所述主信号路径，用于产生代表所述视频图像信号的一个二次抽样信号；

一个另外的可变位率编码器(66)，以下称为VBR编码器，它响应所述的二次抽样信号，用于产生VBR编码的二次抽样信号，由此所述VBR编码器响应对应于在所述主信号路径中由所述视频编码器(14)编码的视频信号、但具有减小的分辨率的视频信号；以及

一个计数器(68)，用于累加所述VBR编码信号中的位数，并且相应于累加位数产生一个复杂性表示信号，由此所述复杂性信号表示所述视频图像信号的复杂性，以及

应用所述复杂性表示信号的装置，以由所述主信号路径中的编码器(14)控制对所述视频信号的编码。

2.如权利要求1所述的视频图像信号处理装置，其中所述装置还包括：在所述二次抽样器(64)之前耦合在所述主信号路径中的一个抗混淆滤波器(62)。

3.如权利要求1或2所述的视频图像信号处理装置，其中所述二次抽样器(64)产生相应于所述图像信号、并且是在空间上进行二次抽样的所述二次抽样信号。

4.如权利要求1或2所述的视频图像信号处理装置，其中所述二次抽样器(64)产生相应于所述图像信号、并且是在时间上进行二次抽样的所述二次抽样信号。

5.如权利要求1或2所述的视频图像信号处理装置，其中：具有CCIR601分辨率的所述输入图像信号包括一系列帧，每个帧代表一个包含480行并且每行包括720个像素的图像，所述二次抽样器(64)产生具有由一系列帧组成的小图像格式(SIF)分辨率的所述二次抽样信号，每个帧包括352个像素。

6.如权利要求1或2所述的视频图像信号处理装置，其中所述复杂性表示信号是所述位数的比例表示。

7.如权利要求1或2所述的视频图像信号处理装置，其中所述位数的所述比例表示被定标为一个8位信号。

8.如权利要求1或2所述的视频图像信号处理装置，其中主路径中的所述视频信号编码器(14)是一恒定位率编码器。

9.根据权利要求1或2所述的视频图像信号处理装置，其中所述装置还包括一个在所述主路径信号编码器(14)之前的延迟部件(12)，以使所述编码与所述复杂性表示信号在时间上一致。

10、一种多个视频图像信号的多路复用系统，包括：

多路复用器(20)，具有多个输入端(1，2，…K)和一个输出端(15)；

多个通道处理器(10)，每个处理器具有用于所述视频图像信号之一的一个数据输入端(5)，一个产生代表所述视频图像信号复杂性的信号的复杂性输出端，一个控制输入端，以及一个耦合到多路复用器(20)的一个相应输入端、并以根据控制输入端处的信号设定的一个恒定位率产生一个编码信号的数据输出端，每个通道处理器(10)包括：如权利要求1或2所述的视频图像信号处理装置，每个通道处理器(10)的主信号路径中的视频信号编码器(14)具有耦合到所述通道处理器的控制输入端的定额输入端；以及

一个用于多个通道处理器(10)的位率分配器(30)，它具有多对相关的输入和输出端，每对相关于一个相应的通道处理器(10)，每对的输入端耦合到相关的通道处理器的复杂性输出端，每对的输出端耦合到相关的通道处理器的控制输入端，并且产生一个位率定额信号，使得在相关的通道处理器的数据输出端处的信号的位率与由相关的输入端处的信号表示的复杂性和由所有这些对的输入端处的信号表示的组合复杂性相关联。

Images