CN109075791A - 使用fet对的双轨电路 - Google Patents
使用fet对的双轨电路 Download PDFInfo
- Publication number
- CN109075791A CN109075791A CN201680085278.0A CN201680085278A CN109075791A CN 109075791 A CN109075791 A CN 109075791A CN 201680085278 A CN201680085278 A CN 201680085278A CN 109075791 A CN109075791 A CN 109075791A
- Authority
- CN
- China
- Prior art keywords
- fet
- circuit
- double track
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Abstract
示例实现方式涉及使用FET对的双轨电路。例如,根据本公开的电路可以包括耦合到双轨电路的第一场效应晶体管(FET)对、耦合到所述双轨电路的第二FET对以及耦合到所述第一FET对和所述第二FET对的控制器。所述控制器可以使用所述第一FET对和所述第二FET对来切换电源到所述双轨电路。所述双轨电路可以将电源从耦合到所述第一FET对的第一电源或耦合到所述第二FET对的第二电源提供到计算设备。
Description
背景技术
计算设备可以包括用于该计算设备与电子设备之间的连接、通信以及功率供给的多个通用串行总线(USB)端口。经由USB端口耦合到计算设备的电子设备不仅可以将信息传输到计算设备并从计算设备传输信息,而且可以与计算设备共享电源且因而影响计算设备的功率使用率。
附图说明
图1图示了根据本公开的针对使用场效应晶体管(FET)对的双轨电路的示例电路的图。
图2是根据本公开的针对使用FET对的双轨电路的示例系统的框图。
图3图示了根据本公开的针对使用FET对的双轨电路的示例方法。
具体实施方式
计算设备可以由多个电源供电。这种计算设备可以包括双轨电路。如本文中所使用,双轨电路指代耦合到多个电源的单个功率输出。耦合到多个电源的双轨电路可以要求在从一个电源切换到另一个电源时的协调。此外,与单轨电路形成对照,双轨电路可以具有较高电流以及对电压降的较高灵敏度。此外,可以选择高效的电源以对计算设备供电。由部件消耗的功率可以通过跨该部件的电压降并乘以经过它的电流而测量。由此,如本文中所使用的“高效”功率路径指代具有最少量的功率损耗的功率路径。也就是说,高效功率路径指代比其他功率路径耗散更少功率的功率路径,这导致与其他功率路径相比更少的功率损耗并最小化跨电压路径的电压降。
可以使用外部电路以监视跨双轨的电压并对从一个电源到另一个电源的切换进行协调。然而,FET双轨电路可能难以使用,特别是在从一个电源切换到另一个电源时。在这种电路中,制造商可能必须决定实现先断后通电路还是先通后断电路,以在不降低跨双轨的电压的情况下控制电源。如本文中所使用,先断后通电路指代被配置成在接合(例如,接通)新的一组接触部之前断开第一组接触部的开关。类似地,先通后断电路指代被配置成在先前连接路径被断开之前建立(例如,接通)新连接路径的开关。这两种类型的电路都可能降低性能。
例如,当先通后断电路被使用时,直通电流可能出现并损坏双轨FET。如本文中所使用,直通电流指代在这两种电源对双轨电路供电时发生的电流冲击。类似地,如果先断后通电路被使用,则双轨电压可能下降到使得由双轨供电的系统可能失灵和/或遭受性能下降的电平。在其他示例中,制造商可以使用允许这两种电源对双轨供电的二极管“或”(OR)电路,但是二极管可能在高电流应用中利用过多的功率。
此外,计算设备越来越多地被设计成具有USB类型C(type-C)能力,该USB类型C能力向USB类型C设备提供功率递送和/或从USB类型C设备接收功率。当计算设备从USB类型C设备接收到功率且还从适配器或其他电源接收到功率时,则可以使用双轨电路以对功率进行组合或从可用源之一供给功率。可用电源对计算设备而言可能不是提前已知的,且必须随着电源变得可用而被管理。如上面所讨论,管理双轨电路可能是富有挑战性的,尤其是随着电源变得可用而在这些电源之间进行切换。
相比而言,根据本公开,使用FET对的双轨电路可以管理双轨电路中的电源之间的切换。每个FET对可以提供被关断的FET对的FET中的体二极管的优点,且在FET对的FET被接通时耗散更少的功率。也就是说,如本文中所描述的那样,使用FET对的双轨电路在单个部件中提供了FET中的体二极管和FET两者的优点,并提供了具有最小功率损耗的多个电源之间的最优切换。如本文中所描述的那样,使用FET对的双轨电路可以选择高效功率路径,并使用FET对来切换到该高效功率路径。通过独立地控制FET并通过使用FET对,可以维持双轨电压而无需先断后通或先通后断电路。
图1图示了根据本公开的针对使用FET对的双轨电路的示例电路100的图。如图1中所图示,电路100可以包括耦合到双轨电路103的第一FET对101。类似地,电路100可以包括耦合到双轨电路103的第二FET对105。共同地,第一FET对101和第二FET对105可以经由FET体二极管形成二极管“或”(OR)双轨电路。
如图1中所图示,每个FET对(例如,101和105)可以包括多个部件。例如,FET对101可以包括串联布置的两个FET:102-1和102-2。FET对105可以包括串联布置的两个FET:102-3和102-4。如本文中所使用,FET或场效应晶体管指代使用电场以控制半导体材料中的沟道的形状和电导率的晶体管。FET对(诸如,FET对101)内的每个FET包括体二极管。可以以相反的方向设置FET对中的每个体二极管,以使得可以在两个FET都没有接通时阻止电流流动。102-2中的体二极管可以仅在FET 102-1接通时导通。
如图1中所图示,相对于FET对101的FET 102-1和FET对105的FET 102-4,FET对101的FET 102-2以及FET 102-3可以处于双轨电路103的输出的近端。由此,相对于FET对101的FET 102-2和FET对105的FET 102-3,FET对101的FET 102-1以及FET 102-4可以处于双轨电路103的输出的远端。
电路100可以包括耦合到第一FET对101和第二FET对105的控制器107。如本文中所使用,“控制器”指代包括控制电路100的另一部分的指令和硬件的电路100中的部件。控制器107可以执行多个操作,这些操作包括使用第一FET对101和第二FET对105来切换电源到双轨电路103。
如本文中所描述的那样,控制器107可以在电源的切换期间维持到双轨电路103的电流。也就是说,当在第一电源104-1与第二电源104-2之间进行切换时,控制器107可以维持到双轨电路103的电流。例如,控制器107可以检测第一电源104-1耦合到双轨电路103。控制器107可以检测新的电源(诸如,第二电源104-2)耦合到双轨电路。也就是说,控制器107可以检测第一电源104-1和第二电源104-2耦合到双轨电路103。控制器107可以进一步识别是与第一电源104-1相关联的功率路径还是与第二电源104-2相关联的功率路径最小化跨双轨电路103的电压降,例如,是第一电源104-1还是第二电源104-2更加高效。控制器107然后可以基于最小化电压降的电源(例如,高效功率路径)的识别来切换电源到双轨电路103。
在一些示例中,电路100可以包括耦合到双轨电路103的计算设备(未在图1中图示)。在这种示例中,双轨电路103可以将电源从耦合到第一FET对101的第一电源104-1或耦合到第二FET对105的第二电源104-2提供到该计算设备。
如本文中所描述,FET中的每一个(102-1、102-2、102-3和102-4)可以随着电源被切换而分别被促动。例如,控制器107可以发送关断FET 102-3的信号,同时FET 102-4仍然接通,使得控制器107可以从电源104-2切换到电源104-1。类似地,控制器107可以发送接通FET 102-1的信号,同时FET 102-2仍然关断。随后,控制器107可以接通FET 102-2并关断FET 102-4。可以接通FET 102-2并且可以基本上同时关断FET 102-4,使得到双轨电路的电压降被最小化。在其他示例中,在分离的时间处、尽管在所定义的时间段内,可以接通FET102-2并且可以关断FET 102-4。
尽管提供了图1中所图示的用于从电源104-2切换到电源104-1的示例,但是示例不是如此有限的。反过来也可以适用,使得电源从104-1切换到104-2,图1中所图示。在这种示例中,随着电源104-1对双轨电路103进行供给,FET 102-1和FET 102-2可以接通。FET102-3和102-4可以关断。控制器107可以指示FET 102-2关断,并指示FET 102-4接通。随后,控制器107可以指示FET 102-1关断,并指示FET 102-3接通。如本文中所描述,FET 102-1可以关断,并且FET 102-3可以基本上同时接通。
图2是根据本公开的针对使用FET对的双轨电路的示例系统211的框图。系统211可以包括能够与至少一个远程系统进行通信的至少一个计算设备。在图2的示例中,系统211包括处理器213和计算机可读储存介质215。尽管以下的描述提及单个处理器和单个计算机可读储存介质,但是该描述还可以适用于具有多个处理器和多个计算机可读储存介质的系统。在这种示例中,指令可以跨多个计算机可读储存介质而分布(例如,存储),并且指令可以跨多个处理器而分布(例如,由多个处理器执行)。
处理器213可以是中央处理单元(CPU)、基于半导体的微处理器和/或适于检索和执行存储在计算机可读储存介质215中的指令的其他硬件设备。处理器213可以对指令217、219、221、223或其组合进行获取、解码和执行。作为可替换方案或者除了检索和执行指令之外,处理器213可以包括至少一个电子电路,该电子电路包括用于执行指令217、219、221、223或其组合的功能的电子部件。
计算机可读储存介质215可以是存储可执行指令的任何电子、磁、光学或其他物理储存设备。因此,计算机可读储存介质215可以是例如随机存取存储器(RAM)、电可擦除可编程只读存储器(EEPROM)、储存驱动器、光盘等。在一些示例中,计算机可读储存介质215可以是非暂时性储存介质,其中术语“非暂时性”不涵盖暂时性传播信号。可以利用一系列处理器可执行指令217、219、221和223对计算机可读储存介质215进行编码。
参考图2,检测电源的连接的指令217在被处理器(例如,212)执行时可以使系统211检测第二电源到第二电源电路的连接。参考图1,第二电源电路可以指代将电源104-2耦合到双轨电路103的电路。类似地,第一电源电路可以指代将电源104-1耦合到双轨电路103的电路。由此,系统211可以检测新的电源(诸如,图1中所图示的电源104-1)耦合到双轨电路(诸如,图1中所图示的双轨电路103)。换句话说,系统211可以检测除现有电源外的电源可用于对双轨电路供电。
传输第一FET对信号的指令219在被处理器(例如,213)执行时可以使系统211将第一信号传输到耦合到第一电源的第一电源电路的FET对。如关于图1所描述,第一供给电路和第二供给电路可以形成双轨电路。被传输到第一电源的FET对的信号可以指示FET接通或关断。例如,将第一信号传输到第一电源电路的FET对的指令可以包括响应于接收到第一信号而关断第一电源电路的FET对上的FET的指令。参考图1,指令219可以指示控制器107发送关断FET 102-3的信号,使得控制器107可以从电源104-2切换到电源104-1。
传输第二FET对信号的指令221在被处理器(例如,213)执行时可以使系统211将第二信号传输到第二电源电路的FET对。也就是说,将第二信号传输到第二电源电路的FET对的指令221可以包括响应于接收到第二信号而接通第二电源电路的FET对上的FET的指令。再次参考图1,指令221可以指示控制器107发送接通FET 102-1的信号,使得控制器107可以从电源104-2切换到电源104-1。
对切换功率进行协调的指令223在被处理器(例如,213)执行时可以使系统211响应于第一信号和第二信号的传输而对将供给到双轨电路的功率从第一电源切换到第二电源进行协调。对切换供给到双轨电路的功率进行协调的指令223可以包括接通第二电源电路的FET对上的FET并基本上同时关断第一电源电路的FET对上的FET的指令。也就是说,参考图1,指令223可以指示控制器107接通FET 102-2并关断FET 102-4。
在一些示例中,系统211可以包括以下指令,该指令在被处理器(例如,213)执行时可以使系统211识别是第一电源还是第二电源导致较低量的由双轨电路引起的功率损耗。也就是说,系统211可以识别多个电源中的哪一个是更加高效的电源。
图3图示了根据本公开的示例电路300。如关于图1所讨论,电路300可以包括第一FET对301和第二FET对305。每个FET对可以耦合到双轨电路303。此外,经由FET对301和305,双轨电路303可以耦合到控制器307。如关于图1所讨论,控制器307可以检测电源耦合到双轨电路303。例如,控制器307可以检测电源304-2正在对双轨电路303供电。
此外,控制器307可以检测新的电源耦合到双轨电路303。如本文中所使用,“新的”电源指代先前未耦合到计算设备的电源。例如,控制器307可以检测新的电源304-1耦合到双轨电路303。响应于电源(例如,304-2)和新的电源(例如,304-1)两者的耦合,控制器307可以将该电源或该新的电源识别为用于双轨电路303的高效功率路径。如本文中所使用,“高效功率路径”可以指代导致跨双轨电路303的最低电压降的功率路径。也就是说,控制器307可以基于功率耗散、功率损耗和/或跨功率路径的电压降来确定多个功率路径中的哪一个是用于双轨电路303的更加高效的功率路径。
如本文中所讨论,电路300可以被配置成使得使用高效功率路径对双轨电路303供电。例如,控制器307可以分别促动耦合到双轨电路303的第一FET对301和第二FET对305。也就是说,控制器307可以指示第一FET对和第二FET对中的每一个上的近端FET(诸如,FET302-2和302-3)处于关断位置中。类似地,控制器307可以指示第一FET对和第二FET对中的每一个上的远端FET(诸如,302-1和302-4)处于接通位置中。
为了进一步说明,第一FET对301可以耦合到电源304-1,并且第二FET对305可以耦合到新的电源304-2。通过分别促动第一FET对301和第二FET对305来使用高效功率路径对双轨电路供电可以包括:使用控制器307来基本上同时关断第一FET对301上的近端FET302-2并接通第二FET对305上的远端FET 302-4。进一步地,控制器可以基本上同时关断第一FET对上的远端FET 302-1并接通第二FET对上的近端FET 302-3。
在本公开的上述详细描述中,参考了附图,这些附图形成该详细描述的部分,并且在这些附图中作为图示而示出了可以如何实践本公开的示例。这些示例被足够详细地描述以使本领域普通技术人员能够实践本公开的示例,并且应当理解,可以利用其他示例,并且可以在不脱离本公开的范围的情况下做出过程、电气和/或结构改变。
本文中的附图遵循编号惯例,其中第一个数字与附图图号相对应,并且其余数字标识附图中的元件或部件。可以添加、交换和/或消除本文中的各种图中示出的元件,以便提供本公开的多个附加示例。附加地,在图中提供的元件的比例和相对尺寸意图图示本公开的示例,而不应当在限制的意义上采用。如本文中所使用,“多个”元件和/或特征可以指代这种元件和/或特征中的一个或多个。
Claims (15)
1.一种电路,包括:
第一场效应晶体管(FET)对,耦合到双轨电路;
第二FET对,耦合到所述双轨电路;以及
控制器,耦合到所述第一FET对和所述第二FET对,所述控制器要使用所述第一FET对和所述第二FET对来切换电源到所述双轨电路;
其中所述双轨电路要将电源从耦合到所述第一FET对的第一电源或耦合到所述第二FET对的第二电源提供到计算设备。
2.如权利要求1所述的电路,其中所述第一FET对和所述第二FET对形成二极管“或”双轨电路。
3.如权利要求1所述的电路,其中:
所述第一FET对包括第一FET和第二FET;以及
所述第二FET对包括第三FET和第四FET;
其中相对于所述第一FET和所述第四FET,所述第二FET和所述第三FET处于所述双轨电路的输出的近端。
4.如权利要求1所述的电路,其中所述控制器要在电源的切换期间维持到所述双轨电路的电流。
5.如权利要求1所述的电路,其中所述控制器要:
检测第一电源和第二电源耦合到所述双轨电路;以及
识别是所述第一电源还是所述第二电源最小化跨所述双轨电路的电压降;
其中所述控制器要基于最小化所述电压降的电源的识别来切换电源。
6.一种包含指令的非暂时性计算机可读储存介质,所述指令在被执行时使计算设备的处理器:
检测第二电源到第二电源电路的连接;
将第一信号传输到耦合到第一电源的第一电源电路的场效应晶体管(FET)对,其中所述第一供给电路和所述第二供给电路形成双轨电路;
将第二信号传输到所述第二电源电路的FET对;以及
响应于所述第一信号和所述第二信号的传输,对将供给到所述双轨电路的功率从所述第一电源切换到所述第二电源进行协调。
7.如权利要求6所述的非暂时性计算机可读储存介质,包括以下指令,所述指令在被执行时使所述处理器:
识别是所述第一电源还是所述第二电源导致较低量的由所述双轨电路引起的功率损耗。
8.如权利要求6所述的非暂时性计算机可读储存介质,其中将所述第一信号传输到所述第一电源电路的FET对的指令包括以下指令,所述指令要:
响应于接收到所述第一信号而关断所述第一电源电路的FET对上的FET。
9.如权利要求6所述的非暂时性计算机可读储存介质,其中将所述第二信号传输到所述第二电源电路的FET对的指令包括以下指令,所述指令要:
响应于接收到所述第二信号而接通所述第二电源电路的FET对上的FET。
10.如权利要求6所述的非暂时性计算机可读储存介质,其中对切换供给到所述双轨电路的功率进行协调的指令包括以下指令,所述指令要:
接通所述第二电源电路的FET对上的FET,并基本上同时关断所述第一电源电路的FET对上的FET。
11.一种电路,包括:
耦合到双轨电路的第一场效应晶体管(FET)对和第二FET对;以及
控制器,耦合到所述双轨电路,所述控制器要:
检测电源耦合到所述双轨电路;
检测新的电源耦合到所述双轨电路;
将所述电源或所述新的电源识别为用于所述双轨电路的高效功率路径,其中所述高效功率路径具有跨所述双轨电路的最低电压降;以及
分别促动所述第一FET对和所述第二FET对,以使用所述高效功率路径来对所述双轨电路供电。
12.如权利要求11所述的电路,所述控制器要:
指示所述第一FET对和所述第二FET对中的每一个上的近端FET处于关断位置中;以及
指示所述第一FET对和所述第二FET对中的每一个上的远端FET处于接通位置中。
13.如权利要求11所述的电路,其中所述第一FET对耦合到所述电源,并且所述第二FET对耦合到所述新的电源。
14.如权利要求13所述的电路,所述控制器要:
基本上同时地关断所述第一FET对上的近端FET并接通所述第二FET对上的远端FET。
15.如权利要求13所述的电路,所述控制器要:
基本上同时地关断所述第一FET对上的远端FET并接通所述第二FET对上的近端FET。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2016/042691 WO2018017035A1 (en) | 2016-07-17 | 2016-07-17 | Dual rail circuitry using fet pairs |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109075791A true CN109075791A (zh) | 2018-12-21 |
CN109075791B CN109075791B (zh) | 2023-06-20 |
Family
ID=60995983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680085278.0A Active CN109075791B (zh) | 2016-07-17 | 2016-07-17 | 使用fet对的双轨电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10879901B2 (zh) |
EP (1) | EP3433933B1 (zh) |
CN (1) | CN109075791B (zh) |
TW (1) | TWI664522B (zh) |
WO (1) | WO2018017035A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7075172B2 (ja) * | 2017-06-01 | 2022-05-25 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
FR3083935B1 (fr) * | 2018-07-12 | 2022-07-29 | Finsecur | Systeme de commutation d'alimentation entre deux piles electriques |
US11705750B2 (en) * | 2020-06-25 | 2023-07-18 | Intel Corporation | Power negotiation sequence to improve user experience and battery life |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0736828A2 (en) * | 1995-04-06 | 1996-10-09 | Seiko Epson Corporation | Battery driven electronic apparatus and method of controlling power supply in the apparatus |
US6285091B1 (en) * | 1999-05-10 | 2001-09-04 | California Micro Devices Corporation | Voltage source switching circuit at reduced voltage drop levels |
US20020080663A1 (en) * | 2000-12-26 | 2002-06-27 | Atsushi Kameyama | Semiconductor integrated circuit |
US6578152B1 (en) * | 2000-02-04 | 2003-06-10 | Iomega Corporation | Dual power switching network system for isolating between different power supplies and applying appropriate power supply to a connected peripheral device |
US20100066431A1 (en) * | 2008-09-12 | 2010-03-18 | Nellcor Puritan Bennett Llc | Low power isolation design for a multiple sourced power bus |
JP2010233424A (ja) * | 2009-03-30 | 2010-10-14 | Metawater Co Ltd | 給電切替回路、給電切替装置 |
CN103944242A (zh) * | 2013-01-17 | 2014-07-23 | 株式会社田村制作所 | 二次电池的充电装置 |
CN104635899A (zh) * | 2013-11-11 | 2015-05-20 | 纬创资通股份有限公司 | 电源供应电路、电源供应系统以及电源供应方法 |
CN104777888A (zh) * | 2013-10-14 | 2015-07-15 | 苹果公司 | 通过多电源的软硬件协调控制减少计算机系统中的能耗 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2034937B (en) * | 1978-11-14 | 1983-01-06 | Philips Electronic Associated | Regulated power supply |
US4645954A (en) | 1985-10-21 | 1987-02-24 | International Business Machines Corp. | ECL to FET interface circuit for field effect transistor arrays |
US20030052658A1 (en) * | 1995-01-11 | 2003-03-20 | Baretich David F. | Method and apparatus for electronic power control |
AU3103300A (en) * | 1998-12-03 | 2000-06-19 | Virginia Tech Intellectual Properties, Inc. | Voltage regulator modules (vrm) with current sensing and current sharing |
US6724588B1 (en) | 1999-09-22 | 2004-04-20 | Dell Usa L.P. | Power supply selector |
US6377032B1 (en) * | 2000-07-20 | 2002-04-23 | Semtech Corporation | Method and apparatus for virtual current sensing in DC-DC switched mode power supplies |
US6920056B2 (en) * | 2001-10-31 | 2005-07-19 | Mobility Electronics, Inc. | Dual input AC and DC power supply having a programmable DC output utilizing single-loop optical feedback |
AU2003291338A1 (en) * | 2002-11-04 | 2004-06-07 | Gino Saccon | Solid state switch for arc welding |
US6819011B2 (en) * | 2002-11-14 | 2004-11-16 | Fyre Storm, Inc. | Switching power converter controller with watchdog timer |
US6892147B2 (en) | 2003-04-18 | 2005-05-10 | Dell Products L.P. | Information handling system including a power management apparatus capable of independently switching between a primary and secondary battery |
US20050037241A1 (en) | 2003-08-15 | 2005-02-17 | Intersil Americas Inc. | Power source selector and controller for multiple battery power supply |
US7254002B2 (en) * | 2003-11-12 | 2007-08-07 | Agere Systems Inc. | Reverse conduction protection method and apparatus for a dual power supply driver |
US7432687B2 (en) * | 2004-08-02 | 2008-10-07 | Electrovaya Inc. | High efficiency switching power supply |
US20060132111A1 (en) * | 2004-08-02 | 2006-06-22 | Jacobs James K | Power supply with multiple modes of operation |
EP1805880A2 (en) * | 2004-10-20 | 2007-07-11 | Ballard Power Systems Corporation | Power system method and apparatus |
US7525216B2 (en) | 2005-01-07 | 2009-04-28 | Apple Inc. | Portable power source to provide power to an electronic device via an interface |
US7688046B2 (en) * | 2005-07-25 | 2010-03-30 | Apple Inc. | Power converters having varied switching frequencies |
TW200818671A (en) | 2006-10-05 | 2008-04-16 | Holtek Semiconductor Inc | Direct-current (DC) power switching device |
US8008953B1 (en) * | 2008-11-07 | 2011-08-30 | Silego Technology, Inc. | Gate control circuit |
TWM388782U (en) | 2010-02-11 | 2010-09-11 | Eneraiser Technology Co Ltd | Dual power auto-switching loop and its isolation device thereof |
WO2012137210A2 (en) | 2011-04-06 | 2012-10-11 | Power Offer Electronics Ltd. | System, apparatus and method for uninterruptible power supply |
US9141123B2 (en) * | 2012-10-16 | 2015-09-22 | Volterra Semiconductor LLC | Maximum power point tracking controllers and associated systems and methods |
JP5611420B1 (ja) * | 2013-06-26 | 2014-10-22 | オムロンオートモーティブエレクトロニクス株式会社 | Dc−dcコンバータ |
WO2015011964A1 (ja) * | 2013-07-23 | 2015-01-29 | 横浜ゴム株式会社 | 空気入りタイヤ |
US9459646B2 (en) * | 2014-12-05 | 2016-10-04 | Broadcom Corporation | Voltage supply for supplying in zones voltages proportional to a master supply votlage using voltage mirroring |
US9696738B2 (en) * | 2014-12-24 | 2017-07-04 | Texas Instruments Incorporated | Low power ideal diode control circuit |
-
2016
- 2016-07-17 EP EP16909633.6A patent/EP3433933B1/en active Active
- 2016-07-17 WO PCT/US2016/042691 patent/WO2018017035A1/en active Application Filing
- 2016-07-17 CN CN201680085278.0A patent/CN109075791B/zh active Active
- 2016-07-17 US US16/097,823 patent/US10879901B2/en active Active
-
2017
- 2017-06-22 TW TW106120915A patent/TWI664522B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0736828A2 (en) * | 1995-04-06 | 1996-10-09 | Seiko Epson Corporation | Battery driven electronic apparatus and method of controlling power supply in the apparatus |
US6285091B1 (en) * | 1999-05-10 | 2001-09-04 | California Micro Devices Corporation | Voltage source switching circuit at reduced voltage drop levels |
US6578152B1 (en) * | 2000-02-04 | 2003-06-10 | Iomega Corporation | Dual power switching network system for isolating between different power supplies and applying appropriate power supply to a connected peripheral device |
US20020080663A1 (en) * | 2000-12-26 | 2002-06-27 | Atsushi Kameyama | Semiconductor integrated circuit |
US20100066431A1 (en) * | 2008-09-12 | 2010-03-18 | Nellcor Puritan Bennett Llc | Low power isolation design for a multiple sourced power bus |
JP2010233424A (ja) * | 2009-03-30 | 2010-10-14 | Metawater Co Ltd | 給電切替回路、給電切替装置 |
CN103944242A (zh) * | 2013-01-17 | 2014-07-23 | 株式会社田村制作所 | 二次电池的充电装置 |
CN104777888A (zh) * | 2013-10-14 | 2015-07-15 | 苹果公司 | 通过多电源的软硬件协调控制减少计算机系统中的能耗 |
CN104635899A (zh) * | 2013-11-11 | 2015-05-20 | 纬创资通股份有限公司 | 电源供应电路、电源供应系统以及电源供应方法 |
Non-Patent Citations (1)
Title |
---|
V.Y. POTANIN等: ""High-voltage-tolerant power supply in a low-voltage CMOS technology"", 《2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS》 * |
Also Published As
Publication number | Publication date |
---|---|
US20190140646A1 (en) | 2019-05-09 |
TWI664522B (zh) | 2019-07-01 |
EP3433933A1 (en) | 2019-01-30 |
TW201804283A (zh) | 2018-02-01 |
CN109075791B (zh) | 2023-06-20 |
EP3433933B1 (en) | 2023-11-01 |
US10879901B2 (en) | 2020-12-29 |
EP3433933A4 (en) | 2020-02-19 |
WO2018017035A1 (en) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10884466B2 (en) | Methods and systems for supplying and receiving power over ethernet | |
EP3345282B1 (en) | Usb power delivery dead-battery control | |
US9660456B2 (en) | Switching of conductor pair in power over ethernet system | |
CN109075791A (zh) | 使用fet对的双轨电路 | |
US20160141907A1 (en) | Battery management circuit and related techniques using mosfet power switch with intelligent switch control | |
KR20120124372A (ko) | 전력 및 데이터의 시간 도메인 다중화 | |
US9553525B2 (en) | Active bridge back powering protection and powered device interface with active bridge control | |
US7973562B1 (en) | Universal sink/source I/O module for industrial controller | |
KR101774179B1 (ko) | 회로에서의 전력 관리 | |
US7928606B2 (en) | Input device | |
US8578183B2 (en) | Server system with direct current transformation units receiving power on signal and generating operating voltage and ready signal | |
US9459681B2 (en) | Method and apparatus to control power supply to network device | |
US9494987B2 (en) | Processing system with low power wake-up pad | |
US10082854B2 (en) | Network device for supplying power over network and operation method of the same | |
KR102291472B1 (ko) | 유체 제어·측정 시스템의 전력 공급 장치 | |
CN104600966A (zh) | 栅极驱动电路、具有栅极驱动电路的开关设备和电源设备 | |
US8339065B2 (en) | Driving circuit and illumination apparatus using the same | |
CN105699733A (zh) | 电荷侦测装置 | |
KR101259859B1 (ko) | 지능형 릴레이 제어 장치 | |
JP2011221588A (ja) | 電子機器 | |
US11068037B2 (en) | Device having main and backup power | |
CN112398180A (zh) | 一种供电回路、搬运设备及供电控制方法 | |
KR101548500B1 (ko) | 홀센서를 이용한 통신기기의 복제 방지 회로 | |
JP2007060837A (ja) | 電子機器およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |