CN109072451B - 纳米多孔半导体材料及其制造 - Google Patents

纳米多孔半导体材料及其制造 Download PDF

Info

Publication number
CN109072451B
CN109072451B CN201780017477.2A CN201780017477A CN109072451B CN 109072451 B CN109072451 B CN 109072451B CN 201780017477 A CN201780017477 A CN 201780017477A CN 109072451 B CN109072451 B CN 109072451B
Authority
CN
China
Prior art keywords
npsi
mace
etching
noble metal
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780017477.2A
Other languages
English (en)
Other versions
CN109072451A (zh
Inventor
杰弗里·格罗斯曼
布伦丹·德里克·史密斯
亚廷·贾耶什·帕蒂尔
尼古拉·费尔拉利什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of CN109072451A publication Critical patent/CN109072451A/zh
Application granted granted Critical
Publication of CN109072451B publication Critical patent/CN109072451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Catalysts (AREA)
  • Silicon Compounds (AREA)
  • Weting (AREA)

Abstract

描述了用于形成纳米多孔半导体材料的方法。所述方法允许在半导体材料中以窄尺寸分布和超过400:1的纵横比形成亚10nm纳米孔的微尺度阵列。

Description

纳米多孔半导体材料及其制造
相关申请的交叉引用
本申请根据35 U.S.C§119(e)要求于2016年3月18日提交的美国临时申请序列号62/310,474的权益，其公开内容由此通过引用整体并入本文。
技术领域
本文描述的方面一般地涉及纳米多孔半导体材料和相关方法。
背景技术
纳米多孔半导体材料的生产对于许多当前的和潜在的应用(包括纳滤、热电材料、电池电极、光伏和催化)是重要的。在这些和其他应用的每个中，已经发现具有减小的孔尺寸、减小的孔间间距和增加的孔纵横比的纳米多孔半导体是有利的。然而，尽管纳米制造技术当前取得了进步，但是对于这些设计变量，纳米多孔半导体材料正在接近可及参数空间的极限。
因此，需要改进的方法用于生产纳米多孔半导体材料。
发明内容
本公开内容涉及纳米多孔半导体材料的合成。某些实施方案涉及利用金属辅助化学蚀刻法的合成技术。
在一个实施方案中，用于形成纳米多孔半导体材料的方法包括将多个纳米颗粒布置为靠近半导体基底。多个纳米颗粒中的至少一些纳米颗粒包括贵金属芯和包围贵金属芯的牺牲间隔层。所述方法还包括将包括贵金属芯和包围贵金属芯的牺牲间隔层的纳米颗粒中的至少一部分组装成密堆积阵列(close-packed array)，从多个经组装的纳米颗粒的至少一些纳米颗粒中除去牺牲间隔层的至少一部分以形成多个间隔的贵金属纳米颗粒，以及通过在多个间隔的贵金属纳米颗粒的至少一部分的位置处蚀刻半导体表面在半导体材料中形成多个孔。
在另一个实施方案中，方法包括从布置为靠近半导体基底的多个含贵金属的纳米颗粒中除去牺牲材料的至少一部分以靠近基底形成多个间隔的含贵金属的纳米颗粒的阵列，以及蚀刻靠近阵列的半导体表面以形成纳米多孔半导体材料。
在又一个实施方案中，纳米多孔半导体材料包括半导体材料和形成在半导体材料的表面中的多个孔。多个孔的平均孔直径小于10nm，并且多个孔限定了大于或等于半导体材料的表面积的10％的总孔面积。
在再一个实施方案中，方法包括靠近半导体基底形成多个贵金属岛，以及通过在多个贵金属岛的至少一部分的位置处蚀刻半导体表面而在半导体材料中形成多个孔。
当结合附图考虑时，本发明的其他优点和新特征将由以下本发明的多个非限制性实施方案的详细描述而变得明显。在本说明书与通过引用并入的文献包括矛盾和/或不一致的公开内容的情况下，应当以本说明书为准。
附图说明
将参照附图通过实例的方式描述非限制性实施方案，附图是示意性的并且不旨在按比例绘制。在图中，示出的每个相同或几乎相同的部件通常由单一数字表示。为了清楚起见，并非每个部件都标记在每个图中，在不需要图示以使本领域普通技术人员理解本发明的情况下，也没有示出本发明的每个实施方案的每个部件。在图中：
图1A是具有滴铸(drop-cast)的裸露50nm金纳米颗粒的晶体Si基底在MACE之前的SEM图像的再现；
图1B是与图1A中所示相似的Si基底在MACE之后的SEM图像的再现。
图1C是常规MACE工艺的示意性表示；
图1D是根据一个实例的具有滴铸的10nm芯SiO2-AuNP的晶体Si基底在MACE之前的SEM图像的再现；
图1E是与图1D相似的晶体Si基底在MACE之后的SEM图像的再现，示出了根据一个实例的纳米多孔Si材料；
图1F是根据一些实施方案的改进的MACE工艺的示意性表示；
图2A是根据一个实例的滴铸在Si基底上的5nm SiO2-AuNP的TEM图像的再现；
图2B是根据一个实例的滴铸在Si基底上的10nm SiO2-AuNP的TEM图像的再现；
图2C是根据一个实例的滴铸在Si基底上的5nm SiO2-AuNP的SEM图像的再现；
图2D是根据一个实例的滴铸在Si基底上的10nm SiO2-AuNP的SEM图像的再现；
图3A是根据一个实例的滴铸的5nm SiO2-AuNP催化MACE 15分钟的SEM图像的再现；
图3B是根据一个实例的滴铸的5nm SiO2-AuNP催化MACE 30分钟的SEM图像的再现；
图3C是根据一个实例的滴铸的5nm SiO2-AuNP催化MACE 60分钟的SEM图像的再现；
图3D是根据一个实例的滴铸的10nm SiO2-AuNP催化MACE 15分钟的SEM图像的再现；
图3E是根据一个实例的滴铸的10nm SiO2-AuNP催化MACE 30分钟的SEM图像的再现；
图3F是根据一个实例的滴铸的10nm SiO2-AuNP催化MACE 60分钟的SEM图像的再现；
图4A是根据一个实例的使用滴铸的5nm SiO2-AuNP经由60分钟的改进的mace生产的NPSi的SEM图像的再现；
图4B是图4A中所示的NPSi材料的Au芯和孔尺寸分布的直方图；
图4C是根据一个实例的使用滴铸的10nm SiO2-AuNP经由60分钟的改进的mace生产的NPSi的SEM图像的再现；
图4D是图4C中所示的NPSi材料的Au芯和孔尺寸分布的直方图；
图5A是根据一个实例的用5nm SiO2-AuNP经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图5B是根据一个实例的用10nm SiO2-AuNP经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图5C是示出图5B的SEM图像的EDS分析的图；
图6A是根据一个实例的用5nm SiO2-AuNP和30分钟的蚀刻时间经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图6B是根据一个实例的用5nm SiO2-AuNP和60分钟的蚀刻时间经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图7A是根据一个实例的用5nm SiO2-AuNP和30分钟的蚀刻时间经由改进的MACE工艺生产的NPSi样品在刚蚀刻之后的SEM图像的再现；
图7B是在使图7A的NPSi样品处于空气中两个月之后样品的SEM图像的再现；
图8A是根据一个实例的Si基底上的溅射的Ag岛的SEM图像的再现；
图8B是根据一个实例的Si基底上的溅射的Ag岛的TEM图像的再现；
图8C是示出由图8B的TEM图像计算的Ag岛尺寸的直方图的图；
图9A是根据一个实例的Si基底上的溅射的Au岛的SEM图像的再现；
图9B是根据一个实例的Si基底上的溅射的Au岛的TEM图像的再现；
图9C是示出由图9B的TEM图像计算的Au岛尺寸的直方图的图；
图10A是示出由图8B的TEM图像计算的Ag岛之间的间距的直方图的图；
图10B是示出由图9B的TEM图像计算的Au岛之间的间距的直方图的图；
图11A是根据一个实例的用溅射的Au岛催化剂蚀刻的NPSi的SEM图像的再现；
图11B是根据一个实例的用溅射的Ag岛催化剂蚀刻的NPSi的SEM图像的再现；
图11C是根据一个实例的用溅射的Au岛催化剂蚀刻的NPSi的SEM截面图像的再现；
图11D是根据一个实例的用溅射的Ag岛催化剂蚀刻的NPSi的SEM截面图像的再现；
图12A是根据一个实例的用于制备NPSi样品的平面薄片的方法的示意性表示；
图12B是根据一个实例的平面薄片的TEM视角的示意性表示；
图12C是根据一个实例的未暴露于MACE工艺的天然Si的平面薄片样品的TEM图像的再现；
图12D是根据一个实例的用溅射的Au催化剂蚀刻的NPSi的平面样品的TEM图像的再现；
图13是示出根据一个实例的用溅射的Au和Ag催化剂蚀刻并用TiO2涂覆的NPSi的反射光谱的图。
图14A是根据一个实例的用溅射的Au岛蚀刻并用TiO2涂覆的NPSi的SEM截面图像的再现；
图14B是示出根据一个实例的图14A在两个不同的点处的SEM图像的EDS能谱的图；以及
图15示出根据一个实例的经ALD涂覆的NPSi的XPS分析的图。
具体实施方式
本发明人已经认识到并理解当前的纳米制造技术并不总是很好地适用于在保持精细地控制所得纳米多孔半导体材料的形貌的能力的同时以可扩展的方式生产纳米多孔半导体材料。例如，最近证明了当前现有技术的与深反应性离子蚀刻结合的电子束光刻能够制造壁厚为6.7nm且纵横比为50:1的纳米桶结构。虽然潜在地可用于制造纳米电子学中的特定部件，但是电子束光刻的极高成本和长加工时间将该技术限制于平方微米的器件尺寸，因此对于需要较大的器件尺寸的任何上述应用而言，其不是合适的技术。嵌段共聚物光刻作为电子束光刻的更加可扩展的替代方案已经备受关注，并且最近将其与等离子体蚀刻结合使用以生产具有17:1的纵横比的亚10nm特征件。然而，这两种技术仍然需要在真空中用离子轰击基底，因此，其在集成为高生产量的制造过程(例如先前提到的应用所需的过程)的能力方面受到固有地限制。
还探索了基于溶液的技术作为基于光刻的技术的替代方案。例如，金属辅助化学蚀刻(MACE)是这样的电化学技术：其经由简单的、可扩展的且低成本的基于溶液的过程，依赖于半导体材料中的纳米孔的贵金属催化的各向异性蚀刻。例如，对于沉积在硅(Si)基底的表面上并且放置在氢氟酸(HF)和过氧化氢(H2O2)的水溶液中的金催化剂，可以如下解释一般的反应机理。首先，H2O2在构成阴极反应的纳米颗粒表面处被还原。空穴(h+)在该还原中产生并从颗粒扩散至Si基底，其随后在阳极处被HF氧化并溶解。整个反应还包括将质子(H+)还原成氢，其作为气体(H2)被释放。随着蚀刻的进行，金纳米颗粒经由范德华相互作用保持其靠近Si，从而继续催化该反应。
最近，MACE已成为其中在正性特征件(例如纳米线)和包含纳米孔的负性特征件的蚀刻中实现贵金属图案的大量工作的焦点。经由MACE形成负性纳米孔的常用方法包括在半导体表面上沉积胶体纳米颗粒催化剂，沉积薄膜并去湿，或者从溶液中生长。在这些技术中，通过滴铸或类似方法沉积预合成的贵金属纳米颗粒提供了对催化剂尺寸、单分散性和位置的最大程度的控制。虽然该方法固有地为低成本且非常可扩展的，但是与具有与基底相平的界面的互连光刻限定的、溅射的或生长的图案相比，纳米颗粒沿晶体取向的蚀刻迁移率难以控制得多。已经发现这导致颗粒在横向上的偏移和各向异性的部分损失，引起孔深度和方向的显著变化。这种现象的原因可能包括颗粒的非球形性质、由产生的氢气引起的颗粒移位、以及空穴从颗粒至周围的半导体材料的非均匀的注入。这种挑战对于非常小的纳米颗粒是复杂的，因为其形状变得由刻面主导而不再类似球体。
考虑到上述，本发明人已经认识到并理解了与用于生产纳米多孔半导体材料的方法相关的许多益处，所述方法克服了上述与常规光刻技术和MACE技术相关的缺点。例如，与现有方法相比，本文描述的方法可以允许生产具有更小的孔尺寸、更小的孔间间距和更大的孔纵横比的纳米多孔半导体材料，同时还可扩展至更大的面积和器件尺寸。
根据本发明的一个实施方案，用于生产纳米多孔半导体材料的方法包括将多个纳米颗粒布置在半导体基底的表面上(例如，通过纳米颗粒的溶液的滴铸)，并且经由溶剂蒸发使纳米颗粒自组装成密堆积的单层阵列。每个纳米颗粒包括包围较小的贵金属纳米颗粒芯的牺牲间隔层。例如，在某些实施方案中，贵金属纳米颗粒芯可以包含金、银、铂和/或钯，牺牲间隔层可以为氧化物，例如二氧化硅(SiO2)。在半导体材料经纳米颗粒的层涂覆之后，将其浸入蚀刻溶液(例如，包含诸如氢氟酸的酸和诸如过氧化氢的氧化剂的MACE溶液)中，并且牺牲间隔层被部分地或完全地除去，在半导体的表面上留下良好间隔的贵金属纳米颗粒(包含一些残留的牺牲材料或不包含牺牲材料)的阵列。因此，在沉积和自组装期间，牺牲间隔层使贵金属纳米颗粒之间保持最小分离。本发明人发现，这些间隔开的贵金属纳米颗粒可以随后催化蚀刻到半导体表面中以形成与用常规的基于溶液的蚀刻技术可实现的那些相比具有更小的直径、更小的孔间间距和大的孔纵横比的纳米孔。不希望受任何特定理论的束缚，可以通过分别控制催化的贵金属纳米颗粒的尺寸和牺牲间隔层的厚度来控制经蚀刻的孔的尺寸和孔间间距。
在某些实施方案中，形成纳米多孔半导体材料的方法包括将多个含贵金属的纳米颗粒布置为靠近半导体基底。如本文所使用的靠近半导体基底布置的纳米颗粒通常是指邻近半导体基底的表面布置的纳米颗粒，其可以包括至少一部分纳米颗粒与基底直接接触。应理解，可以使用任何合适的方法(例如滴铸、旋涂、诸如Langmuir-Blodgett槽的自组装单层形成技术等)将多个含贵金属的纳米颗粒布置在表面上。
如上所述，在一些情况下，含贵金属的纳米颗粒包括由牺牲材料(例如，牺牲间隔层)至少部分地包围的贵金属芯。如本文所使用的牺牲材料通常是指意图在对半导体基底进行处理以在其中形成孔之前被至少部分地除去的材料，并且可以通过将牺牲材料暴露于溶解牺牲材料的环境(例如，溶剂)来除去牺牲材料。例如，如上所述，在一个实施方案中，牺牲材料可以包含SiO2，其可以经由暴露于MACE溶液中的HF而被快速溶解。然而，应理解，其他牺牲材料和/或溶剂也可能是合适的，因为本公开内容在这方面没有限制。
根据特定实施方案，含贵金属的纳米颗粒可以为具有任何合适形状的纳米结构，包括但不限于球形、棒形、线形、立方体、金字塔形、棱柱形和不规则形状。此外，含贵金属的纳米颗粒的贵金属芯可以具有与纳米颗粒的整体形状大致相同的形状，或者芯可以具有与纳米颗粒不同的形状。因此，应理解，对于贵金属芯和/或含贵金属的纳米颗粒，本公开内容不限于任何特定形状和/或配置。
在一些实施方案中，多个含贵金属的纳米颗粒可以组装成阵列，例如纳米颗粒的密堆积阵列。如本文所使用的阵列通常是指至少部分有序的图案，例如二维图案，其中多个纳米颗粒的至少一部分相对于彼此具有相似的间距。密堆积阵列是指其中纳米颗粒的至少一部分与其最近邻的纳米颗粒中的两个或更多个直接接触的阵列。例如，在六方密堆积阵列中，每个纳米颗粒可以与六个最近邻的纳米颗粒直接接触。在一些实施方案中，多个含贵金属的纳米颗粒可以以密堆积阵列与直接接触的邻近纳米颗粒的牺牲材料排列。在除去牺牲材料之后，贵金属芯可以保留在不密堆积的阵列中(即，间隔的阵列)。如上所述，多个纳米颗粒可以自组装以形成阵列，即，在将纳米颗粒布置为靠近半导体基底之后，纳米颗粒可以自然地使自己排列成有序图案。在一些情况下，自组装可以通过溶剂的蒸发来驱动，例如其中分散有纳米颗粒的水溶液。
根据另一个实施方案，用于生产纳米多孔半导体材料的方法包括在半导体基底的表面上形成多个贵金属岛。在一些情况下，形成贵金属岛可以包括经由适当的沉积过程将贵金属沉积到半导体基底上，以及通过贵金属与半导体基底的界面能而使岛自组装。在一些情况下，贵金属岛的自组装可以产生尺寸和间隔均匀的岛。在形成贵金属岛之后，通过蚀刻(例如，通过将半导体浸入MACE溶液中)在半导体基底中形成多个孔。与上面讨论的实施方案类似，本发明人已经认识到，贵金属岛可以催化半导体表面的蚀刻以形成与用常规的基于溶液的蚀刻技术可实现的那些相比具有更小的直径、更小的孔间间距和大的孔纵横比的纳米孔。
应理解，贵金属岛可以通过任何合适的沉积过程形成。例如，在一些实施方案中，可以通过物理气相沉积过程(例如溅射过程(例如，磁控溅射)、电子束辅助蒸镀或热蒸镀)来沉积薄的贵金属层。如上所述，贵金属岛可以通过贵金属-半导体界面的界面能自然地形成。不希望受任何特定理论的束缚，在一些实施方案中，贵金属岛的尺寸和间距可以通过适当地控制半导体表面的表面能和/或沉积过程的一个或更多个方面(例如沉积的材料量)来控制。此外，在一些情况下，特定的沉积过程可以在贵金属岛催化剂与半导体基底表面之间产生平面界面，其可以允许高度各向异性的蚀刻行为，这可能导致更高纵横比的孔。
如本文所使用的蚀刻通常是指经由暴露于蚀刻溶液来化学除去(例如，半导体基底)的一部分。在一些实施方案(例如利用MACE工艺的实施方案)中，蚀刻过程可能受到基底(例如，半导体基底)表面上的催化剂的存在的影响。因此，根据一些实施方案的方法可以包括以受催化剂颗粒的阵列(例如在沉积过程(例如，溅射过程)之后形成的贵金属纳米颗粒或贵金属岛的阵列)影响的图案来蚀刻基底的表面。特别地，可以通过催化剂颗粒在阵列中的位置至少部分地确定蚀刻到基底中的特征件的图案。此外，应理解，本公开内容不限于任何特定的催化剂颗粒。例如，贵金属催化剂颗粒(例如，纳米颗粒和/或岛)如上所述，并且可以包括贵金属，例如金、银、铂、钯等。此外，在一些实施方案中，由其他金属(例如，铜)制成的催化剂颗粒也可能是合适的。
在一些实施方案中，本文描述的方法可以用于形成孔尺寸和/或孔间间距小于15nm、小于10nm或小于6nm的纳米多孔半导体材料，并且孔的纵横比可以大于50:1、大于75:1、大于100:1、大于200:1、大于300:1、或大于375:1、或大于400:1。在某些实施方案中，纳米多孔半导体材料的孔隙率可以大于5％、大于10％、或大于15％。例如，在一个实施方案中，孔隙率可以为约18％。如本文所使用的孔隙率是指由孔覆盖的半导体材料的总表面积的分数(即，由孔限定的孔的总面积除以半导体基底的总表面积)。合适的半导体材料包括但不限于硅、砷化镓、磷化铟、锗和硅-锗合金；根据特定实施方案，半导体材料可以是结晶的(即，单晶的或多晶的)。
此外，应理解，本公开内容不限于任何特定的蚀刻溶液。在一些实施方案中，包含酸(例如，氢氟酸)与氧化剂的混合物的MACE溶液可能是合适的，并且特定的酸和氧化剂可以基于被蚀刻的特定半导体材料来选择。例如，氢氟酸与过氧化氢的混合物可以适用于蚀刻硅，并且硫酸与高锰酸钾的混合物可以适用于蚀刻砷化镓和磷化铟。
在某些实施方案中，本文描述的方法还可以包括在纳米多孔半导体材料的孔的表面上沉积功能层。例如，可以用氧化物材料(例如铝氧化物(例如，Al2O3)或钛氧化物(例如，TiO2))或其他材料(例如氮化物)对孔表面进行功能化。应理解，可以使用任何合适的沉积技术来沉积功能层，包括但不限于原子层沉积(ALD)和化学气相沉积(CVD)。
实施例
以下实施例旨在说明本发明的某些实施方案，而不是例示本发明的全部范围。
实施例1-经涂覆的纳米颗粒催化剂
在一组说明性实施例中，使用完全基于溶液的改进的MACE工艺来合成具有亚10nm直径、亚10nm孔间间距和超过100:1的孔纵横比的纳米多孔硅(NPSi)。该方法同时允许制造新尺寸范围的有序纳米孔阵列，增加纳米颗粒催化的MACE的蚀刻均匀性和各向异性，并且相对于常规光刻MACE方法显著改善该过程的可扩展性和高的生产量性质。如以下更详细讨论的，通过首先在晶体Si基底上滴铸二氧化硅-壳金纳米颗粒(SiO2-AuNP)来进行简单的两步法。然后溶剂蒸发促进SiO2-AuNP自组装成密堆积的单层阵列。其次，将经SiO2-AuNP单层涂覆的Si浸入MACE溶液中使得二氧化硅壳被HF快速消耗，在表面上留下良好间隔的裸露AuNP的阵列。然后这些AuNP以先前在亚10nm范围内未观察到的蚀刻精确度和一致性无缝地催化纳米孔形成。通过高分辨率的透射电子显微镜(TEM)和扫描电子显微镜(SEM)，分别表征了在MACE之前的沉积SiO2-AuNP单层和在MACE之后的纳米孔的阵列，允许详细监测所得NPSi的孔尺寸、孔间间距和孔纵横比。
SiO2-AuNP(5nm和10nm金芯)购自Sigma-Aldrich USA。将5nm金芯颗粒用H2O稀释两倍，接着用丙酮稀释五倍。将10nm金芯颗粒用丙酮稀释两倍。硅晶片(VirginiaSemiconductor Inc.)是硼掺杂的，电阻率为0.001Ω·cm至0.01Ω·cm，厚度为275μm+/-25μm。将所制备的溶液滴铸在硅晶片上并使其在空气中干燥。然后将经涂覆的基底添加至MACE溶液(5.65M HF，0.12M H2O2)中持续不同的时间，如以下更详细地描述的。将样品移出并用去离子水冲洗以使反应停止。为了使孔截面成像，使用原子层沉积(ALD，CambridgeNanoTech Savannah)用Al2O3来填充孔用于多孔结构的保存和图像对比。使用ImageJ和MATLAB分析来自SEM和TEM图像的颗粒尺寸和孔尺寸。使用Zeiss Ultra Plus FieldEmission SEM、具有SEM(附带有EDAX能量色散X射线光谱仪[EDS]检测器)的FEI Helios660聚焦离子束(用于截面研磨)和JEOL 2100透射电子显微镜使样品成像。
如上所述，经由常规MACE工艺使用由溶液沉积的贵金属纳米颗粒在Si中催化纳米孔的蚀刻提供了作为制造NPSi的可扩展路线的益处。图1C示意性地示出了常规的MACE工艺，其中首先将包含分散在溶剂中的胶体纳米颗粒的溶液110沉积在硅基底120上。使溶剂蒸发，在硅基底120上留下AuNP 130，随后，AuNP催化蚀刻。然而，如图1A至1C所示，该方法伴随着其自身的一系列挑战，首先是控制纳米颗粒布置在表面上，其次是确保颗粒在该过程期间在垂直于基底表面的方向上蚀刻。前者由于在溶剂蒸发期间控制纳米颗粒在溶液和在自组装过程二者中的行为的许多复杂的力而变得困难。这些包括范德华力、静电力、空间位阻力、溶剂化力、消耗力、毛细管力、对流力和摩擦力。这些相互作用的结果是纳米颗粒通常倾向于不形成周期性间距的单层，而是表现出成簇行为。在图1A至1B(比例尺为100nm)中显示了这样的现象。图1A示出了经由溶液的滴铸沉积在晶体Si晶片120上的裸露50nm AuNP130的聚集。该行为特别不利于经由MACE工艺蚀刻纳米孔。图1B示出了使用类似的裸露50nmAuNP聚集组来蚀刻纳米孔的尝试，纳米颗粒的聚集组导致了相对较大的不均匀凹陷140的蚀刻。该尝试的结果是在Si中相对较大的不均匀凹陷130(对大多数需要尺寸控制的单个孔的相关应用几乎没有用的形貌)的蚀刻(图1C-2)。常规MACE工艺中的另一些潜在不期望的结果包括纳米催化剂的横向蚀刻(图1C-3)或者完全没有蚀刻(图1C-4)。AuNP被理解为优先在<100>方向上催化蚀刻，但是由于来自其他周围催化剂及其自身刻面的空穴的不均匀注入或者由蚀刻期间产生的氢气引起的移位也可能偏离该路径。
相比之下，在图1D至1F中示出了根据本公开内容的改进的MACE工艺，其包括在晶体Si基底上来自溶液的SiO2-AuNP单层阵列的自组装。整个过程在图1F中示意性地示出。在硅基底120上滴铸含有胶体SiO2-AuNP 160的溶液150。SiO2用作牺牲间隔层，其在沉积和自组装期间用于保持AuNP芯之间的分离，并且如图1D和1F所示，SiO2-AuNP 160在溶剂蒸发之后组装成良好间隔的阵列。在浸入MACE蚀刻剂中后，SiO2壳被快速消耗，留下周期性间隔的AuNP 130，其使蚀刻过程开始以形成NPSi材料170。图1D描绘了具有10nm金芯和15nm至20nm厚的SiO2壳的SiO2-AuNP的单层，而图1E显示了经蚀刻的Si基底，即NPSi材料170，其最初以相似的单层被涂覆，接着暴露于MACE溶液一小时。图1D至1E中的比例尺为100nm。
可以使用能够将壳厚度范围精确控制在2nm至90nm的正硅酸乙酯(TEOS)作为前体以简单的溶液化学过程合成SiO2-AuNP。在该实施例中，使用5nm和10nm直径的金芯SiO2-AuNP(15nm至20nm的SiO2壳厚度)以探索NPSi中的新的孔尺寸范围以及实现孔尺寸和孔间距控制的精细程度。图2A和2B分别显示了由丙酮与超纯水的水溶液滴铸到(100)Si晶片上的5nm和10nm SiO2-AuNP的TEM图像，比例尺为100nm，以及对于图2A和2B中的每一个，插图比例尺为40nm。通过TEM的分析(图2A、2B)示出外部SiO2壳和良好间隔的内部金芯二者。单层的一些区域表现出良序的六方密堆积图案，而其他的稍微间隔较大。还可观察到在更密堆积的单层之上形成稀疏双层的区域(图2A)。在以下孔隙率、孔间间距和过程控制的上下文中更详细地讨论这些部分双层在MACE期间的行为。图2C和2D示出了在多个微米内的相似的5nm和10nmSiO2-AuNP阵列的较低放大倍数的SEM图像，阐明了催化剂沉积的可易扩展性。比例尺在图2C中为1μm并且在图2D中为500nm，以及插图比例尺为100nm。虽然需要进行进一步探索和优化不同沉积技术(例如倾斜组装)以实现SiO2-AuNP催化剂的厘米级阵列，但是其实现不存在根本障碍。
为了显示改进的MACE工艺的基于时间的进展，将滴铸样品暴露于蚀刻剂溶液15分钟、30分钟和60分钟。特别地，图3A至3C分别示出在15分钟、30分钟和60分钟之后的5nm金芯颗粒的SEM。类似地，图3D至3F分别示出在15分钟、30分钟和60分钟之后的10nm金芯颗粒的SEM。图3A至3F各自中的比例尺为100nm。图3中的图像示出在SiO2壳溶解之后MACE工艺的进展。对于两种颗粒尺寸(5nm金芯和10nm金芯)，SiO2壳应在引入MACE溶液之后几乎立即溶解，留下均匀间隔的裸露AuNP的阵列。观察到许多5nm芯颗粒在15分钟内开始蚀刻到Si中(图3A)，而很少的10nm芯颗粒在相同时间间隔内显示出蚀刻(图3D)。在60分钟之后，对于5nm和10nm样品二者，大多数颗粒已经蚀刻到Si中并且在表面上不再可见。即使理想地，一旦颗粒的SiO2壳溶解所有颗粒都应蚀刻到Si中，至于为什么这可能不会发生，存在两个可能的原因：(1)一旦颗粒的壳被蚀刻，其可能与Si表面在刻面顶点或其晶粒之一的边缘上接触。由于来自单个颗粒的空穴注入速率与其与Si的接触表面积成正比，其蚀刻速率显著低于在其刻面与Si表面之间具有平面界面的颗粒。(2)根据颗粒的SiO2壳厚度的分布，一些颗粒可能在其紧密靠近的邻点之前开始蚀刻，这可能引起少量颗粒由于在已经穿透基底的周围颗粒附近没有空穴注入而留在表面上。
由于定向蚀刻通过均匀的空穴注入至Si中而得到促进，缺少邻近相邻颗粒的颗粒不太可能或者根本不可能向下蚀刻。有希望的观察是在60分钟之后几乎不发生横向或成簇蚀刻，可以解释为来自紧密间隔的AuNP的空穴注入的高度均匀性，这似乎促进了在<100>方向上的各向异性蚀刻。因此，本发明人推断，NPSi的品质主要取决于经MACE处理的SiO2-AuNP的品质和单分散性，以及所产生的自组装单层(SAM)的品质。
为了定量阐明所制造的NPSi的形貌，在多个长度尺度上对经由60分钟改进的MACE工艺生产的NPSi材料进行分析以通过统计分析获得孔尺寸和孔间间距的信息。图4A和4C分别描绘了使用滴铸的5nm和10nmSiO2-AuNP经由60分钟改进的MACE工艺生产的NPSi材料的SEM图像(比例尺为500nm)。图4B和4D分别示出对于5nm和10nm SiO2-AuNP的Au芯(颗粒)和孔尺寸分布的直方图。发现商购原料5nm SiO2-AuNP颗粒的平均金芯直径为4nm+/-1nm，而通过根据本公开内容的改进的MACE法生产的NPSi在MACE之后表现出6nm+/-1nm的所得平均孔直径和12.5％+/-1％的孔隙率(横跨三种不同样品)。商购原料10nmSiO2-AuNP的平均直径为9nm+/-2nm，并且示出为在MACE工艺中产生8nm+/-3nm的平均孔尺寸和18.0％+/-3％的孔隙率(横跨三种不同的样品)。金芯尺寸与最终孔尺寸之间的一些差异可归因于由于SEM成像而发生的孔变形，这可能是高压电子束对Si影响的结果。此外，分别通过TEM和SEM表征了金芯尺寸和孔尺寸，这也可以有助于观察对于10nm样品的不一致。这种方法对于MACE之后的高孔隙率纳米多孔硅的TEM样品制备的极端困难而言是必需的。使用来自超过1000个孔和400个颗粒的数据进行分析。在基底的几微米内观察到相似的结果，并且蚀刻和覆盖的一致性仅受SiO2-AuNP单层品质和覆盖率的限制。即使颗粒没有组装成理想的单层，SiO2间隔物也确保
Figure BDA0001800011330000131
的最小间距，其中dt是包括金芯和二氧化硅壳的颗粒直径，以及dAuNP是对于多至三层SiO2-AuNP的金芯直径。然而，多于单层的沉积由于不可预测地使孔间间距减小并且使孔隙率增加而导致不太可控的过程。因此，在Si表面上获得大面积的SiO2-AuNP单层阵列的能力对于成功的结果是至关重要的。在此实现的亚10nm孔尺寸和＞12％孔隙率二者代表了相比于Gaborski等的先前开创性工作(其示出具有10nm至40nm孔尺寸和1.44％孔隙率的NPSi)的进步。
对于NPSi在膜和薄膜中的应用，除了孔尺寸和孔间间距之外，孔深度和纵横比也是基本度量。其在MACE处理之后通过使用原子层沉积(ALD)用铝氧化物(Al2O3)填充所得的NPSi孔来进行研究。ALD用于双重目的：(1)保存纳米多孔结构和(2)分别在截面研磨和SEM成像期间增强孔与Si基体的图像对比度。截面使用聚焦离子束研磨(FIB)由60分钟MACE样品研磨而成，然后通过SEM成像。图5A至5B示出了用滴铸的5nm(图5A)和10nm(图5B)SiO2-AuNP(比例尺为500nm)经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像。如图5C所示，使用能量色散x射线光谱法(EDS)分析多孔区域内(点1)和下方(点2)的截面。ALD生长的高度共形性质及其填充窄的、高纵横比结构的能力允许准确地表示NPSi截面。使用EDS分析验证了孔区域内的孔填充，示出在亮区(例如点1)内存在Al和O并且在暗区(例如点2)中不存在这些元素(图5B至5C)。对于用5nm(图5A)和10nm(图5B)SiO2-AuNP生产的NPSi，EDS分析显示孔深度超过500nm，当与孔尺寸数据(图4B)结合时，得到5nm NPSi的纵横比超过100:1。先前在MACE生产的NPSi中没有显示出这样的纵横比，最近的最佳结果是纵横比为65:1的纳米沟槽的制造。对于该结果可能的解释是催化AuNP的紧密靠近和一致的间距，这导致在整个基底上的均匀的空穴注入，产生优异的各向异性并产生高纵横比的孔。通过以下的观察结果提供了对此的进一步支持：10nm SiO2-AuNP催化剂在相同的蚀刻时间之后产生比其5nm对应物更浅的纳米孔(图5A至5B)。仔细观察5nm和10nm样品的孔间间距，在5nm情况下显示出更紧密排列的孔。可能是金颗粒的更紧密靠近允许更均匀的空穴注入，因此允许更大的蚀刻速率，导致更深的孔。为了表征随着时间的蚀刻速率，在30分钟和60分钟之后对用5nmSiO2-AuNP催化剂蚀刻的NPSi的截面样品进行成像。如图6A所示，在蚀刻30分钟之后，孔深度达到约200nm，而60分钟的蚀刻产生深度为约600nm的孔，如图6B所示(图6A至6B中的比例尺为500nm)。在蚀刻的前30分钟内较慢的速率可能是消耗二氧化硅壳和启动蚀刻需要时间的结果。因此，通过考虑最后30分钟的蚀刻获得了更准确的蚀刻速率，在最后30分钟的蚀刻期间，孔以约13nm/分钟的速率在垂直于表面的方向上产生。由于蚀刻过程的扩散限制性质，预期该速率对于增加的蚀刻时间不是恒定的。
所生产的NPSi的品质的最终重要的特性是化学和物理稳定性。所显示的将超稳定材料例如Al2O3沉积到所生产的NPSi的高纵横比孔壁上的能力(图5)示出可以针对许多不同应用和使化学稳定性最大化二者对该材料进行优化。通过对刚生产的样品与在空气中储存两个月的样品的图像进行比较来研究NPSi的物理稳定性。特别地，图7A至7B示出了用滴铸的5nm SiO2-AuNP和30分钟的蚀刻时间经由改进的MACE工艺生产的NPSi的SEM图像。在蚀刻过程之后立即进行成像(图7A)，以及在样品处于空气期间的两个月的时间段之后进行成像(图7B)，比例尺为500nm。两个样品之间的形貌相似性显示了材料随时间的结构稳定性。
实施例2-贵金属岛催化剂
在另一组说明性实施例中，使用改进的MACE工艺来生产具有亚10nm孔尺寸和高至400:1的孔纵横比的NPSi。如以下更详细讨论的，所述方法利用在硅表面上溅射的贵金属的成核来形成贵金属岛，贵金属岛催化蚀刻过程以形成高纵横比的孔。在蚀刻之后，用扫描电子显微镜(SEM)和透射电子显微镜(TEM)以及在硅基底内在数微米的深度处的垂直或水平的聚焦离子束(FIB)截面研磨来表征多孔结构。此外，如以下更详细说明的，经由原子层沉积(ALD)用Al2O3和TiO2使NPSi功能化。TiO2功能化的NPSi表现出对可见波长6％至8％的反射率和在红外线中2％至3％的反射率，显示出其作为稳健和功能性多孔基底的前景。所开发的采用通过溅射的成核催化剂进行的MACE的方法促进了硅中功能性超高纵横比纳米孔的可扩展的制造。
此外，使用成核贵金属岛的沉积经由MCE过程来催化纳米孔的蚀刻提供了形成孔的均匀阵列的益处，而不需要如对纳米颗粒催化剂可能需要的那样小心地控制与单层形成相关的湿化学过程的参数。相反，所沉积的贵金属可以自然地形成尺寸和间隔均匀的催化剂的高度有序阵列。以这种方式，本文描述的方法可以允许用于生产NPSi的简单的两步MACE工艺。此外，该方法能够在对缩放没有任何固有限制的情况下形成NPSi以在大面积上形成纳米多孔结构。
使用标准丙酮-IPA-去离子水漂洗对(100)硅晶片(B掺杂的，厚度：275±25μm，电阻率：0.001Ω·cm至0.01Ω·cm)进行溶剂清洗。在5×10-8 Pa至10×10-8 Pa的预沉积压力、40 sccm的Ar流量和4毫托的沉积压力下用AJA ATC 2200 UHV溅射涂布机来对干燥的晶片进行溅射。在125 W下对目标物进行DC磁控管溅射。沉积速率对于金(Au)为
Figure BDA0001800011330000153
/秒，对于银(Ag)为
Figure BDA0001800011330000154
/秒。在沉积贵金属，随后形成所沉积的贵金属的岛之后，将基底放入MACE溶液(5.33M HF，0.12M H2O2)中以蚀刻基底并形成NPSi。通过用水洗涤并移出基底来使反应终止，接着用N2枪进行干燥。
对于功能化的样品，使用台式ALD系统涂覆NPSi。在经氧化铝功能化的样品的情况下，经由静态流动过程在200℃下涂覆Al2O3；前体为三甲基铝和H2O，并且计算的生长速率为
Figure BDA0001800011330000151
/循环。在经二氧化钛功能化的样品的情况下，经由静态过程在190℃下涂覆TiO2；前体为四(二甲基氨基)钛和H2O，并且计算的生长速率为
Figure BDA0001800011330000152
/循环。
溅射标称金属薄膜的过程引起间隔和尺寸均匀的岛的成核。岛的尺寸和形貌受基底上的表面缺陷和金属与Si的界面能的影响，其中金属表面能(γ)为γAg＝1.246J m-2至1.250J m-2，以及γAu＝1.500J m-2至1.506J m-2。由于其在天然氧化物表面上的润湿行为，Au和Ag膜成核为孤立的岛而不是连续的膜。
图8至9示出了由溅射
Figure BDA0001800011330000161
的Au和Ag产生的成核岛的SEM和TEM图像，以及相应的岛尺寸的直方图。特别地，图8A和8B分别示出了溅射的成核Ag岛的SEM和TEM图像，并且图8C示出了Ag岛尺寸的直方图。类似地，图9A和9B分别示出了Au岛的SEM和TEM图像，并且图9C示出了Au岛尺寸的直方图。观察到的成核岛的直径对于Ag为4.4±0.9nm(图8A至8C)，对于Au为2.0±0.9nm(图9A至9C)。SEM图像显示了Au和Ag岛在硅基底上的大面积覆盖。这样的岛形成在硅晶片的整个溅射和蚀刻区域内是均匀的。TEM图像示出Volmer-Weber膜核。该方法相比于使用常规纳米颗粒沉积或原位纳米颗粒生长的优点是优异的基底-金属界面接触区域、更小的颗粒尺寸、更窄的颗粒尺寸分布和在大面积上均匀的催化剂间距。
图10A至10B分别示出Au和Ag样品的岛间距的直方图，图8B和9B中分别示出由TEM图像计算的直方图。间距定义为一个岛的中心与其最紧密相邻的岛的中心之间的分隔距离。
在溅射沉积之后，将晶片放入MACE蚀刻剂溶液中。硅的蚀刻通过局部的硅氧化来实现，经由H2O2在贵金属纳米颗粒上的催化还原来促进。这之后通过HF蚀刻SiO2使金属岛继续垂直于Si表面蚀刻。在一些情况下，在蚀刻之后，经由ALD用Al2O3填充NPSi的纳米孔以在表征之前增强成像对比度并保存多孔形貌。
在一些情况下，在催化剂成核之前可以经由硅表面处理采用对岛尺寸进一步程度的控制。在贵金属沉积之前用HF除去天然氧化物增加了膜的可润湿性。反过来，预期这导致较低的金属岛接触角，但硅化物形成的可能性也较高。通过对表现出不同润湿行为的Au和Ag金属岛的蚀刻行为进行比较可以阐明接触角对蚀刻特性的影响。在其较低的表面能的情况下，Ag与Si的接触角比Au大，因此形成更明显的岛，如图8A和8D所示的SEM图像中所示。反过来，这导致在<100>方向上的蚀刻之前在表面上更多的横向蚀刻。这观察为包围孔的线性轨迹，如图11B所示，图11B为用Ag蚀刻的多孔Si表面的SEM图像。相比之下，Au具有较小的接触角，并且没有表现出相同程度的横向蚀刻，如由图11A所证实的，图11A为用Au蚀刻的多孔Si表面的SEM图像。图11C和11D分别示出了在1小时蚀刻时间下经Au和Ag蚀刻的NPSi样品的聚焦离子束(FIB)研磨的截面的SEM图像。在FIB研磨之前经由ALD用Al2O3回填孔。
为了验证纳米孔的存在并检查蚀刻之后样品本体内的形貌，将NPSi的水平截面(即，平面薄片)与通过FIB在4μm的深度处制备的控制Si样品的TEM图像进行比较。图12A至12B中示出了用于制备平面薄片的过程的示意性表示。特别地，图12A示出了经由Omniprobe从NPSi样品中取出薄片，图12B示出了TEM观察视角。图12C示出了未暴露于MACE工艺的天然Si样品的薄片的TEM图像，图12D示出了溅射有金催化剂并浸入MACE溶液中1小时的样品的薄片的TEM图像。图12C和12D的右上角中的较暗的对比区域是由于在平面切断之前沉积的铂保护层。图12D中所示的TEM图像显示了对于用溅射的Au蚀刻的样品的基底内在超过4μm的深度处存在孔。在4mm深度处提取100nm薄片同时保持多孔形貌的能力也显示了多孔结构的结构稳定性。
除了Al2O3的沉积之外，本文利用ALD来用TiO2共形涂覆NPSi孔壁。该过程产生多孔的、高表面积的功能性基底，而其孔隙率导致抗反射特性。纳米结构的TiO2由于其抗反射特性和自清洁特性而被探索用于应用。图13示出了对TiO2功能化的NPSi的反射率测量，显示对于Au蚀刻的Si和Ag蚀刻的Si，在UV-可见波长和短IR波长中的反射率值为2％和8％。在此生产的NPSi由于其小的孔尺寸和高的纵横比而显示出前景，利用这些度量，可以实现较高的孔密度，其与较高的功能性表面积相关。因此，这些结果显示经沉积的纳米厚度的TiO2层功能化的NPSi具有作为具有竞争光吸收和转换特性的材料的潜力。
现在转向图14A，示出了用Au蚀刻的TiO2功能化的NPSi样品的FIB研磨截面的SEM图像。与硅背景相比，TiO2填充的孔区域更明亮。白线示出了沿截面的最低可见孔深度。图14B示出了图14A中所示的两个不同点(在图14A中标记为1和2)的SEM区域的EDS分析。点1在表面以下700nm的深度处并且示出TiO2的存在，而点2在表面以下1300nm的深度处并且未示出TiO2。Si峰由于来自下层基底的强信号而被切断。这些结果确定在高纵横比的孔内共形沉积的TiO2达到基底表面以下约1μm的深度。Ti和O二者均存在于虚线之上(700nm，EDS点1)(图12B)。为了表征，图14A中所示的孔用TiO2完全填充，但也可以部分填充以保持基底的纳米多孔结构。在1300nm处的EDS点2示出不存在Ti。由于基底和表面污染以及离子注入而分别存在C和Ga。没有Ti信号表明多孔区域不存在。
经由XPS来表征经涂覆的NPSi表面以确定ALD涂层的组成。图15示出了来自经ALD处理的NPSi的O和Ti的高分辨率XPS扫描。对O1信号进行去卷积以分离与SiO2和TiO2氧信号相关的峰。这些高分辨率的元素扫描确定了TiO2涂层的化学计量：将O 1s峰去卷积成TiO2和SiO2得到2.3:的O:Ti比。
这些结果显示实现了具有亚10nm、超高纵横比的孔的NPSi，其可以经由TiO2的ALD沉积而得到功能性。通过利用界面效应和成膜性质，亚5nm贵金属岛在硅上在多个平方厘米上均匀地成核。当与另一些MACE方案相比时，所开发的技术是有利的，因为岛的窄尺寸分布和与Si的平面界面减少了由纳米颗粒刻面和基底接触表面区域引起的不期望的蚀刻效应的发生。示出了对于Au和Ag催化剂二者，这些岛蚀刻出纵横比高至400:1的孔。然后经由ALD用TiO2功能层涂覆所得的高度多孔基底以显示NPSi的潜在功能性。
虽然本文已经描述并说明了本发明的多个实施方案，但是本领域普通技术人员将容易想到用于执行本文描述的功能和/或获得本文描述的结果和/或一个或更多个优点的多种其他方式和/或结构，以及每个这样的变化和/或修改都被认为在本发明的范围内。更一般地，本领域技术人员将容易理解，本文描述的所有参数、尺寸、材料和配置意在是示例性的，并且实际参数、尺寸、材料和/或配置将取决于具体应用或使用本发明的教导的应用。本领域技术人员将认识或仅使用常规的实验就能够确定本文所述的本发明的具体实施方案的许多等同方案。因此，应理解，前述实施方案仅通过实例的方式呈现，并且在所附权利要求及其等同方案的范围内，本发明可以以具体描述和要求保护的那些之外的方式实施。本发明涉及本文所述的各单独的特征、系统、制品、材料、套件和/或方法。此外，如果这样的特征、系统、制品、材料、套件和/或方法不是相互矛盾的，则两个或更多个这样的特征、系统、制品、材料、套件和/或方法的任意组合都包括在本发明的范围内。
除非明确地指出相反，否则如本文在说明书和权利要求书中使用的未用数量词限定的名词应理解为意指“至少一个”。
如本文在说明书和权利要求书中使用的短语“和/或”应理解为意指如此连接的要素的“之一或两者”，即在一些情况下要素同时存在，而在另一些情况下要素分别存在。除非明确地指出相反，否则可以任选地存在除了通过“和/或”连词明确指出的要素之外的其他要素，无论其与明确指出的那些要素相关或不相关。因此，作为一个非限制性实例，当与开放式语言例如“包括”结合使用时，提及“A和/或B”在一个实施方案中可以是指A而没有B(任选地包括除B之外的要素)；在另一个实施方案中可以是指B而没有A(任选地包括除A之外的要素)；在又一个实施方案中可以是指A和B二者(任选地包括其他要素)；等等。
如本文在说明书和权利要求书中使用的“或”应理解为具有与以上所限定的“和/或”相同的含义。例如，当分离列表中的项目时，“或”或“和/或”应当被解释为包含性的，即，包含多个要素或列表的至少一个，但也包含多于一个，并且任选地包含另外的未列出的项目。只有明确指出相反的术语，例如“仅一个”或“恰好一个”，或者当在权利要求中使用时的“由……组成”是指包含多个要素或要素列表中的恰好一个要素。一般地，在当跟随排他性术语(例如“任一”、“之一”、“仅一个”或“恰好一个”)时，如本文所使用的术语“或”应当仅理解为排他性替代方案(即，“一个或另一个，但不是二者”)。在权利要求中使用时，“基本上由……组成”应当具有其在专利法领域中使用的普通含义。
如本文在说明书和权利要求书中使用的，在提及一个或更多个要素的列表时，短语“至少一个”应理解为意指选自要素列表中的任一个或更多个要素中的至少一个要素，但不一定包括要素列表中明确列出的各个和每个要素中的至少一个，并且不排除要素列表中要素的任意组合。该定义还允许可以任选地存在除了在短语“至少一个”提及的要素列表中明确指出的要素之外的要素，无论其与这些明确指出的要素相关或不相关。因此，作为一个非限制性实例，“A和B中的至少一个”(或等同地，“A或B中的至少一个”，或等同地“A和/或B中的至少一个”)在一个实施方案中可以是指至少一个A，任选地包括多于一个A，但不存在B(并且任选地包括除B之外的要素)；在另一个实施方案中可以是指至少一个B，任选地包括多于一个B，但不存在A(并且任选地包括除A之外的要素)；在又一个实施方案中可以是指至少一个A，任选地包括多于一个A，以及至少一个B，任选地包括多于一个B(并且任选地包括其他要素)；等等。
在权利要求中以及在上述说明书中，所有过渡性短语例如“包括”、“包含”、“带有”、“具有”、“含有”、“涉及”、“持有”等均被理解为开放式的，即意指包括但不限于。只有过渡性短语“由……组成”和“基本上由……组成”应当分别是封闭式或半封闭式过渡性短语，如美国专利局专利审查程序手册第2111.03节所阐述的。
除非另有定义或指明，否则如本文所使用的涉及例如一个或更多个制品、结构和/或其子组件的或其之间的形状和/或几何关系，和/或其组合和/或以上未列出的示于由这样的术语表征的任何其他有形或无形要素的任何术语应当被理解为不要求绝对符合这样的术语的数学定义，而应当理解为在如此表征的主题的可能的范围内指示符合这样的术语的数学定义的特征，如本领域技术人员将理解的那样与本主题最密切相关。与形状和/或几何关系相关的这些术语的实例包括但不限于描述如下的术语：形状，例如圆形、正方形、圆形的/圆形、矩形的/矩形、三角形的/三角形、圆柱形的/圆柱形、椭圆的/椭圆、(n)多边形的/(n)多边形等；表面和/或块体材料特性和/或空间/时间分辨率和/或分布，例如光滑、反射、透明、清晰、不透明、刚性、不可渗透、均匀(地)、惰性、不可润湿、不可溶、稳定、不变、恒定、均匀地等；以及对相关领域的技术人员明显的许多其他内容。作为一个实例，本文中描述为“正方形”的所制造的制品不需要这种制品具有完全平面或线性并且以恰好90度的角度相交的面或侧面(实际上，这样的制品只能作为数学抽象而存在)，而是如本领域技术人员将理解的，这样的制品的形状应被解释为近似于数学上定义的“正方形”，达到对于所列举的制造技术通常可实现和达到的程度。

Claims (6)

1.一种纳米多孔半导体材料，包括：
半导体材料；以及
形成在所述纳米多孔半导体材料的表面中的多个孔，所述多个孔的平均孔直径小于10nm，并且其中所述多个孔限定了大于或等于所述半导体材料的表面积的10％的总孔面积，
其中所述多个孔的平均孔间间距小于10nm。
2.根据权利要求1所述的纳米多孔半导体材料，其中所述多个孔中的每个孔包含设置在所述孔内的贵金属纳米颗粒。
3.根据权利要求2所述的纳米多孔半导体材料，其中所述贵金属纳米颗粒为金纳米颗粒。
4.根据权利要求1所述的纳米多孔半导体材料，其中所述多个孔被蚀刻到所述半导体材料的所述表面中。
5.根据权利要求1所述的纳米多孔半导体材料，其中所述多个孔的平均纵横比大于75:1。
6.根据权利要求1所述的纳米多孔半导体材料，其中所述半导体材料为硅。
CN201780017477.2A 2016-03-18 2017-03-17 纳米多孔半导体材料及其制造 Active CN109072451B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662310474P 2016-03-18 2016-03-18
US62/310,474 2016-03-18
PCT/US2017/022880 WO2017161224A1 (en) 2016-03-18 2017-03-17 Nanoporous semiconductor materials and manufacture thereof

Publications (2)

Publication Number Publication Date
CN109072451A CN109072451A (zh) 2018-12-21
CN109072451B true CN109072451B (zh) 2021-08-03

Family

ID=59850942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780017477.2A Active CN109072451B (zh) 2016-03-18 2017-03-17 纳米多孔半导体材料及其制造

Country Status (3)

Country Link
US (2) US10128341B2 (zh)
CN (1) CN109072451B (zh)
WO (1) WO2017161224A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109072451B (zh) 2016-03-18 2021-08-03 麻省理工学院 纳米多孔半导体材料及其制造
SG11202005030XA (en) * 2017-11-28 2020-06-29 Univ Texas Catalyst influenced pattern transfer technology
US11004943B2 (en) 2018-04-05 2021-05-11 Massachusetts Institute Of Technology Porous and nanoporous semiconductor materials and manufacture thereof
CN111537533B (zh) * 2020-03-24 2023-06-30 天津华慧芯科技集团有限公司 一种尖晶石微米颗粒的球差矫正tem样品制备方法
CN117658058A (zh) * 2023-12-04 2024-03-08 广东工业大学 硅基宽阵列纳米通孔的制造方法及硅基宽阵列纳米通孔

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032579B4 (de) 2000-07-05 2020-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
US6790785B1 (en) 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
EP1373894B1 (en) 2001-02-21 2006-12-13 The University Of Rochester Microcavity biosensor, methods of making, and uses thereof
US20030116531A1 (en) * 2001-12-20 2003-06-26 Kamins Theodore I. Method of forming one or more nanopores for aligning molecules for molecular electronics
US7271896B2 (en) 2003-12-29 2007-09-18 Intel Corporation Detection of biomolecules using porous biosensors and raman spectroscopy
US20070007241A1 (en) 2005-04-20 2007-01-11 University Of Rochester Methods of making and modifying porous devices for biomedical applications
DE102007055017B4 (de) 2007-11-14 2010-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen
WO2009110431A1 (ja) * 2008-03-07 2009-09-11 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置
JP5281847B2 (ja) 2008-08-19 2013-09-04 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置
US20100139772A1 (en) * 2008-11-11 2010-06-10 Alliance For Sustainable Energy, Llc Nanowire sensitized solar cells
GB0922063D0 (en) * 2009-12-17 2010-02-03 Intrinsiq Materials Global Ltd Porous silicon
CN103210029B (zh) * 2010-09-17 2016-05-04 剑桥企业有限公司 纳米多孔材料、纳米多孔材料的制造以及纳米多孔材料的应用
TWI505348B (zh) 2010-10-08 2015-10-21 Wakom Semiconductor Corp And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
US20130292839A1 (en) * 2010-12-01 2013-11-07 Kyoto University Porous silicon material
US20130081679A1 (en) 2011-09-30 2013-04-04 Ut-Battelle, Llc Multijunction hybrid solar cell incorporating vertically-aligned silicon nanowires with thin films
GB201122315D0 (en) 2011-12-23 2012-02-01 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
WO2014008396A1 (en) * 2012-07-03 2014-01-09 Massachusetts Institute Technology Virus film as template for porous inorganic scaffolds
US20150376798A1 (en) 2013-03-14 2015-12-31 The Board Of Trustees Of The Leland Stanford Junior University High aspect ratio dense pattern-programmable nanostructures utilizing metal assisted chemical etching
CA2917055A1 (en) * 2013-06-28 2014-12-31 President And Fellows Of Harvard College High-surface area functional material coated structures
DE112014003587B4 (de) * 2013-12-06 2024-05-29 Kabushiki Kaisha Toyota Chuo Kenkyusho Aluminiumsubstrat mit einer Aluminiumoxidbeschichtung, Metall-Harz-Verbundmaterial aufweisend ein Aluminiumsubstrat mit einer Aluminiumoxidbeschichtung und Verfahren zur Herstellung des Metall-Harz-Verbundmaterials
JP7016259B6 (ja) 2014-09-30 2023-12-15 イェール ユニバーシティー 多孔質窒化ガリウム層およびそれを含む半導体発光デバイス
CN109072451B (zh) 2016-03-18 2021-08-03 麻省理工学院 纳米多孔半导体材料及其制造
JP2020515033A (ja) 2016-12-16 2020-05-21 エルファー エルエルシー 多孔質炭化ケイ素構造を製造およびエッチングするための方法
DE102017120535B4 (de) 2017-09-06 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
US10510910B2 (en) 2017-11-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with an absorption enhancement semiconductor layer
US11004943B2 (en) 2018-04-05 2021-05-11 Massachusetts Institute Of Technology Porous and nanoporous semiconductor materials and manufacture thereof

Also Published As

Publication number Publication date
US20170271459A1 (en) 2017-09-21
US20190088748A1 (en) 2019-03-21
US10943982B2 (en) 2021-03-09
US10128341B2 (en) 2018-11-13
WO2017161224A1 (en) 2017-09-21
CN109072451A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN109072451B (zh) 纳米多孔半导体材料及其制造
Altomare et al. Templated dewetting: designing entirely self-organized platforms for photocatalysis
Azeredo et al. Silicon nanowires with controlled sidewall profile and roughness fabricated by thin-film dewetting and metal-assisted chemical etching
US8980656B2 (en) Method of forming an array of high aspect ratio semiconductor nanostructures
JP6257692B2 (ja) 基板上にナノ構造を形成させる方法及びその使用
Alwan et al. The growth of the silver nanoparticles on the mesoporous silicon and macroporous silicon: a comparative study
US8247325B2 (en) Direct growth of metal nanoplates on semiconductor substrates
US20100248449A1 (en) Metal-Assisted Chemical Etching of Substrates
Adawyia et al. Optimizing of porous silicon morphology for synthesis of silver nanoparticles
US10134599B2 (en) Self-anchored catalyst metal-assisted chemical etching
Hashim et al. An investigation of Structural Properties of Monometallic (Ag, Pd) and Bimetallic (Ag@ Pd) Nanoparticles Growth on Macro Porous Silicon.
US11037794B2 (en) Methods for multiple-patterning nanosphere lithography for fabrication of periodic three-dimensional hierarchical nanostructures
US11004943B2 (en) Porous and nanoporous semiconductor materials and manufacture thereof
Demille et al. Epitaxially aligned single-crystal gold nanoplates formed in large-area arrays at high yield
Franz et al. Wafer-level integration of self-aligned high aspect ratio silicon 3D structures using the MACE method with Au, Pd, Pt, Cu, and Ir
Patil et al. Ultra-high aspect ratio functional nanoporous silicon via nucleated catalysts
Lee et al. Fabrication of hollow nanoporous gold nanoshells with high structural tunability based on the plasma etching of polymer colloid templates
Huang et al. Fabrication of metallic nanodisc hexagonal arrays using nanosphere lithography and two-step lift-off
Asoh et al. Pt–Pd-embedded silicon microwell arrays
Hildreth et al. Nano-metal-assisted chemical etching for fabricating semiconductor and optoelectronic devices
Yasseri et al. Electroless deposition of Au nanocrystals on Si (111) surfaces as catalysts for epitaxial growth of Si nanowires
Hsieh et al. Fabrication of wafer-level antireflective structures in optoelectronic applications
Kim Effect of Metal Structure on Silicon Nanowire Fabrication Using Metal-assisted Etching
Ono et al. Nano/micro-patterning of semiconductors by site selective chemical etching using noble metals as catalyst
Ma et al. Separation of Neighboring Terraces on a Flattened Si (111) Surface by Selective Etching along Step Edges Using Total Wet Chemical Processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant