CN109060922B - 一种薄膜晶体管及其制备方法、传感器 - Google Patents

一种薄膜晶体管及其制备方法、传感器 Download PDF

Info

Publication number
CN109060922B
CN109060922B CN201810878941.3A CN201810878941A CN109060922B CN 109060922 B CN109060922 B CN 109060922B CN 201810878941 A CN201810878941 A CN 201810878941A CN 109060922 B CN109060922 B CN 109060922B
Authority
CN
China
Prior art keywords
wall
microchannel
substrate
range
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810878941.3A
Other languages
English (en)
Other versions
CN109060922A (zh
Inventor
马啸尘
袁广才
宁策
胡合合
谷新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810878941.3A priority Critical patent/CN109060922B/zh
Publication of CN109060922A publication Critical patent/CN109060922A/zh
Priority to US16/642,522 priority patent/US11245008B2/en
Priority to PCT/CN2019/097455 priority patent/WO2020024856A1/zh
Application granted granted Critical
Publication of CN109060922B publication Critical patent/CN109060922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4141—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Micromachines (AREA)

Abstract

本申请提供了一种薄膜晶体管及其制备方法、传感器，其中薄膜晶体管包括衬底以及设置在所述衬底上的栅极、栅极绝缘层、源极、漏极以及有源层；其中，所述有源层内设置有微通道，所述薄膜晶体管用于对所述微通道内的样品进行检测。本申请技术方案通过在薄膜晶体管TFT的有源层内设置微通道，当待测样品进入微通道时，会影响有源层内的电子分布状况，引起TFT特性的波动，通过检测TFT特性的波动，可以达到对待测液体的成分和性质检测的技术效果。并且，借助微通道，可以对其中的样品进行精密控制，一方面减小外界环境的影响，提升检测精度；另一方面可以实现对样品进行持续监控，而非一次性检测，提高样品检测效率。

Description

一种薄膜晶体管及其制备方法、传感器
技术领域
本发明涉及检测技术领域，特别是涉及一种薄膜晶体管及其制备方法、传感器。
背景技术
近些年来，基于薄膜晶体管TFT器件的传感器逐渐得到了开发。待测样品，例如生物，化学，医学等样品接触TFT后，会引起TFT特性波动。通过检测分析TFT特性的波动状况，可以达到对生物，化学，医学等样品试剂的检测，例如蛋白质检测，DNA检测等等。
然而，现有技术中通常都是将待测样品滴到TFT的表面传感区域，由于检测过程中会受到外部环境如空气，湿度等方面的影响，导致测量结果不够精确，而且这样的测量方式只能瞬时检测，无法持续监控，导致样品检测效率较低。
发明内容
本发明提供及一种薄膜晶体管及其制备方法、传感器，以提高检测精度和检测效率。
为了解决上述问题，本发明公开了一种薄膜晶体管，包括衬底以及设置在所述衬底上的栅极、栅极绝缘层、源极、漏极以及有源层；其中，所述有源层内设置有微通道，所述薄膜晶体管用于对所述微通道内的样品进行检测。
可选地，所述栅极、所述栅极绝缘层、所述源极、所述漏极以及所述有源层依次层叠设置在所述衬底上，所述栅极靠近所述衬底设置。
可选地，所述有源层包括第一壁和第二壁，所述第一壁和所述第二壁形成在与所述衬底相对的一侧实质上闭合的微通道；
其中，所述微通道具有沿着实质上平行于所述衬底的主表面的平面的延伸方向，所述延伸方向实质上平行于所述源极和所述漏极的沿着实质上平行于所述衬底的主表面的平面的延伸方向。
可选地，所述第一壁在所述衬底上的正投影实质上覆盖所述源极在所述衬底上的正投影；并且
所述第二壁在所述衬底上的正投影实质上覆盖所述漏极在所述衬底上的正投影。
可选地，所述有源层还包括连接所述源极和所述漏极的第三壁；并且
所述第三壁与所述栅极绝缘层直接接触。
可选地，所述源极与所述漏极的间距大于或等于5纳米且小于或等于50微米；
所述源极和所述漏极的高度均大于或等于5纳米且小于或等于50微米。
为了解决上述问题，本发明还公开了一种传感器，包括任一实施例所述的薄膜晶体管。
为了解决上述问题，本发明还公开了一种薄膜晶体管的制备方法，包括：
提供衬底；
在所述衬底上形成栅极、栅极绝缘层、源极、漏极以及有源层；其中，所述有源层内设置有微通道，所述薄膜晶体管用于对所述微通道内的样品进行检测。
可选地，所述在所述衬底上形成栅极、栅极绝缘层、源极、漏极以及有源层的步骤，包括：
在所述衬底上依次形成栅极、栅极绝缘层、源极和漏极；
在所述源极和所述漏极背离所述衬底的一侧形成第一壁和第二壁，所述第一壁和所述第二壁形成在与所述衬底相对的一侧实质上闭合的微通道；
其中，所述微通道具有沿着实质上平行于所述衬底的主表面的平面的延伸方向，所述延伸方向实质上平行于所述源极和所述漏极的沿着实质上平行于所述衬底的主表面的平面的延伸方向。
可选地，所述在所述衬底上形成栅极、栅极绝缘层、源极、漏极以及有源层的步骤，还包括：
在所述栅极绝缘层背离所述衬底的一侧形成连接所述源极和所述漏极的第三壁。
与现有技术相比，本发明包括以下优点：
本申请提供了一种薄膜晶体管及其制备方法、传感器，其中薄膜晶体管包括衬底以及设置在所述衬底上的栅极、栅极绝缘层、源极、漏极以及有源层；其中，所述有源层内设置有微通道，所述薄膜晶体管用于对所述微通道内的样品进行检测。本申请技术方案通过在薄膜晶体管TFT的有源层内设置微通道，当待测样品进入微通道时，会影响有源层内的电子分布状况，引起TFT特性的波动，通过检测TFT特性的波动，可以达到对待测液体的成分和性质检测的技术效果；并且，借助微通道，可以对其中的样品进行精密控制，一方面减小外界环境的影响，提升检测精度，另一方面可以实现对样品进行持续监控，而非一次性检测，提高样品检测效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是根据本公开的一些实施例中的微通道结构的截面图。
图2A是根据本公开的一些实施例中的微通道结构的截面图。
图2B是根据本公开的一些实施例中的微通道结构的截面图。
图2C是根据本公开的一些实施例中的微通道结构的截面图。
图3是沿图1中A-A'线的截面图。
图4是根据本公开的一些实施例中的微通道结构的截面的扫描电子显微镜图像。
图5是根据本公开的一些实施例中的微通道结构的截面的扫描电子显微镜图像。
图6A和图6B是根据本公开的一些实施例中的多层微通道结构的截面图。
图7A和图7B是根据本公开的一些实施例中的微流体控制装置的示意图。
图8是示出根据本公开的一些实施例中的具有微通道的离子晶体管的结构的示意图。
图9是示出根据本公开的一些实施例中的微流体装置中的微通道的应用的示意图。
图10是示出根据本公开的一些实施例中的制造微通道结构的方法的流程图。
图11A至图11F示出了根据本公开的一些实施例中的制造微通道结构的过程。
图12是根据本公开的一些实施例中的薄膜晶体管的截面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
制造微通道结构的常规方法涉及复杂且昂贵的工艺，比如电子束光刻和激光干涉刻蚀，以及各种后续刻蚀、剥离和组装工艺。常规方法与高制造成本、低效率和低可扩展性(scalability)相关联。此外，利用常规方法制造高分辨率或超高分辨率的微通道仍存在困难。
因此，本公开特别提供了微通道结构、传感器、微流体装置、芯片实验室装置、薄膜晶体管以及制造微通道结构、制备薄膜晶体管的方法，其实质上消除了由于现有技术的限制和缺陷而导致的问题中的一个或多个。在一方面，本公开提供了一种微通道结构。在一些实施例中，微通道结构包括：基底基板；轨道层，其位于基底基板上并且包括彼此间隔开的第一轨道和第二轨道；和壁层，其位于轨道层的远离基底基板的一侧并且包括第一壁和第二壁，所述第一壁和第二壁彼此间隔开，从而形成第一壁和第二壁之间的微通道。可选地，微通道具有沿着实质上平行于基底基板的主表面的平面的延伸方向，所述延伸方向实质上平行于第一轨道和第二轨道的沿着实质上平行于基底基板的主表面的平面的延伸方向。
其中，本公开所提及的微通道实质是微纳通道，可以包括微米量级的微通道，也可以包括纳米量级的微通道。
如本文所用，术语“微通道”指的是截面尺寸在约1nm至约1000μm的范围内的通道，例如，在约1nm至约50nm的范围内，在约50nm至约100nm的范围内，在约100nm至约1μm的范围内，在约1μm至约10μm的范围内，在约10μm至约100μm的范围内，在约100μm至约200μm的范围内，在约200μm至约400μm的范围内，在约400μm至约600μm的范围内，在约600μm至约800μm的范围内，以及在约800μm至约1000μm的范围内。术语“截面尺寸”可涉及高度、宽度并且理论上还涉及直径。当通道的壁(包括通道的底部或顶部)为非规则的或弯曲的时，术语“高度”和“宽度”也可以分别地涉及平均高度和平均宽度。微通道可以具有任何选择的截面形状，例如，U形、D形、矩形、三角形、椭圆形、类椭圆形、圆形、半圆形、方形、梯形、五角形、六边形等截面几何结构。可选地，微通道具有不规则截面形状。所述几何结构可以恒定或者可以沿着微通道的长度变化。此外，微通道可以具有任何选择的布置或构造，包括线性、非线性、融合、分支、回路、扭曲、阶梯等构造。可选地，微通道可以具有一个或多个敞开端。可选地，微通道可以具有一个或多个闭合端。可选地，微通道具有闭合壁结构。可选地，微通道具有部分敞开壁结构。可选地，微通道具有完全敞开壁结构，例如，微沟槽(micro-groove)。
本公开提供的微通道结构，其截面大小和形状可以由第一轨道和第二轨道之间的间距以及第一轨道和第二轨道之间沟道的截面形状调控，因此可以突破设备精度的限制，使用较低精度的生产设备就可以制作高精度的微通道结构，适于高效大面积大规模低成本地量产微通道结构。并且，本公开提供的微通道结构，可以通过第一轨道和第二轨道的结构结合溅射技术，形成封闭的微通道结构，省去和另一块玻璃贴合形成微通道的步骤，即相对现有技术可以省去cell贴盒工艺，可以进一步简化工艺，降低微通道制作难度和成本。
图1是根据本公开的一些实施例中的微通道结构的截面图。图2A是根据本公开的一些实施例中的微通道结构的截面图。图3是沿图1中A-A'线的截面图。参照图1至图3，一些实施例中的微通道结构包括：基底基板10；轨道层20，其位于基底基板10上；以及壁层30，其位于轨道层20的远离基底基板10的一侧。轨道层20包括彼此间隔开的第一轨道21和第二轨道22。壁层30包括彼此至少部分地间隔开的第一壁31和第二壁32，从而形成第一壁31和第二壁32之间的微通道40。如图3所示，微通道40具有沿着实质上平行于基底基板10的主表面S的平面的延伸方向E，所述延伸方向E实质上平行于第一轨道21和第二轨道22的沿着实质上平行于基底基板10的主表面S的平面的延伸方向。
可选地，第一壁31在基底基板10上的正投影实质上覆盖第一轨道21在基底基板10上的正投影。可选地，第二壁32在基底基板10上的正投影实质上覆盖第二轨道22在基底基板10上的正投影。可选地，微通道40的沿着实质上平行于基底基板10的主表面S的平面的延伸方向E实质上平行于第一壁31和第二壁32的沿着实质上平行于基底基板10的主表面S的平面的延伸方向。
参照图2A，在一些实施例中，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此至少部分地分离，例如，微通道40在与基底基板10相对的一侧至少部分地敞开。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的实质整个长度上，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此分离，例如，微通道40是微沟槽。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第一部分上，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此分离，并且在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第二部分上，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此连接。
参照图2A，在一些实施例中，第一壁31沿着突出方向P远离第一轨道21的远离基底基板10的一侧地突出，第二壁32沿着突出方向P远离第二轨道22的远离基底基板10的一侧地突出。第一壁31和第二壁32在壁层30的至少一部分中沿着突出方向P彼此完全间隔开，从而形成在与基底基板10相对的一侧至少部分地敞开的微通道40。
参照图1，在一些实施例中，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此连接。可选地，微通道40在与基底基板10相对的一侧实质上闭合，例如，微通道40是微毛细管。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的实质整个长度上，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此连接。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第一部分上，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此连接，并且在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第二部分上，第一壁31和第二壁32在微通道40的与基底基板10相对的一侧彼此分离。
图4是根据本公开的一些实施例中的微通道结构的截面的扫描电子显微镜图像。图5是根据本公开的一些实施例中的微通道结构的截面的扫描电子显微镜图像。图4中的微通道结构对应于图1中的微通道结构，其中微通道40在与基底基板相对的一侧实质上闭合，例如，微毛细管。图5中的微通道结构对应于图2A中的微通道结构，其中微通道40在与基底基板相对的一侧至少部分地实质上敞开，例如，微沟槽。在一些实施例中，微通道40的尺寸小于100nm，例如，尺寸在40nm至80nm之间。微通道可具有任何适当形状。可选地，微通道结构具有由多个壁间隔开的多个转弯。所述多个壁中的每一个由两个相邻转弯共享。
参照图1和图2A，在一些实施例中，壁层30还包括第三壁33，其连接第一轨道21和第二轨道22。可选地，第三壁33与基底基板10直接接触。第三壁33形成了微通道40的底部侧。可选地，第一壁31、第二壁32和第三壁33包括相同材料，例如，它们例如通过溅射，使用相同材料在单次工艺中形成。可选地，第三壁33包括与第一壁31和第二壁32的材料不同的材料。例如，通过例如溅射，使用第一材料在基底基板10上首先形成第三壁33，然后通过溅射，使用第二材料形成第一壁31和第二壁32。
在一些实施例中，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此至少部分地分离，例如，微通道40在与第三壁33相对的一侧至少部分地敞开。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的实质整个长度上，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此分离，例如，微通道40是微沟槽。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第一部分上，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此分离，并且在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第二部分上，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此连接。
参照图2A，在一些实施例中，第一壁31沿着突出方向P远离第一轨道21的远离基底基板10的一侧地突出，第二壁32沿着突出方向P远离第二轨道22的远离基底基板10的一侧地突出。第一壁31和第二壁32在壁层30的至少一部分中沿着突出方向P彼此完全间隔开，从而形成在与基底基板10相对的一侧至少部分地敞开的微通道40。
在一些实施例中，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此连接。可选地，微通道40在与第三壁33相对的一侧实质上闭合，例如，微通道40是微毛细管。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的实质整个长度上，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此连接。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第一部分上，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此连接，并且在微通道40的沿着其沿着实质上平行于基底基板10的主表面S的平面的延伸方向E的长度的一个或多个第二部分上，第一壁31和第二壁32在微通道40的与第三壁33相对的一侧彼此分离。
可选地，第三壁不存在于微通道结构中，并且微通道40与基底基板10直接相邻，例如，基底基板10形成微通道40的底部侧。图2B是根据本公开的一些实施例中的微通道结构的截面图。参照图2B，在一些实施例中，微通道结构不包括第三壁。基底基板10构成微通道40的底部侧。微通道40与基底基板10直接相邻。
图2C是根据本公开的一些实施例中的微通道结构的截面图。参照图2C，在一些实施例中，轨道层20包括彼此间隔开的第一轨道21和第二轨道22、以及连接第一轨道21和第二轨道22的基部23。轨道层20的沿着实质上垂直于延伸方向E的平面的截面为U形。如图2C所示，在一些实施例中，微通道结构不包括第三壁。基部23构成微通道40的底部侧。微通道40与基部23直接相邻。
各种适当轨道层材料和各种适当制造方法可以用于形成轨道层。例如，可以通过光刻蚀工艺、电子束光刻工艺、纳米压印光刻、刻蚀工艺(例如，干法刻蚀)、热腐蚀工艺、或它们的组合，在基板上形成轨道层材料。适于制作轨道层的材料的示例包括但不限于：绝缘材料、半导体材料、导电材料、或它们的组合。取决于应用，轨道层可以制作成导电的、半导电的、或绝缘的。
各种适当壁层材料和各种适当制造方法可以用于形成壁层。例如，可以通过溅射在基板上沉积壁层材料。适于制作壁层的材料的示例包括但不限于：绝缘材料、半导体材料、导电材料、或它们的组合。取决于应用，壁层可以制作成导电的、半导电的、或绝缘的。
可选地，形成壁层的材料为溅射靶材材料，靶材材料包括但不限于氧化物，氮化物，硅等多种半导体材料。
可选地，轨道层包括与壁层的材料不同的材料。可选地，轨道层和壁层由相同材料制成。
取决于微通道结构在具有微通道结构的装置中的期望功能，可以基于微通道结构的功能所期望的物理和化学特性，选择各种适当材料来制作壁层30、轨道层20、和基底基板10中的每一个。适当材料包括但不限于：例如有机硅聚合物的聚合物材料(例如，聚二甲基硅氧烷和环氧聚合物)、聚酰亚胺(例如，从特拉华州威尔明顿的杜邦公司可商购的
Figure BDA0001753986910000101
(聚(4,4'-氧二亚苯基-均苯四甲酰亚胺))和从日本Ube工业有限公司可商购的UpilexTM(聚(联苯四羧酸二酐)))、聚碳酸酯、聚酯、聚酰胺、聚醚、聚氨酯、多氟烃、氟化聚合物(例如，聚氟乙烯、聚偏氟乙烯、聚四氟乙烯、聚氯三氟乙烯、全氟烷氧基聚合物、氟代乙烯-丙烯、聚乙烯四氟乙烯、聚乙烯三氟氯乙烯、全氟聚醚、全氟磺酸、全氟聚氧杂环丁烷、FFPM/FFKM(全氟化弹性体[全氟弹性体])、FPM/FKM(氟碳[三氟氯乙烯偏二氟乙烯])、以及它们的共聚物)、聚醚醚酮(PEEK)、聚苯乙烯、聚(丙烯腈丁二烯-苯乙烯)(ABS)、丙烯酸酯和丙烯酸聚聚体(如聚甲基丙烯酸甲酯)、以及其它取代和未取代的聚烯烃(例如，环烯烃聚合物、聚丙烯、聚丁烯、聚乙烯(PE，例如，交联的PE、高密度PE、中等密度PE、线性低密度PE、低密度PE、或超高分子量PE)、聚甲基戊烯、聚丁烯-1、聚异丁烯、乙烯丙烯橡胶、乙烯丙烯二烯单体(M级)橡胶)、以及它们的共聚物(例如，环烯烃共聚物)；陶瓷，例如氧化铝、氧化硅、氧化锆等；半导体，例如硅、砷化镓等；氧化物半导体(例如，ITO、ZnO、IGZO、IZO、SnO等)；玻璃；金属；以及涂覆组合物、复合物(例如，本文所述任何材料的块状复合物，例如，A-B-A块状复合物、A-B-C块状复合物等)、和其层叠物(例如，从相同或不同材料的若干个不同粘合层形成的复合材料，比如聚合物层叠物或聚合物-金属层叠物，例如，涂覆有铜的聚合物、金属中陶瓷或金属中聚合物复合物)。
在一些实施例中，其上要形成微通道结构的基底基板是在形成微通道结构之前形成有电极结构的基底基板。例如，基底基板是这样的基板，其具有已经形成在基底基板上的传感器(包括传感电路)的电极结构。随后，在基底基板上形成微通道结构。在一些实施例中，轨道层由导电材料制成。可选地，第一轨道和第二轨道是两个传感器电极(例如，其与基底基板中的传感电路相连接)。传感器电极(第一轨道和第二轨道)构造为检测微通道中的化学和/或生物信号。
参照图1，在一些实施例中，微通道结构是生物化学传感器的一部分。流体(液体或气体或组合)流过微通道40。在基底基板10上形成传感电路SC，并且第一轨道21和第二轨道22是用于检测液体中的化学和/或生物信号的传感电极。
参照图2A，在一些实施例中，微通道结构是用于检测气体的气体传感器的一部分。由于微通道结构的存在，气体传感器具有用于吸收目标气体分子的大表面区域，由此可以非常高度灵敏。微通道40在与基底基板10相对的一侧敞开，气体可以从气氛流入微通道40。微通道40的内表面吸收目标气体分子。在基底基板10上形成传感电路SC，并且第一轨道21和第二轨道22是用于检测在微通道40的内表面上吸收的目标气体分子的传感电极。
基底基板10可以包括集成电路、器件结构等。也就是说，本公开提供的技术方案可以实现在已经制备的器件上方制备与之集成的微通道结构。
所述微通道结构可以附接于、组合进、集成至各种适当装置和设备，或以其他方式在各种适当装置和设备中使用。可选地，微通道结构是微流体装置中的微通道结构。可选地，微通道结构是传感器(例如，生化传感器)中的微通道结构。可选地，微通道结构是芯片实验室装置中的微通道结构。可选地，微通道结构是基因测序设备中的微通道结构。如本文所用，术语“微流体芯片”指的是能够利用小体积和/或小流速分离分子的小型装置。如本文所用，术语“芯片实验室”指的是其上可以同时进行样本溶液的各种科学操作(例如，反应、分离、提纯和检测)的集成芯片。可以通过芯片实验室执行超高灵敏度分析、超微量分析、或超灵活同时多项目分析。芯片实验室的示例是具有经由微通道彼此连接的蛋白质产生单元、蛋白质提纯单元和蛋白质检测单元的芯片。
微通道结构可以为各种适当传感器中的微通道结构，比如气体传感器、脱氧核糖核酸(DNA)传感器、核糖核酸(RNA)传感器、肽或蛋白质传感器、抗体传感器、抗原传感器、组织因子传感器、载体和病毒载体传感器、脂质和脂肪酸传感器、类固醇传感器、神经递质传感器、无机离子和电化学传感器、pH传感器、自由基传感器、碳水化合物传感器、神经传感器、化学传感器、小分子传感器、外显子传感器、代谢物传感器、中间体传感器、染色体传感器和细胞传感器。
可选地，微通道40的沿着实质上垂直于延伸方向的平面的截面具有在约1nm至约1000μm之间的截面尺寸，例如，在约3nm至约30μm的范围内，在约1nm至约25nm的范围内，在约25nm至约50nm的范围内，在约50nm至约75nm的范围内，在约75nm至约100nm的范围内，在约100nm至约250nm的范围内，在约250nm至约500nm的范围内，在约500nm至约750nm的范围内，在约750nm至约1μm的范围内，在约1μm至约10μm的范围内，在约10μm至约100μm的范围内，在约100μm至约200μm的范围内，在约200μm至约400μm的范围内，在约400μm至约600μm的范围内，在约600μm至约800μm的范围内，以及在约800μm至约1000μm的范围内。
可选地，微通道40可以具有任何选择的截面形状，例如，U形、D形、矩形、三角形、椭圆形、类椭圆形、圆形、半圆形、方形、梯形、五角形、六边形等截面几何结构。所述几何结构可以恒定或者可以沿着微通道的长度变化。此外，微通道可以具有任何选择的布置或构造，包括线性、非线性、融合、分支、回路、扭曲、阶梯等构造。可选地，微通道具有不规则截面形状。
可选地，第一轨道21和第二轨道22中的每一个的沿着实质上垂直于延伸方向的平面的截面具有在约1nm至约1000μm之间的截面尺寸，例如，在约5nm至约50μm的范围内，在约1nm至约25nm的范围内，在约25nm至约50nm的范围内，在约50nm至约75nm的范围内，在约75nm至约100nm的范围内，在约100nm至约250nm的范围内，在约250nm至约500nm的范围内，在约500nm至约750nm的范围内，在约750nm至约1μm的范围内，在约1μm至约10μm的范围内，在约10μm至约100μm的范围内，在约100μm至约200μm的范围内，在约200μm至约400μm的范围内，在约400μm至约600μm的范围内，在约600μm至约800μm的范围内，以及在约800μm至约1000μm的范围内。
第一轨道21和第二轨道22中的每一个可以具有任何适当的截面形状，例如，矩形、三角形、椭圆形、类椭圆形、圆形、半圆形、方形、梯形、五角形、六边形等截面几何结构。可选地，第一轨道21和第二轨道22具有不规则截面形状。所述几何结构可以恒定或者可以沿着微通道的长度变化。此外，第一轨道21和第二轨道22中的每一个可以具有任何选择的布置或构造，包括线性、非线性、融合、分支、回路、扭曲、阶梯等构造。
可选地，第一壁31、第二壁32和第三壁33中的每一个的沿着实质上垂直于延伸方向的平面的截面具有在约1nm至约1000μm之间的截面尺寸，例如，在约5nm至约50μm的范围内，在约1nm至约25nm的范围内，在约25nm至约50nm的范围内，在约50nm至约75nm的范围内，在约75nm至约100nm的范围内，在约100nm至约250nm的范围内，在约250nm至约500nm的范围内，在约500nm至约750nm的范围内，在约750nm至约1μm的范围内，在约1μm至约10μm的范围内，在约10μm至约100μm的范围内，在约100μm至约200μm的范围内，在约200μm至约400μm的范围内，在约400μm至约600μm的范围内，在约600μm至约800μm的范围内，以及在约800μm至约1000μm的范围内。
第一壁31、第二壁32和第二壁33中的每一个可以具有任何适当的截面形状，例如，矩形、三角形、椭圆形、类椭圆形、圆形、半圆形、方形、梯形、五角形、六边形等截面几何结构。可选地，第一壁31、第二壁32和第三壁33具有不规则截面形状。所述几何结构可以恒定或者可以沿着微通道的长度变化。此外，第一壁31、第二壁32和第三壁33中的每一个可以具有任何选择的布置或构造，包括线性、非线性、融合、分支、回路、扭曲、阶梯等构造。
可选地，第一轨道21和第二轨道22之间沿着实质上平行于基底基板的主表面的方向的法线距离在约10nm至约1000μm的范围内，例如，在约10nm至约25nm的范围内，在约25nm至约50nm的范围内，在约50nm至约75nm的范围内，在约75nm至约100nm的范围内，在约100nm至约250nm的范围内，在约250nm至约500nm的范围内，在约500nm至约750nm的范围内，在约750nm至约1μm的范围内，在约1μm至约10μm的范围内，在约10μm至约100μm的范围内，在约100μm至约200μm的范围内，在约200μm至约400μm的范围内，在约400μm至约600μm的范围内，在约600μm至约800μm的范围内，以及在约800μm至约1000μm的范围内。
可选地，第一轨道21和第二轨道22的间距d可以大于或等于5纳米且小于或等于50微米；第一轨道21和第二轨道22的高度h可以大于或等于5纳米且小于或等于50微米。
可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第一轨道21和第二轨道22之间沿着实质上平行于基底基板的主表面的方向的法线距离之比在约1:1.5至约1:100的范围内，例如，在约1:1.5至约1:2的范围内，在约1:2至约1:3的范围内，在约1:3至约1:4的范围内，在约1:4至约1:5的范围内，在约1:5至约1:6的范围内，在约1:6至约1:7的范围内，在约1:7至约1:8的范围内，在约1:8至约1:9的范围内，在约1:9至约1:10的范围内，在约1:10至约1:20的范围内，在约1:20至约1:30的范围内，在约1:30至约1:40的范围内，在约1:40至约1:50的范围内，在约1:50至约1:60的范围内，在约1:60至约1:70的范围内，在约1:70至约1:80的范围内，在约1:80至约1:90的范围内，以及在约1:90至约1:100的范围内。可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第一轨道21和第二轨道22之间沿着实质上平行于基底基板的主表面的方向的法线距离之比在约1:2至约1:10的范围内，例如，在约1:3至约1:4的范围内。
可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第三壁33沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度之比在约1:1.5至约1:100的范围内，例如，在约1:1.5至约1:2的范围内，在约1:2至约1:3的范围内，在约1:3至约1:4的范围内，在约1:4至约1:5的范围内，在约1:5至约1:6的范围内，在约1:6至约1:7的范围内，在约1:7至约1:8的范围内，在约1:8至约1:9的范围内，在约1:9至约1:10的范围内，在约1:10至约1:20的范围内，在约1:20至约1:30的范围内，在约1:30至约1:40的范围内，在约1:40至约1:50的范围内，在约1:50至约1:60的范围内，在约1:60至约1:70的范围内，在约1:70至约1:80的范围内，在约1:80至约1:90的范围内，以及在约1:90至约1:100的范围内。可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第三壁33沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度之比在约1:2至约1:10的范围内，例如，在约1:3至约1:4的范围内。
可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第一壁31沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度之比在约1:1.5至约1:100的范围内，例如，在约1:1.5至约1:2的范围内，在约1:2至约1:3的范围内，在约1:3至约1:4的范围内，在约1:4至约1:5的范围内，在约1:5至约1:6的范围内，在约1:6至约1:7的范围内，在约1:7至约1:8的范围内，在约1:8至约1:9的范围内，在约1:9至约1:10的范围内，在约1:10至约1:20的范围内，在约1:20至约1:30的范围内，在约1:30至约1:40的范围内，在约1:40至约1:50的范围内，在约1:50至约1:60的范围内，在约1:60至约1:70的范围内，在约1:70至约1:80的范围内，在约1:80至约1:90的范围内，以及在约1:90至约1:100的范围内。可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第一壁31沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度之比在约1:2至约1:10的范围内，例如，在约1:3至约1:4的范围内。
可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第二壁32沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度之比在约1:1.5至约1:100的范围内，例如，在约1:1.5至约1:2的范围内，在约1:2至约1:3的范围内，在约1:3至约1:4的范围内，在约1:4至约1:5的范围内，在约1:5至约1:6的范围内，在约1:6至约1:7的范围内，在约1:7至约1:8的范围内，在约1:8至约1:9的范围内，在约1:9至约1:10的范围内，在约1:10至约1:20的范围内，在约1:20至约1:30的范围内，在约1:30至约1:40的范围内，在约1:40至约1:50的范围内，在约1:50至约1:60的范围内，在约1:60至约1:70的范围内，在约1:70至约1:80的范围内，在约1:80至约1:90的范围内，以及在约1:90至约1:100的范围内。可选地，微通道40沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度与第二壁32沿着实质上垂直于延伸方向的平面的截面的沿着实质上平行于基底基板的主表面的方向的宽度之比在约1:2至约1:10的范围内，例如，在约1:3至约1:4的范围内。
可选地，第一轨道21沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度与第一壁31沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度之比在约1:1.5至约1:100的范围内，例如，在约1:1.5至约1:2的范围内，在约1:2至约1:3的范围内，在约1:3至约1:4的范围内，在约1:4至约1:5的范围内，在约1:5至约1:6的范围内，在约1:6至约1:7的范围内，在约1:7至约1:8的范围内，在约1:8至约1:9的范围内，在约1:9至约1:10的范围内，在约1:10至约1:20的范围内，在约1:20至约1:30的范围内，在约1:30至约1:40的范围内，在约1:40至约1:50的范围内，在约1:50至约1:60的范围内，在约1:60至约1:70的范围内，在约1:70至约1:80的范围内，在约1:80至约1:90的范围内，以及在约1:90至约1:100的范围内。可选地，第一轨道21沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度与第一壁31沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度之比在约1:2至约1:10的范围内，例如，在约1:3至约1:4的范围内。
可选地，第二轨道22沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度与第二壁32沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度之比在约1:1.5至约1:100的范围内，例如，在约1:1.5至约1:2的范围内，在约1:2至约1:3的范围内，在约1:3至约1:4的范围内，在约1:4至约1:5的范围内，在约1:5至约1:6的范围内，在约1:6至约1:7的范围内，在约1:7至约1:8的范围内，在约1:8至约1:9的范围内，在约1:9至约1:10的范围内，在约1:10至约1:20的范围内，在约1:20至约1:30的范围内，在约1:30至约1:40的范围内，在约1:40至约1:50的范围内，在约1:50至约1:60的范围内，在约1:60至约1:70的范围内，在约1:70至约1:80的范围内，在约1:80至约1:90的范围内，以及在约1:90至约1:100的范围内。可选地，第二轨道22沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度与第二壁32沿着实质上垂直于延伸方向的平面的截面的沿着突出方向的高度之比在约1:2至约1:10的范围内，例如，在约1:3至约1:4的范围内。
可以实践所述微通道结构的各种实施方式。在一些实施例中，本公开提供了一种薄膜晶体管，可以包括衬底以及设置在衬底上的栅极、栅极绝缘层、源极、漏极以及有源层；其中，有源层内设置有微通道，该薄膜晶体管用于对微通道内的样品进行检测。
图12是根据本公开的一些实施例中的薄膜晶体管的截面图。参照图12，栅极122、栅极绝缘层123、源极124、漏极125以及有源层126依次层叠设置在衬底121上，栅极122靠近衬底121设置。
作为上述各实施例提供的微通道结构的一种应用，本实施例提供的薄膜晶体管结构可以包括前述任一实施例所述的微通道结构，例如衬底121以及依次层叠设置在衬底121上的栅极122和栅极绝缘层123可以作为基底基板10，分立设置的源极124和漏极125可以分别作为轨道层20中的第一轨道21和第二轨道22，有源层126可以包括壁层30。
具体的，有源层126可以包括第一壁31和第二壁32，第一壁31和第二壁32形成在与衬底121相对的一侧实质上闭合的微通道40；其中，微通道40具有沿着实质上平行于衬底121的主表面的平面的延伸方向，延伸方向实质上平行于源极124和漏极125的沿着实质上平行于衬底121的主表面的平面的延伸方向。
第一壁31在衬底121上的正投影实质上覆盖源极124在衬底121上的正投影；并且第二壁32在衬底121上的正投影实质上覆盖漏极125在衬底121上的正投影。
有源层126还可以包括连接源极124和漏极125的第三壁33；并且第三壁33与栅极绝缘层123直接接触。
源极124与漏极125的间距d例如可以大于或等于5纳米且小于或等于50微米；源极124和漏极125的高度h均大于或等于5纳米且小于或等于50微米。
需要注意的是，这里是以底栅结构的薄膜晶体管为例进行说明的，薄膜晶体管还可以是顶栅结构，即栅极绝缘层和栅极位于有源层的上方，本实施例对此不作限定。另外，图12示出的微通道40是闭合的，在实际应用中也可以是敞开的，本实施例对此不作限定。
其中，栅极122作为薄膜晶体管TFT的控制极，可以为导电性能较好的材料，例如金属、ITO等低电阻氧化物，高掺杂Si等半导体材料以及导电胶等有机材料。栅极绝缘层123可为绝缘的材料。源极124与漏极125可以为导电性能好的金属材料等。采用半导体材料形成的封闭的微通道40作为薄膜晶体管TFT的有源层，当待测液体进入半导体有源层即微通道40的时候，会影响有源层内电子分布状况，引起TFT特性的波动。通过检测TFT特性的波动，可以达到对待测液体的成分和性质检测的技术效果，实现蛋白质检测，基因测序等功能。本申请公开的薄膜晶体管首次将TFT的检测功能以及微纳流控精确测量的优势结合起来，借助微通道，可以对其中的样品进行精密控制，一方面减小外界环境的影响，提升检测精度，另一方面可以实现对样品进行持续监控，而非一次性检测，提高样品检测效率。
本技术方案TFT的源极和漏极的间距以及截面形貌可控，可以提高器件检测精度。同时，省去了滴入样品的步骤，让样品从通道流入，方便检测器件集成在功能性芯片当中，且可以做到样品持续检测，而非一次性检测。同时，封闭的有源层微通道可以大大提高样品和有源层的接触面积，同时，封闭的有源层微通道可以将样品和外界空气湿气等隔离，降低外界环境对检测的影响，进一步提高检测精度。
本申请公开的薄膜晶体管可以应用于微电子器件，微/纳流控器件等生物化学芯片传感器。本申请公开的传感器件可以实现在已有的功能性器件，芯片以及电路等结构的上方直接制备，大大降低了传感器与功能性芯片集成的难度。
可以实践所述微通道结构的各种实施方式。在一些实施例中，本公开提供了一种多层微通道结构。图6A至图6B是根据本公开的一些实施例中的多层微通道结构的截面图。参照图6A至图6B，多层微通道结构包括多层微通道结构的第一层A和堆叠在第一层A的顶部的多层微通道结构的第二层B。多层微通道结构的每一层具有本文所述的微通道结构。例如，多层微通道结构的每一层可以具有图1、图2A、图2B和图2C中描述的微通道结构中的任何一种。
在一些实施例中，参照图6A，多层微通道结构的第一层A包括：基底基板10；轨道层20，其位于基底基板10上并且包括彼此间隔开的第一轨道21和第二轨道22；壁层30，其位于轨道层20的远离基底基板10的一侧并且具有第一壁31和第二壁32，第一壁31和第二壁32彼此至少部分地间隔开，从而形成第一壁31和第二壁32之间的微通道40。多层微通道结构的第二层B包括：第二基底基板10’；第二轨道层20’，其位于第二基底基板10’上并且包括彼此间隔开的第三轨道21’和第四轨道22’；第二壁层30’，其位于第二轨道层20’的远离第二基底基板10’的一侧并且包括第四壁31’和第五壁32’，第四壁31’和第五壁32’彼此至少部分地间隔开，从而形成第四壁31’和第五壁32’之间的第二微通道40’。微通道40和第二微通道40’的延伸方向可以相同。可选地，微通道40和第二微通道40’的延伸方向可以彼此不同。可选地，第二基底基板10’是平坦化层。
在一些实施例中，多层微通道结构在多层微通道结构的第一层A与多层微通道结构的第二层B之间不包括平坦化层。参照图6B，多层微通道结构的第一层A包括：基底基板10；轨道层20，其位于基底基板10上并且包括彼此间隔开的第一轨道21和第二轨道22；壁层30，其位于轨道层20的远离基底基板10的一侧并且具有第一壁31和第二壁32，第一壁31和第二壁32彼此至少部分地间隔开，从而形成第一壁31和第二壁32之间的微通道40。多层微通道结构的第二层B包括：第二轨道层20’，其位于壁层30上并且具有彼此间隔开的第三轨道21’和第四轨道22’；第二壁层30’，其位于第二轨道层20’的远离壁层30的一侧并且包括第四壁31’和第五壁32’，第四壁31’和第五壁32’彼此至少部分地间隔开，从而形成第四壁31’和第五壁32’之间的第二微通道40’。微通道40和第二微通道40’的延伸方向可以相同。可选地，微通道40和第二微通道40’的延伸方向可以彼此不同。壁层30构成第二基底基板，在该第二基底基板上形成多层微通道结构的第二层B。
在另一方面，本公开提供了一种微流体控制装置，其具有微通道和集成在微流体装置中的电极。集成电极(例如如图1、图2A至图2C中示出的第一轨道21和第二轨道22)可以有效地检测微通道40内部的各种物理和/或化学参数。可以通过集成电极测量的适当参数的示例包括：微通道40中位于两个集成电极之间的区域的电阻、微通道40中位于两个集成电极之间的区域中的电压电平、微通道40中位于两个集成电极之间的区域中的电容等等。通过测量这些参数，微流体装置可以高效地检测微通道40中的生物和化学分子，并且可以用于各种相关应用中，比如基因测序。
其中，本公开所提及的微流体实质是微纳流体，可以包括微米量级的微流体，也可以包括纳米量级的纳流体。同样，微流体装置实质是微纳流体装置，可以包括微米量级的微流体装置，也可以包括纳米量级的纳流体装置。
此外，具有集成电极的微流体装置可以方便地用作有源控制装置。具体而言，外部电压或外部电场可以通过集成电极而施加至微通道40中位于这两个集成电极之间的区域，从而有效地改变微通道40的电化学性质。在一个示例中，施加至集成电极的外部电压可以改变微通道40中的静电排斥区的面积大小。在另一个示例中，微流体控制装置是运送控制装置，并且集成电极可以控制通过微通道40的物质的运送。例如，集成电极可以构造为控制微通道40使得仅分子量大小处于特定范围内的分子可以通过，从而滤除或浓缩(enrich)目标物质。在一个示例中，微流体控制装置是过滤器。在另一个示例中，微流体控制装置是分离器，其构造为将分子彼此分离。在另一个示例中，微流体控制装置是浓缩器，其构造为提纯特定分子。
在一些实施例中，微流体控制装置包括控制电极(例如，栅极)。可选地，轨道层构成微流体控制装置的控制电极，以控制通过微通道的物质(例如，诸如DNA的核酸分子)的运送。参照图2C，在一些实施例中，轨道层20包括彼此间隔开的第一轨道21和第二轨道22、以及连接第一轨道21和第二轨道22的基部23。轨道层20的沿着实质上垂直于延伸方向E的平面的截面为U形。在一些实施例中，U形轨道层用作微流体控制装置的控制电极。通过设置U形控制电极，由控制电极产生的电场大大增强，提高了遍布微通道40分布的电场的强度和电场的均匀性。因此，与常规微流体控制装置相比，该微流体控制装置的性能可以大大改善。当前微流体控制装置在微流体技术中具有许多应用，其示例包括：离子阀、分子阀、电控微流体装置、光控微流体装置、离子晶体管等等。
图7A和图7B是根据本公开的一些实施例中的微流体控制装置的示意图。参照图7A，在一些实施例中，微流体控制装置是电控微流体控制装置，其具有与微通道结构的轨道层20电连接的晶体管T。晶体管T构造为被供有控制电压Vc。当晶体管T导通时，控制电压Vc被传递至轨道层20。可选地，如上所述，微通道结构是用于控制通过微通道40的物质的运送的微通道结构，并且轨道层20是微通道控制装置的控制电极。通过将控制信号Vc传输至轨道层20，可以对微通道40中的物质的运送进行电控制。
参照图7B，在一些实施例中，微流体控制装置是光控微流体控制装置，其具有与轨道层20电连接的光传感器PS。当光传感器PS被照射时，其产生光电压信号，所述光电压信号被传输至轨道层20。可选地，如上所述，微通道结构是用于控制通过微通道40的物质的运送的微通道结构，并且轨道层20是微通道控制装置的控制电极。通过将光电压信号传输至轨道层20，可以对微通道40中的物质的运送进行光控制。
可选地，微流体控制装置是离子晶体管。图8是示出根据本公开的一些实施例中的具有微通道的离子晶体管的结构的示意图。参照图8，轨道层20用作离子晶体管的栅极，并且构造为被提供有栅极驱动信号Vg。参照图8，在一些实施例中，轨道层20包括彼此间隔开的第一轨道21和第二轨道22、以及连接第一轨道21和第二轨道22的基部23。轨道层20的沿着实质上垂直于延伸方向的平面的截面为U形。在一些实施例中，U形轨道层用作离子晶体管的栅极。
图9是示出根据本公开的一些实施例中的微流体装置中的微通道的应用的示意图。参照图9，通过流量控制系统驱动流体样本(例如，气体或液体)流入连接通道1。在一些实施例中，流量控制系统包括电泳、压力泵和其他驱动机构中的一个或组合。通过连接通道1，流体样本流入储存部1，其转而与根据本公开的微通道连接。储存部1自身可以为微型通道。然后，流体样本流入微通道，其控制流体样本在流体芯片中的运送。在微通道的控制下，流体样本流入储存部2、连接通道2、并最终流出流体芯片。
在另一方面，本公开提供了一种传感器，其包括本文描述的或通过本文描述的方法制造的微通道结构。
在另一方面，本公开提供了一种传感器，其包括本文描述的或通过本文描述的方法制造的薄膜晶体管。
在另一方面，本公开提供了一种传感系统，其具有本文描述的传感器。
在另一方面，本公开提供了一种微流体装置，其包括本文描述的或通过本文描述的方法制造的微通道结构。
在另一方面，本公开提供了一种微流体系统，其具有本文描述的微流体装置。
在另一方面，本公开提供了一种芯片实验室装置，其包括本文描述的或通过本文描述的方法制造的微通道结构。
在另一方面，本公开提供了一种芯片实验室系统，其具有本文描述的芯片实验室装置。
在另一方面，本公开提供了一种制造微通道结构的方法。图10是示出根据本公开的一些实施例中的制造微通道结构的方法的流程图。参照图10，在一些实施例中，所述方法包括：在基底基板上形成轨道层；和在形成轨道层之后，在轨道层的远离基底基板的一侧形成壁层。可选地，形成轨道层的步骤包括：形成彼此间隔开的第一轨道和第二轨道。可选地，形成壁层的步骤包括：形成彼此间隔开的第一壁和第二壁，从而形成第一壁和第二壁之间的微通道。可选地，微通道形成为具有沿着实质上平行于基底基板的主表面的平面的延伸方向，所述延伸方向实质上平行于第一轨道和第二轨道的沿着实质上平行于基底基板的主表面的平面的延伸方向。
图11A至图11F示出了根据本公开的一些实施例中的制造微通道结构的过程。参照图11A，提供基底基板10。与常规微通道结构制造方法相比，当前方法使得微通道结构能够直接制造在在形成微通道结构之前已经形成有电子装置(例如，传感器)的其他组件的基底基板上。因此，在一些实施例中，基底基板10包括电极结构。可选地，基底基板10是具有传感器(包括传感电路)的电极结构的基板。
参照图11B，在基底基板10上形成轨道层20。在一些实施例中，形成轨道层20的步骤包括形成第一轨道21和第二轨道22。可选地，在单次构图步骤中形成第一轨道21和第二轨道22。用于形成第一轨道21和第二轨道22的适当方法的示例包括：紫外曝光、电子束曝光、激光直写、纳米压印、光刻剥离等或它们的组合。用于形成第一轨道21和第二轨道22的适当方法的示例包括：光刻蚀工艺、电子束光刻工艺、纳米压印光刻、刻蚀工艺(例如，干法刻蚀)、热腐蚀工艺、离子束刻蚀，高温烧灼或它们的组合。在一个示例中，首先在基底基板10上沉积轨道层材料从而形成轨道层材料层，随后，对轨道层材料层进行构图，从而形成第一轨道21和第二轨道22。取决于微通道结构的应用，轨道层20可由各种适当材料制成，包括绝缘材料、半导体材料、导电材料、或它们的组合。
下面以纳米压印配合干法刻蚀工艺对轨道层的制作过程进行介绍，具体步骤可以包括：沉积轨道层材料薄膜；压印胶的涂覆；热/紫外固化压印工艺；残胶去除工艺；图形转移工艺，形成刻蚀前图案；干法刻蚀形成轨道层。
轨道层的结构可以根据所需形成的微通道结构进行形貌设计，不同的轨道层结构可以制备分流微通道、螺旋微通道等复杂的微通道形状。还可以按照所需微通道结构设计形成特殊的表面微纳米结构，比如通过轨道层的闭合圆环结构可以制备方向垂直于基底基板的微纳米孔洞等，得到巨大表面积的微纳米表面。
图11C是第一轨道21和第二轨道22的平面图。参照图11C，在一些实施例中，第一轨道21和第二轨道22沿着实质上平行于基底基板10的主表面的平面实质上彼此平行地沿着延伸方向E延伸。可选地，第一轨道21和第二轨道22的沿着实质上平行于基底基板10的主表面的平面的延伸方向E限定了将要在后续步骤中形成的微通道的延伸方向。
参照图11D，在形成轨道层20之后，在轨道层20的远离基底基板10的一侧沉积壁层材料，从而形成壁层材料层30”。由于第一轨道21和第二轨道22的存在，与基底基板10的其他区中的沉积速率相比，壁层材料以相对快的速率首先沉积在第一轨道21和第二轨道22上及附近。如图11D所示，在一些实施例中，壁层材料层30”形成为具有位于第一轨道21上和周围的第一突部31”、位于第二轨道22上和周围的第二突部32”、以及连接第一轨道21和第二轨道22的基部33”。
各种适当沉积方法和适当沉积设备可用于沉积壁层材料。适当沉积方法的示例包括：溅射(例如，磁控溅射)和蒸镀(例如，化学气相沉积方法、等离子体增强化学气相沉积(PECVD)方法、热气相沉积方法、原子层沉积(ALD)方法、以及电子束蒸发方法)。可选地，通过溅射方法沉积壁层材料。
各种适当溅射方法和适当溅射设备可用于溅射壁层材料。适当溅射设备的示例包括：直流溅射设备、射频溅射设备、中频溅射设备、脉冲直流溅射设备、磁控溅射设备、和脉冲直流磁控溅射设备。适当溅射的示例包括物理溅射和反应溅射。在一个示例中，具有轨道层20形成于其上的基部被置于溅射腔室中，并且经受利用了溅射靶材的溅射，所述溅射靶材包括壁层材料或其前体。在另一示例中，溅射温度是室温，溅射气氛包括氧气和氩气，溅射功率为5kW，溅射气氛压力为0.2Pa，并且溅射设备是磁控溅射设备。
通过溅射工艺形成壁层的步骤具体可以包括：
步骤101：将形成有轨道层的基板放入溅射设备腔体中。其中溅射设备可以是DC溅射仪、DC pulse溅射仪、RF溅射、中频溅射仪等。溅射过程可以是物理溅射，也可以采用反应溅射的方式，溅射使用的靶材为形成的微纳米结构的材料或反应物。
步骤102：将样品放入腔室内的样品托盘中，样品托盘要求具有较好的热传导性。溅射温度控制在较低温度，如室温溅射。溅射过程中可以利用散热系统给样品托盘降温，溅射过程中基板温度控制在100℃以下为宜。
步骤103：将溅射设备腔体抽到高真空状态。
步骤104：向溅射腔体通入溅射电离气体，例如氩气，氮气等。对于反应溅射，需通入反应气体，例如氧气。通入气体后，保持腔室内部工作压强稳定。控制反应气体的分压来确保反应溅射进行完全。
步骤105：开启功率电源开始溅射过程，溅射功率依溅射设备以及靶材种类调整。
完成壁层材料沉积之后可以通过掺杂退火等处理方式体现最佳的半导体特性。
本公开提供的制造微通道结构的方法，通过溅射沉积的方式自然生长形成，所以形成的微通道的尺寸以及形状不直接受到曝光刻蚀等设备精度的限制，而是受到精度要求较低的第一轨道和第二轨道之间的间距、第一轨道和第二轨道之间的沟道截面形状以及溅射条件的控制，从而达到了使用低精度量产设备调控高精度微通道形貌的的技术效果，解决了微通道精度低，结构形貌难以控制的技术问题。
在一些实施例中，所述方法还包括：通过控制溅射壁层材料的持续时间或功率来控制微通道的尺寸和形状。更长的溅射时间或更高的溅射功率使得第一突部31”和第二突部32”变得更大，并且微通道的尺寸变得更小。
参照图11E，在一些实施例中，微通道40形成于第一壁31与第二壁32之间。在一些实施例中，溅射持续时间或溅射功率控制在一定范围内使得第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此至少部分地分离，例如，微通道40形成为在与基底基板10相对的一侧至少部分地敞开。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面的平面的延伸方向E的实质整个长度上，第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此分离。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面的平面的延伸方向E的长度的一个或多个第一部分上，第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此分离，并且在微通道40的沿着其沿着实质上平行于基底基板10的主表面的平面的延伸方向E的长度的一个或多个第二部分上，第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此连接。
参照图11E，在一些实施例中，第一壁31形成为沿着突出方向P远离第一轨道21的远离基底基板10的一侧地突出，第二壁32形成为沿着突出方向P远离第二轨道22的远离基底基板10的一侧地突出。第一壁31和第二壁32形成为在壁层30的至少一部分中沿着突出方向P彼此完全间隔开，从而形成在与基底基板10相对的一侧至少部分地敞开的微通道40。
参照图11F，在一些实施例中，微通道40形成于第一壁31与第二壁32之间。在一些实施例中，溅射持续时间或溅射功率控制在一定范围内使得第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此连接，例如，微通道40形成为在与基底基板10相对的一侧实质上闭合。可选地，微通道40形成为在与基底基板10相对的一侧实质上闭合。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面的平面的延伸方向E的实质整个长度上，第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此连接。可选地，在微通道40的沿着其沿着实质上平行于基底基板10的主表面的平面的延伸方向E的长度的一个或多个第一部分上，第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此连接，并且在微通道40的沿着其沿着实质上平行于基底基板10的主表面的平面的延伸方向E的长度的一个或多个第二部分上，第一壁31和第二壁32形成为在微通道40的与基底基板10相对的一侧彼此分离。
参照图11E和图11F，在一些实施例中，形成壁层的步骤还包括形成第三壁33，其连接第一轨道21和第二轨道22。如上所述，壁层材料在第一轨道21与第二轨道22之间的区域中的沉积速率与在第一轨道21和第二轨道22上和周围的沉积相比较小，第三壁33形成为构成微通道40的底部侧。可选地，第三壁33形成为与基底基板10直接接触。
在当前方法中，轨道层20首先形成为低分辨率模板以形成高分辨率的微通道40。随后将壁层材料溅射到基底基板10上。第一轨道21和第二轨道22向上突出，并且用作用于积聚壁层材料的主要生长点。随着壁层材料持续积聚在第一轨道21和第二轨道22上及周围，第一突部31”和第二突部32”的截面的宽度持续增大，并且第一突部31”和第二突部32”之间的距离持续减小，从而形成高分辨率微通道40。由于通过将壁层材料溅射到基底基板10上而形成微通道40，微通道40的分辨率不受构图装置或刻蚀装置的分辨率的限制。由于通过溅射壁层材料形成第一壁31和第二壁32，当前方法避免了对分别针对各种不同微通道材料的适当刻蚀剂的显影的需要。当前方法适用于使用各种适当材料形成微通道40。
在一些实施例中，可以利用光刻工艺形成壁层。可选地，光刻工艺包括构图工艺和刻蚀工艺。构图工艺的示例包括UV曝光和显影、电子束曝光和显影、基于激光的直写工艺、纳米压印等。刻蚀工艺的示例包括干法刻蚀、湿法刻蚀、反应离子束刻蚀和高温煅烧。
在一些实施例中，本公开提供了一种薄膜晶体管的制备方法，可以包括：
提供衬底；并在衬底上形成栅极、栅极绝缘层、源极、漏极以及有源层；其中，有源层内设置有微通道，薄膜晶体管用于对微通道内的样品进行检测。
可选地，薄膜晶体管的制备方法可以包括本文所述的制造微通道结构的方法(例如，图10和图11A至图11F所描述的方法)。例如，可以首先在衬底上依次形成栅极、栅极绝缘层，得到基底基板；然后通过上述轨道层的制备方法在基底基板上形成分立设置的源极(相当于第一轨道)和漏极(相当于第二轨道)；再通过上述壁层的制备方法在基底基板以及源极和漏极上形成有源层。
具体地，形成有源层的步骤具体可以包括：在源极和漏极背离衬底的一侧形成第一壁和第二壁，第一壁和第二壁形成在与衬底相对的一侧实质上闭合的微通道；其中，微通道具有沿着实质上平行于衬底的主表面的平面的延伸方向，延伸方向实质上平行于源极和漏极的沿着实质上平行于衬底的主表面的平面的延伸方向。
形成有源层的步骤具体还可以包括：在栅极绝缘层背离衬底的一侧形成连接源极和漏极的第三壁。
其中，源极和漏极为导电材料。有源层为半导体材料。衬底可以为玻璃或柔性基底等。栅极、栅极绝缘层以及源漏电极等可以通过构图工艺等工艺形成。有源层可以通过溅射等工艺形成。
在一些实施例中，本公开提供了一种制造多层微通道结构的方法。可选地，多层微通道结构的每一层可以通过本文所述的制造微通道的方法(例如，图10和图11A至图11F所描述的方法)而制造。在一些实施例中，多层微通道结构形成为包括第一层和第二层，第二层形成为堆叠在第一层的顶部。具体地，形成第一层的步骤包括：在基底基板上形成轨道层；和在形成轨道层之后，在轨道层的远离基底基板的一侧形成壁层；形成第二层的步骤包括：在第二基底基板上形成第二轨道层；和在形成第二轨道层之后，在第二轨道层的远离第二基底基板的一侧形成第二壁层。形成轨道层的步骤包括形成彼此间隔开的第一轨道和第二轨道，并且形成壁层的步骤包括形成彼此间隔开的第一壁和第二壁，从而形成第一壁与第二壁之间的微通道。形成第二轨道层的步骤包括形成彼此间隔开的第三轨道和第四轨道，并且形成第二壁层的步骤包括形成彼此间隔开的第四壁和第五壁，从而形成第四壁与第五壁之间的第二微通道。
可选地，制造多层微通道结构的方法包括：在基底基板上形成多层微通道结构的第一层；在多层微通道结构的第一层上形成平坦化层，从而形成平坦表面；以及在平坦化层的远离基底基板的一侧形成多层微通道结构的第二层。平坦化层构成用于形成多层微通道结构的第二层的第二基底基板。
可选地，多层微通道结构形成为在多层微通道结构的第一层与多层微通道结构的第二层之间不包括平坦化层。可选地，制造多层微通道结构的方法包括：在基底基板上形成多层微通道结构的第一层；以及在多层微通道结构的第一层的远离基底基板的一侧形成多层微通道结构的第二层。可选地，多层微通道结构的第一层的壁层构成用于形成多层微通道结构的第二层的第二基底基板。
在另一方面，本公开提供了一种制造传感器芯片的方法。在一些实施例中，所述方法包括：在基底基板上形成传感器芯片的电极结构；并且在形成电极结构之后，直接在电极结构上形成一个或多个微通道结构。形成所述一个或多个微通道结构的步骤可以如上所述地执行。在一些实施例中，形成一个或多个微通道结构的步骤包括：在电极结构的远离基底基板的一侧形成轨道层；和在形成轨道层之后，在轨道层的远离电极结构的一侧形成壁层。可选地，形成轨道层的步骤包括：形成彼此间隔开的第一轨道和第二轨道。可选地，形成壁层的步骤包括：形成至少部分地彼此间隔开的第一壁和第二壁，从而形成第一壁和第二壁之间的微通道。可选地，微通道形成为具有沿着实质上平行于基底基板的主表面的平面的延伸方向，所述延伸方向实质上平行于第一轨道和第二轨道的沿着实质上平行于基底基板的主表面的平面的延伸方向。
可选地，利用电极材料形成第一轨道和第二轨道。可选地，第一轨道和第二轨道形成为传感器芯片的两个传感器电极。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种微通道结构及其制备方法、传感器、微流体装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种薄膜晶体管，其特征在于，包括衬底以及设置在所述衬底上的栅极、栅极绝缘层、源极、漏极以及有源层；其中，所述有源层内设置有微通道，所述薄膜晶体管用于对所述微通道内的样品进行检测；
所述栅极、所述栅极绝缘层、所述源极、所述漏极以及所述有源层依次设置在所述衬底上，所述栅极靠近所述衬底设置；
所述有源层包括第一壁和第二壁，所述第一壁和所述第二壁形成在与所述衬底相对的一侧实质上闭合的微通道；
其中，所述微通道具有沿着实质上平行于所述衬底的主表面的平面的延伸方向，所述延伸方向实质上平行于所述源极和所述漏极的沿着实质上平行于所述衬底的主表面的平面的延伸方向；
所述微通道的沿着实质上平行于衬底的主表面的平面的延伸方向实质上平行于所述第一壁和所述第二壁的沿着实质上平行于衬底的主表面的平面的延伸方向；
其中，所述第一壁和所述第二壁形成在所述源极和所述漏极背离所述衬底的一侧；
所述微通道的所述延伸方向与所述源极和所述漏极的连线方向垂直。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一壁在所述衬底上的正投影实质上覆盖所述源极在所述衬底上的正投影；并且
所述第二壁在所述衬底上的正投影实质上覆盖所述漏极在所述衬底上的正投影。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层还包括连接所述源极和所述漏极的第三壁；并且
所述第三壁与所述栅极绝缘层直接接触。
4.根据权利要求1至3任一项所述的薄膜晶体管，其特征在于，所述源极与所述漏极的间距大于或等于5纳米且小于或等于50微米；
所述源极和所述漏极的高度均大于或等于5纳米且小于或等于50微米。
5.一种传感器，其特征在于，包括权利要求1至4中任一项所述的薄膜晶体管。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极、栅极绝缘层、源极、漏极以及有源层；其中，所述有源层内设置有微通道，所述薄膜晶体管用于对所述微通道内的样品进行检测；所述在所述衬底上形成栅极、栅极绝缘层、源极、漏极以及有源层的步骤，包括：
在所述衬底上依次形成栅极、栅极绝缘层、源极和漏极；
在所述源极和所述漏极背离所述衬底的一侧形成第一壁和第二壁，所述第一壁和所述第二壁形成在与所述衬底相对的一侧实质上闭合的微通道；
其中，所述微通道具有沿着实质上平行于所述衬底的主表面的平面的延伸方向，所述延伸方向实质上平行于所述源极和所述漏极的沿着实质上平行于所述衬底的主表面的平面的延伸方向；
所述微通道的沿着实质上平行于衬底的主表面的平面的延伸方向实质上平行于所述第一壁和所述第二壁的沿着实质上平行于衬底的主表面的平面的延伸方向。
7.根据权利要求6所述的制备方法，其特征在于，所述在所述衬底上形成栅极、栅极绝缘层、源极、漏极以及有源层的步骤，还包括：
在所述栅极绝缘层背离所述衬底的一侧形成连接所述源极和所述漏极的第三壁。
CN201810878941.3A 2018-08-03 2018-08-03 一种薄膜晶体管及其制备方法、传感器 Active CN109060922B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810878941.3A CN109060922B (zh) 2018-08-03 2018-08-03 一种薄膜晶体管及其制备方法、传感器
US16/642,522 US11245008B2 (en) 2018-08-03 2019-07-24 Thin film transistor, manufacturing method thereof, sensor
PCT/CN2019/097455 WO2020024856A1 (zh) 2018-08-03 2019-07-24 薄膜晶体管及其制备方法、传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810878941.3A CN109060922B (zh) 2018-08-03 2018-08-03 一种薄膜晶体管及其制备方法、传感器

Publications (2)

Publication Number Publication Date
CN109060922A CN109060922A (zh) 2018-12-21
CN109060922B true CN109060922B (zh) 2020-06-05

Family

ID=64832913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810878941.3A Active CN109060922B (zh) 2018-08-03 2018-08-03 一种薄膜晶体管及其制备方法、传感器

Country Status (3)

Country Link
US (1) US11245008B2 (zh)
CN (1) CN109060922B (zh)
WO (1) WO2020024856A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109060922B (zh) 2018-08-03 2020-06-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、传感器
CN109728098B (zh) * 2019-01-03 2022-05-17 合肥鑫晟光电科技有限公司 薄膜晶体管、传感器、检测方法、检测装置及检测系统
CN109742155B (zh) * 2019-01-09 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、器件、芯片及显示装置
CN109856391B (zh) * 2019-02-28 2022-05-27 深圳大学 一种基于有机光晶体的免疫检测芯片、装置及其制备方法
CN109884127A (zh) * 2019-03-01 2019-06-14 京东方科技集团股份有限公司 一种检测器、检测系统及物质浓度的检测方法
US11905163B2 (en) 2019-04-03 2024-02-20 Boe Technology Group Co., Ltd. Micro-nano channel structure, sensor and manufacturing method thereof, and microfluidic device
US11534755B2 (en) 2019-04-16 2022-12-27 Boe Technology Group Co., Ltd. Micro-channel device and manufacturing method thereof and micro-fluidic system
CN113145183B (zh) * 2020-01-22 2022-12-06 京东方科技集团股份有限公司 一种生物芯片及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773550B1 (ko) 2006-04-03 2007-11-07 삼성전자주식회사 생분자의 고정 없이 전계 효과 트랜지스터를 이용하여생분자를 검출하는 방법
US8262900B2 (en) * 2006-12-14 2012-09-11 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
JP4552160B2 (ja) * 2008-07-30 2010-09-29 ソニー株式会社 有機半導体薄膜の形成方法および薄膜半導体装置の製造方法
CN101592626B (zh) * 2009-03-19 2013-03-06 中国科学院苏州纳米技术与纳米仿生研究所 准一维金属氧化物纳米材料生物传感器及其制作方法
CN101592627B (zh) 2009-03-19 2012-12-05 中国科学院苏州纳米技术与纳米仿生研究所 多通道高灵敏生物传感器的制作集成方法
CN102242062B (zh) * 2011-04-19 2012-12-19 浙江大学 一种高分辨率的生物传感器
US9689835B2 (en) 2011-10-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Amplified dual-gate bio field effect transistor
US9389199B2 (en) * 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
US20140264468A1 (en) 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Biofet with increased sensing area
CN104049021B (zh) * 2013-03-14 2016-10-05 台湾积体电路制造股份有限公司 具有增大的感测面积的biofet
CN203445122U (zh) * 2013-09-06 2014-02-19 北京京东方光电科技有限公司 X射线检测装置阵列基板
CN103489826B (zh) * 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
US9484469B2 (en) * 2014-12-16 2016-11-01 International Business Machines Corporation Thin film device with protective layer
KR101638501B1 (ko) * 2015-03-24 2016-07-11 한국과학기술연구원 수소이온농도 센서 및 그 제조방법
CN104807869B (zh) * 2015-05-18 2017-05-10 哈尔滨理工大学 一种基于二维纳米材料的生物传感器的制作与集成方法
CN105021683B (zh) 2015-06-05 2017-09-15 东南大学 面向生物分子检测的二硫化钼场效应晶体管的制作方法
CN106098941A (zh) * 2016-06-17 2016-11-09 同济大学 具有微纳孔结构有机场效应晶体管传感器及其制作和应用
EP3510388A1 (en) * 2016-09-09 2019-07-17 Life Technologies Corporation Chemically-sensitive field-effect transistor with microwell structure and method for producing the same
CN109060922B (zh) * 2018-08-03 2020-06-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、传感器

Also Published As

Publication number Publication date
WO2020024856A1 (zh) 2020-02-06
US11245008B2 (en) 2022-02-08
US20200194553A1 (en) 2020-06-18
CN109060922A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN109060922B (zh) 一种薄膜晶体管及其制备方法、传感器
US8518829B2 (en) Self-sealed fluidic channels for nanopore array
CN112368234B (zh) 微纳米通道结构、传感器及其制备方法、微流体装置
US20200347840A1 (en) Microfluidic devices and methods of making the same
CN103080197A (zh) 具有玻璃样表面的聚合物衬底和由所述聚合物衬底制成的芯片
WO2011050285A1 (en) Thermally driven knudsen pump
US20220126294A1 (en) Biochip and manufacturing method thereof
WO2008066049A1 (fr) Dispositif de distribution de liquide en microvolume
WO2016019836A1 (zh) 传感装置
Leyden et al. Fabrication and characterization of carbon nanotube field-effect transistor biosensors
CN110997145B (zh) 微通道结构、传感器、微流体装置、芯片实验室装置、以及制造微通道结构的方法
CN110191760B (zh) 微通道器件及其制造方法、微流控系统
Lehoucq et al. Highly sensitive pH measurements using a transistor composed of a large array of parallel silicon nanowires
WO2008114199A2 (en) An actuator device and a method of manufacturing the same
US20220048028A1 (en) Microfluidic channel backplane and method of manufacturing the same, and microfluidic detection chip
KR20110102652A (ko) 나노 기공을 가진 멤브레인의 제작 방법 및 이를 이용한 랩온어칩
Fuest Active Electrokinetic Transport Control in a Nanofluidic Device with Embedded Surface Electrodes
TW201026593A (en) A virtual channel platform
WO2013077119A1 (ja) 基板およびマイクロチップ並びに基板の製造方法およびマイクロチップの製造方法
CN115885164A (zh) 使用分离结构和孔结构的多重测定
KR20120035272A (ko) 셀 조작 전극 장치, 이의 제조 방법 및 셀 조작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant