CN109033534B - 基于伪漏极开路端接的输出器时序抖动估计方法 - Google Patents
基于伪漏极开路端接的输出器时序抖动估计方法 Download PDFInfo
- Publication number
- CN109033534B CN109033534B CN201810697815.8A CN201810697815A CN109033534B CN 109033534 B CN109033534 B CN 109033534B CN 201810697815 A CN201810697815 A CN 201810697815A CN 109033534 B CN109033534 B CN 109033534B
- Authority
- CN
- China
- Prior art keywords
- noise
- time
- jitter
- power supply
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000004364 calculation method Methods 0.000 claims abstract description 33
- 238000001228 spectrum Methods 0.000 claims abstract description 32
- 238000012546 transfer Methods 0.000 claims abstract description 30
- 230000004044 response Effects 0.000 claims description 16
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 14
- 230000014509 gene expression Effects 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 7
- 239000013256 coordination polymer Substances 0.000 claims description 3
- 238000004088 simulation Methods 0.000 abstract description 42
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000004891 communication Methods 0.000 abstract description 6
- 230000006870 function Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 6
- 238000012795 verification Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种基于伪漏极开路端接的输出器时序抖动估计方法,主要解决现有估计数据链路时序抖动时暴力仿真时间消耗过长的问题。其实现方案是:1.提取输出器的半导体管的电流电压数据,计算其跨导参数;2.根据跨导参数列电压初始状态和输出电压微分方程,计算并求解;3.根据电压初始状态和输出电压,计算电源噪声和地噪声引起的时序间隔错误序列;4.由时序间隔错误序列和噪声频谱计算噪声到时序抖动传输函数;5.将传输函数和实际仿真的电源噪声频谱相乘,逆傅里叶变换得到时域内的时序抖动估计。本发明的时序抖动估计属于数值计算,相比暴力仿真时间消耗少,得到频域内丰富的传输函数,便于时序抖动的估算,可用于通信链路的设计。
Description
技术领域
本发明属于电子电路技术领域,特别涉及一种输出器时序抖动估计方法,可用于通信链路的设计。
背景技术
目前,随着电子电路数据传输接口的速度达到每秒数千兆位,在满足位错误率的前提下,时序容限随着数据率的提升持续减小,时序抖动会造成接收器端的误码率升高,影响数据通信的可靠性,时序抖动已经成为高速接口设计的挑战。时序抖动可分类为确定性抖动和随机抖动,进一步也可以将抖动分为数据依赖性抖动,边界不相关抖动,周期抖动和高斯抖动,而电源噪声则是产生确定性抖动的重要来源。电子电路的电源噪声是由于逻辑器件同时开关,造成了较大的瞬态电流,在电源分配网络上产生了电源噪声。
现有的电源噪声引起的时序抖动估算研究主要是通过仿真来估计抖动,例如:
1.基于的时序抖动灵敏度曲线的仿真来估计抖动,是利用HSPICE等仿真软件,在频率域内设置一定仿真步长,在单频正弦电源噪声的影响下和需求的频率范围内仿真得出电源噪声到时序抖动的离散点的灵敏度曲线,可以大致的观察出数据传输链路对于不同频率成分的电源噪声的敏感程度,但是基于时序抖动灵敏度曲线的仿真并没有为实际工程应用提供方便,频域内设置的步长不够精确,仿真流程过于繁琐,仿真时间长,灵敏度曲线没有动态变化的频域细节。
2.基于SPICE网表最坏情况眼图仿真,眼图的眼宽表示抖动,用一定的码长的码流激励出最坏情况下的电源噪声,以此来仿真最坏电源噪声情况下的时序抖动。此种仿真方法依然非常耗时,且许多输入输出链路的最坏情况眼图不能用一定码长的码流激励出。
发明内容
本发明的目的在于针对上述现有技术的不足,提供一种基于伪漏极开路端接的输出器时序抖动估计方法,以缩短仿真时间,确保仿真得出的结果具有丰富的频域细节。
本发明的技术思路是:以第四代双倍速率内存的数据传输链路为技术背景,输出器伪漏极开路端接,通过分析电源轨道、地轨道的噪声对于数据传输时的边沿的影响,求解输出电压的微分方程从而得出数据传输时边沿的到达时间,以此来得到数据传输时的时间间隔错误序列;通过构建噪声到时序抖动的传输函数,并利用此传输函数和仿真得到时域内抖动估计,其实现方案包括如下:
1.基于伪漏极开路端接的输出器时序抖动估计方法,包括如下:
(1)提取输出缓冲器的P型金属氧化物半导体管、N型金属氧化物半导体管的各自相应的电流电压数据,且分别计算P型和N型金属氧化物半导体管的大信号直流跨导GP、GN,小信号直流跨导gP、gN,小信号交流跨导λP、λN;
(2)计算输出器在ts时刻由低电平向高电平状态转换时,输出电压在电源地轨道噪声影响下的输出电压初始状态Vout(ts);
(3)计算无电源地轨道噪声影响下上升边的到达时间tpLH0和有电源地轨道噪声影响下的上升边的到达时间tpLH:
(3a)求解输出器由低电平向高电平转换时的输出电压微分方程,得到
此微分方程的解Vout(t):
Vout(t)=Vout_0(t)+Vout_n(t),
其中Vout_0(t)为VDD的直流响应,Vout_n(t)为电源噪声的响应,分别表示为:
(3b)计算tpLH0和tpLH;
其中,VCP表示信号交叉点电压,VDC0是直流初始电压;
其中,为低电平向高电平转换时地噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VGround(t))为地噪声的频谱,为低电平向高电平转换时电源噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VPower(t))为电源噪声的频谱;
(8)根据(6)和(7)的结果,计算频域内时序间隔错误序列频谱:
其中,TIELH(ω)是频域内低电平向高电平转换时的时序间隔错误序列的频谱,TIEHL(ω)是频域内高电平向低电平转换时的时序间隔错误序列的频谱,Vg(ω)是地噪声的频谱,Vp(ω)电源噪声的频谱;
(9)对频域内的时序间隔错误序列频谱进行逆傅里叶变换得到时域的时序间隔错误序列TIELH、TIEHL,再对时域内的时序间隔错误序列取最大值与最小值并作差,得到接收器端的时序抖动估计值Jitter:
Jitter=max(TIELH,TIEHL)-min(TIELH,TIEHL)。 <8>
本发明与现有技术相比具有以下优点:
1.本发明在估计抖动时,采用计算电源噪声到时序抖动的传输函数,避免了以往估计抖动时的暴力仿真消耗时间长的劣势,且连续的传输函数相比离散的抖动灵敏度有着更为丰富的细节。
2.本发明的传输函数在计算时,包含了数据传输链路的输出器的大信号直流跨导GP、GN,小信号直流跨导gP、gN,小信号交流跨导λP、λN,信道互联参数L、R,接收器端的伪漏极开路端接电路结构参数RT、C,由于与实际电路相符合,能够很好的应用到实际的工程中。
附图说明
图1为第四代双倍速率内存数据传输链路图;
图2为本发明的实现流程图;
图3为本发明的地噪声引发的时序间隔错误序列计算与仿真对比结果图;
图4为本发明的电源噪声引发的时序间隔错误序列计算与仿真对比结果图;
图5为本发明的低电平向高电平转换时传输函数频域验证图;
图6为本发明的高电平向低电平转换时传输函数频域验证图;
图7为本发明的电源噪声仿真图;
图8为本发明的眼图仿真抖动估计结果图;
图9为本发明的输出器在状态转换时由电源噪声引发的抖动估计图。
具体实施方式
下面将参考附图并结合实施例来详细、完整的说明本发明。
参照图1,第四代双倍速率内存数据传输链路图,由输出器、信道的互联电感L、互联电阻R、接收器端的伪漏极开路端接电阻RT和电容C组成,其输出器在电源噪声的影响下,由低电平向高电平状态转换或者由高电平向低电平状态转换时,输出器输出的数据会产生时序抖动,时序抖动会造成接收器端的误码率升高,影响数据通信的可靠性,因而限制高速数据输入输出接口的性能,准确估计接收器端的抖动已经是设计稳健可靠的通信链路的关键,如果接收器端的接收数据的抖动大小大于数据链路的标准,则数据链路需要重新设计,再次进行抖动估计,以再次确定是否满足链路确定的抖动大小标准。本发明正是通过求解基于图1列出的输出电压初始状态微分方程和输出器的输出电压微分方程,得到相应的时序间隔错误序列,进而得到电源噪声到时序抖动的传输函数,利用此传输函数和电源噪声的频谱,计算得到接收器端的抖动估计结果,为设计稳健、可靠的通信链路提供依据。
参照图2,本发明的实现步骤包括如下:
步骤1,提取输出缓冲器的金属氧化物半导体管电流电压数据,计算金属氧化物半导体管的跨导。
1a)提取P型金属氧化物半导体管的沟道电流IP_DS,栅源电压VP_GS,漏源电压VP_DS数据,计算P型金属氧化物半导体管的大信号直流跨导GP、小信号直流跨导gP和小信号交流跨导λP,计算公式如下:
其中,ΔIP_DS是P型半导体管漏源电流变化量;ΔVP_GS是P型半导体管栅源电压的变化量;ΔVP_DS是P型半导体管漏源电压变化量;
1b)提取N型金属氧化物半导体管的沟道电流IN_DS,栅源电压VN_GS,漏源电压VN_DS数据,计算N型金属氧化物半导体管的大信号直流跨导GP、小信号直流跨导gP和小信号交流跨导λP,计算公式如下:
其中,ΔIN_DS是N型半导体管漏源电流变化量;ΔVN_GS是N型半导体管栅源电压的变化量;ΔVN_DS是N型半导体管漏源电压的变化量。
步骤2,计算输出器在ts时刻由低电平向高电平状态转换时,输出电压在电源地轨道噪声影响下的输出电压初始状态Vout(ts)。
2a)根据图1,设定在电源地轨道噪声影响下的初始状态微分方程如下:
2b)求解2a)的初始状态微分方程,得到的解Vout(ts)为:
步骤3,计算无电源地轨道噪声影响下上升边的到达时间tpLH0和有电源地轨道噪声影响下的上升边的到达时间tpLH。
3a)根据图1,建立输出器由低电平向高电平转换时的输出电压微分方程,表示如下:
3b)求解输出器由低电平向高电平转换时的输出电压微分方程,得到此微分方程的解Vout(t):
Vout(t)=Vout_0(t)+Vout_n(t),
其中Vout_0(t)为直流电压VDD的直流响应,Vout_n(t)为电源噪声的响应,分别表示为:
3c)根据3a)和3b)的结果,计算得到在无电源地轨道噪声影响下上升边的到达时间tpLH0和有电源地轨道噪声影响下的上升边的到达时间tpLH;
其中,VCP表示信号交叉点电压,VDC0是直流初始电压。
其中,为低电平向高电平转换时地噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VGround(t))为地噪声的频谱,为低电平向高电平转换时电源噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VPower(t))为电源噪声的频谱,A(ω)和B(ω)是包含电路参数的频域表达式。
由于输出器从高电平向低电平转换与输出器向低电平向高电平转换对称,因此,计算输出器由高电平向低电平转换时地噪声到时序抖动的传输函数和电源噪声到时序抖动的传输函数可同样按照步骤(2)-(6)进行,其计算结果如下:
步骤8,计算频域内时序间隔错误序列频谱。
根据(6)和(7)的结果,计算频域内时序间隔错误序列频谱:
其中,TIELH(ω)是频域内低电平向高电平转换时的时序间隔错误序列的频谱,TIEHL(ω)是频域内高电平向低电平转换时的时序间隔错误序列的频谱,Vg(ω)是地噪声的频谱,Vp(ω)电源噪声的频谱。
步骤9,接收器端的时序抖动估计。
对频域内的时序间隔错误序列频谱进行逆傅里叶变换,得到时域的时序间隔错误序列TIELH、TIEHL,再对时域内的时序间隔错误序列取最大值与最小值并作差,得到接收器端的时序抖动估计值Jitter:
Jitter=max(TIELH,TIEHL)-min(TIELH,TIEHL)。 <8>
本发明可以通过以下专业仿真软件验证传输函数计算和时序抖动估计的正确性:
一、实验条件:使用台积电0.18um集成电路开发套件提取P型金属氧化物半导体管、N型金属氧化物半导体管电流电压数据,电源噪声的仿真使用镁光Power Aware IBIS5.0模型,整体电路仿真使用ADS2017仿真软件,数值计算采用MATLAB2017B软件。
二、实验内容:
1)验证对比<1>式的数值计算与ADS2017专业软件仿真值的差异;
2)验证对比<2>式的数值计算与ADS2017专业软件仿真值的差异;
3)验证对比<3>-<6>式数值计算与ADS2017专业软件仿真值的差异;
4)验证对比ADS2017专业软件仿真的抖动与MATLAB2017B数值计算的抖动估计。
实验一、对<1>式的准确性验证。
对图1输出器由低电平向高电平转换,设定地轨道噪声幅度为100mV,频率为100MHz,在此实验条件下,对<1>式进行数值计算,计算得到输出器的时序间隔错误序列,在相同实验条件下,利用ADS2017仿真软件仿真图1所示的电路,仿真得到输出器的时序间隔错误序列,对数值计算值和仿真值进行对比,结果如图3所示。从图3可见,数值计算的值与ADS2017仿真值吻合很好,可证明计算的正确性。
实验二、对<2>式的准确性验证。
对图1输出器由低电平向高电平转换时,设定电源轨道电源噪声幅度为100mV,频率为100MHz.在此实验条件下,对<2>式进行数值计算,计算得到输出器的时序间隔错误序列;
在相同实验条件下,用ADS2017仿真软件仿真图1所示的电路,仿真得到输出器的时序间隔错误序列,对数值计算值和仿真值进行对比,结果如图4所示,从图4可见,数值计算的值与ADS2017仿真值吻合很好,可证明计算的正确性。
实验三、对<3>式和<4>式的准确性验证。
对图1设定电源轨道电源噪声幅度为100mV,频率为1MHz,用ADS2017仿真软件仿真图1所示的电路,仿真得到输出器由低电平向高电平转换时在该频率下的每伏特电源噪声引起的时序抖动值;
保持电源噪声的幅度不变,改变电源噪声的频率,使其依次为10MHz,100MHz,1GHz,10GHz,重复仿真,得到不同频率下的每伏特电源噪声引起的时序抖动值;
按照相同的方式,设定地轨道电源噪声幅度为100mV,频率依次为1MHz,10MHz,100MHz,1GHz,10GHz,进行重复仿真,依次得到不同频率下的每伏特地轨道噪声引起的时序抖动值;
对<3>和<4>式进行数值计算,计算得到每伏特电源噪声和地噪声到时序抖动传输函数,并且对数值计算值和仿真值进行对比,结果如图5所示,从图5可见,数值计算的值与ADS2017仿真值吻合很好,可证明计算的正确性。
实验四、对<5>式和<6>式的准确性验证。
对图1设定电源轨道电源噪声幅度为100mV,频率为1MHz,ADS2017仿真软件仿真图1所示的电路,仿真得到输出器由高电平向低电平转换时在该频率下的每伏特电源噪声引起的时序抖动值;
保持电源噪声的幅度不变,改变电源噪声的频率,使其依次为10MHz,100MHz,1GHz,10GHz,重复仿真,依次得到不同频率下的每伏特电源噪声引起的时序抖动值;
按照相同的方式,设定地轨道电源噪声幅度为100mV,频率依次为1MHz,10MHz,100MHz,1GHz,10GHz,进行重复仿真,依次得到不同频率下的每伏特地轨道噪声引起的时序抖动值;
对<5>和<6>式进行数值计算,计算得到每伏特电源噪声和地噪声到时序抖动传输函数,并且对数值计算值和仿真值进行对比,结果如图6所示,从图6可见,数值计算的值与ADS2017仿真值吻合很好,可证明计算的正确性。
实验五、对<8>式的准确性验证。
利用Power aware IBIS 5.0模型在ADS2017专业软件仿真电源轨道和地轨道噪声,仿真结果如图7所示,其中,图7(a)是电源轨道噪声仿真结果,图7(b)地轨道电源噪声仿真结果;
在仿真得到的上述电源噪声条件下,仿真图1所示的电路,在接收器端的仿真时序抖动值,仿真的时序抖动值为22ps,如图8所示;
对仿真得到的电源噪声在MATLAB2017B中进行快速傅里叶变换得到电源轨道噪声的频谱和地轨道噪声的频谱,对<7>式和<8>依次进行数值计算,数值计算的时序抖动估计结果如图9所示,其中,图9(a)是对输出器由低电平向高电平转换时时序抖动的估计,由式<8>可得抖动估计值是15ps,图9(b)是对输出器由高电平向低电平转换时时序抖动的估计,由式<8>可得抖动估计值是23ps;时序抖动要取两者的最大值,因此,抖动估计值是23ps
从图8,图9可以看出,数值计算的时序抖动估计结果与ADS2017仿真值吻合很好,证明计算的正确性。
上述仿真验证了本发明的计算方法的正确性,数值计算相比暴力仿真,时间消耗少,能得到精度更高的电源噪声到时序抖动传输函数,更便于时序抖动的估算。
以上所述,仅为本发明的具体实施方式,不构成对本发明的限制,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。
Claims (5)
1.基于伪漏极开路端接的输出器时序抖动估计方法,包括如下:
(1)提取输出缓冲器的P型金属氧化物半导体管、N型金属氧化物半导体管的各自相应的电流电压数据,且分别计算P型和N型金属氧化物半导体管的大信号直流跨导GP、GN,小信号直流跨导gP、gN,小信号交流跨导λP、λN;
(2)计算输出器在ts时刻由低电平向高电平状态转换时,输出电压在电源地轨道噪声影响下的输出电压初始状态Vout(ts);
(3)计算无电源地轨道噪声影响下上升边的到达时间tpLH0和有电源地轨道噪声影响下的上升边的到达时间tpLH:
(3a)求解输出器由低电平向高电平转换时的输出电压微分方程,得到
此微分方程的解Vout(t):
Vout(t)=Vout_0(t)+Vout_n(t),
其中Vout_0(t)为VDD的直流响应,Vout_n(t)为电源噪声的响应,分别表示为:
式中,表示直流响应的特解,sp2、sp1是微分方程通解的两个解,c1是微分方程的通解的系数,A(t)、B(t)和θ是包含电路参数的表达式;表示电源噪声的初始相位;RT表示伪漏极开路端接的端接电阻;R为互联的电阻;
(3b)计算tpLH0和tpLH;
其中,VCP表示信号交叉点电压,VDC0是直流初始电压;
(4)计算tpLH0与tpLH之差,得到由电源地噪声引起的时序间隔错误序
(5)计算电源轨道噪声引起的时序间隔错误序列
其中,ΔVout_n(tpLH0)是电源噪声在tpLH0时刻的响应的幅值,Slope是直流响应Vout_0(t)在tpLH0时刻的斜率,
(6)计算输出器由低电平向高电平转换时,地噪声到时序抖动的传输函数和电源噪声到时序抖动的传输函数
其中,为低电平向高电平转换时地噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VGround(t))为地噪声的频谱,为低电平向高电平转换时电源噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VPower(t))为电源噪声的频谱;
(7)同理,按照步骤(2)-(6),计算输出器由高电平向低电平转换时地噪声到时序抖动的传输函数和电源噪声到时序抖动的传输函数
(8)根据(6)和(7)的结果,计算频域内时序间隔错误序列频谱:
其中,TIELH(ω)是频域内低电平向高电平转换时的时序间隔错误序列的频谱,TIEHL(ω)是频域内高电平向低电平转换时的时序间隔错误序列的频谱,Vg(ω)是地噪声的频谱,Vp(ω)电源噪声的频谱;
(9)对频域内的时序间隔错误序列频谱进行逆傅里叶变换得到时域的时序间隔错误序列TIELH、TIEHL,再对时域内的时序间隔错误序列取最大值与最小值并作差,得到接收器端的时序抖动估计值Jitter:
Jitter=max(TIELH,TIEHL)-min(TIELH,TIEHL) <8>。
2.根据权利要求1所述的方法,其中步骤1)中分别计算P型和N型金属氧化物半导体管的大信号直流跨导GP、GN,小信号直流跨导gP、gN,小信号交流跨导λP、λN,按如下公式计算:
其中,GP、gP和λP为分别P型半导体管大信号直流跨导、小信号直流跨导和小信号交流跨导;GN、gN和λN分别为N型半导体管大信号直流跨导、小信号直流跨导和小信号交流跨导;IP_DS、IN_DS分别对应P型和N型半导体管沟道电流;VP_GS、VN_GS分别对应P型和N型半导体管栅源电压;ΔIP_DS、ΔIN_DS分别对应P型和N型半导体管漏源电流变化量;ΔVP_GS、ΔVN_GS分别对应P型和N型半导体管栅源电压的变化量;ΔVP_DS、ΔVN_DS分别对应P型和N型半导体管漏源电压的变化量。
3.根据权利要求1所述的方法,其中步骤2)中计算输出器在ts时刻由低电平向高电平状态转换时,输出电压在电源地轨道噪声影响下的输出电压初始状态Vout(ts),按如下步骤进行:
(2a)设定在电源地轨道噪声影响下的初始状态微分方程如下:
其中,L为互联的电感,R为互联的电阻,RT表示伪漏极开路端接的端接电阻,C为引脚处的等效电容,ronn为N型半导体管的导通阻抗,电源地轨道的噪声为Vng为地噪声的幅值,为地噪声的初始相位;
(2b)求解(2a)的初始状态微分方程,得到的解Vout(ts)为:
其中,θ=atan2(coe2Lω,1+coe3L-LCω2),coe2L和coe3L表示初始状态微分方程的系数。
4.根据权利要求1所述的方法,其中步骤3)中输出器由低电平向高电平转换时的输出电压微分方程,表示如下:
其中,Vnp为电源噪声的幅值,为电源噪声的初始相位,L为互联的电感,R为互联的电阻,RT表示伪漏极开路端接的端接电阻,C为引脚处的等效电容。
5.根据权利要求1所述的方法,其中步骤7)计算输出器由高电平向低电平转换时地噪声到时序抖动的传输函数和电源噪声到时序抖动的传输函数按如下公式计算:
其中,为输出器由高电平向低电平转换时地噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VGround(t))为地噪声的频谱,为输出器由高电平向低电平转换时电源噪声引起的时序间隔错误序列的快速傅里叶变换,FFT(VPower(t))为电源噪声的频谱。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810697815.8A CN109033534B (zh) | 2018-06-29 | 2018-06-29 | 基于伪漏极开路端接的输出器时序抖动估计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810697815.8A CN109033534B (zh) | 2018-06-29 | 2018-06-29 | 基于伪漏极开路端接的输出器时序抖动估计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109033534A CN109033534A (zh) | 2018-12-18 |
CN109033534B true CN109033534B (zh) | 2023-04-28 |
Family
ID=65522093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810697815.8A Active CN109033534B (zh) | 2018-06-29 | 2018-06-29 | 基于伪漏极开路端接的输出器时序抖动估计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109033534B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110232251B (zh) * | 2019-06-18 | 2022-09-27 | 西安微电子技术研究所 | 一种适用于时序开关电路的噪声仿真分析方法 |
CN111125939B (zh) * | 2019-11-15 | 2021-08-20 | 西安电子科技大学 | 用于lpddr4 io接口输出端的信号抖动估计方法 |
CN111079293B (zh) * | 2019-12-19 | 2022-05-24 | 北京华大九天科技股份有限公司 | 一种包含动态电源噪声的jitter仿真分析方法 |
CN112526326B (zh) * | 2020-11-24 | 2022-08-19 | 海光信息技术股份有限公司 | 时序测试方法、系统、装置及存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6266633B1 (en) * | 1998-12-22 | 2001-07-24 | Itt Manufacturing Enterprises | Noise suppression and channel equalization preprocessor for speech and speaker recognizers: method and apparatus |
WO2003073280A1 (en) * | 2002-02-26 | 2003-09-04 | Advantest Corporation | Measuring apparatus and measuring method |
CN104143024B (zh) * | 2014-07-29 | 2017-04-19 | 西安电子科技大学 | 一种并行高速链路系统的快速时域仿真方法 |
-
2018
- 2018-06-29 CN CN201810697815.8A patent/CN109033534B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109033534A (zh) | 2018-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109033534B (zh) | 基于伪漏极开路端接的输出器时序抖动估计方法 | |
Tripathi et al. | A review on power supply induced jitter | |
US7000204B2 (en) | Power estimation based on power characterizations | |
Kim et al. | Analytical expressions for transfer function of supply voltage fluctuation to jitter at a single-ended buffer | |
CN105302943B (zh) | 一种偏置电压显性相关的失配模型及其提取方法 | |
Shao et al. | Compact modeling of thin-film transistors for flexible hybrid IoT design | |
Jiao et al. | Circuit design and modeling techniques for enhancing the clock-data compensation effect under resonant supply noise | |
Arora et al. | Device parameter-based analytical modeling of power supply induced jitter in CMOS inverters | |
US20100250223A1 (en) | Semiconductor circuit deterioration simulation method and computer program medium | |
Dghais et al. | Novel extraction of a table-based I–Q behavioral model for high-speed digital buffers/drivers | |
Tripathi et al. | Modeling the combined effects of transmission media and ground bounce on power supply induced jitter | |
US20110029298A1 (en) | Method of modelling noise injected into an electronic system | |
Tovinakere et al. | A semiempirical model for wakeup time estimation in power-gated logic clusters | |
CN111125939B (zh) | 用于lpddr4 io接口输出端的信号抖动估计方法 | |
Beyene | Peak distortion analysis of nonlinear links | |
Dutta et al. | BSIM6--Benchmarking the Next-Generation MOSFET Model for RF Applications | |
US20040205682A1 (en) | Method and apparatus for detecting and analyzing the propagation of noise through an integrated circuit | |
Sharma et al. | Indefinite Admittance Matrix Based Modelling of PSIJ in Nano-Scale CMOS I/O Drivers | |
Arora et al. | Analytical Modeling of Power Supply Induced Jitter in CMOS Inverters due to Periodic Fluctuations | |
Illikkal et al. | Analysis of Jitter for a Chain-of-Inverters including On-chip Interconnects | |
Chang | A Novel Laplace Transform Modeling for Supply Induced Jitter Sensitivity of SERDES Transmitter | |
JP2009282916A (ja) | クロックジッタ見積もり方法及び半導体装置の設計方法 | |
Chang | Machine Learning-Based Verilog-A Modeling for Supply Induced Jitter Sensitivity of High-Speed Memory Interface: Two Layer PCB Case Study | |
Chang et al. | Machine Learning-Based Verilog-A Modeling for Power Distribution Network of On-Die Regulator | |
Darapu et al. | Analysis of jitter in clock distribution networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |