CN109033006A - 计算单元和对此的运行方法 - Google Patents

Abstract

本发明涉及一种计算单元，其具有至少一个计算核心，主存储器装置和至少一个主要连接单元,用于将所述至少一个计算核心与主存储器装置连接，其中计算单元具有至少两个功能单元，其中所述至少两个功能单元其中的至少一个第一功能单元被构造用于：a）从所述至少两个功能单元其中的至少一个其他功能单元接收第一数据；和/或b）将第二数据发送给所述至少两个功能单元其中的至少一个其他功能单元。

Description

计算单元和对此的运行方法

背景技术

本发明涉及一种计算单元，其具有至少一个计算核心、主存储器装置和至少一个主要连接单元，用于将至少一个计算核心与主存储器装置连接。本发明此外涉及用于这样的计算单元的运行方法。这样的计算单元是已知的并且例如以微控制器的形式商业可用。

发明内容

本发明的任务是，以如下方式来改善开篇所提到的类型的计算单元，使得其具有经提高的灵活性、经提高的运行安全性和经提高的使用好处。

该任务在开篇所提到的类型的计算单元情况下根据本发明由此得以解决，使得该计算单元具有至少两个功能单元，其中所述至少两个功能单元其中的至少一个第一功能单元被构造用于：a）从所述至少两个功能单元其中的至少一个其他功能单元接收第一数据；和/或b）将第二数据发送给所述至少两个功能单元其中的至少一个其他功能单元，其中设置至少一个主连接单元，其被构造用于，至少暂时地建立在所述至少两个功能单元其中的第一功能单元和至少一个其他功能单元之间的尤其是直接的数据连接，其中计算单元的至少一个组件被构造用于，改变至少一个功能单元和/或主连接单元的配置，并且其中该计算单元被构造用于，至少暂时地禁止改变所述至少一个功能单元和/或主连接单元的配置。

根据本发明的功能单元提供如下可能性：扩展计算单元的计算功率和/或功能性。尤其是，通过在功能单元之间的直接数据交换的根据本发明的可能性来实现数据流，该数据流并不将计算单元的其他组件、诸如其计算核心或主存储器装置包括在内。以这种方式，计算核心或主存储器装置或主要连接单元被减轻负担，而与此同时一个或多个根据本发明的功能单元履行为其所设置的计算任务。

此外，根据本发明建议：设置至少一个主连接单元，其被构造用于，至少暂时地在所述至少两个功能单元的第一功能单元和至少一个其他功能单元之间建立尤其是直接的数据连接。这有利地实现：对不同功能单元之间的数据交换或数据流的控制，使得在计算单元的运行期间在有关的功能单元之间的（多个）数据连接的配置或新配置（Neukonfiguration）也是可能的，由此达到经提高的灵活性。在优选的实施方式中，主连接单元具有至少一个耦合网。特别优选地，耦合网被设计为无阻挡的耦合网。在该情况下，该耦合网随时实现建立在所有与该耦合网连接的功能单元以及必要时其他与该耦合网连接的单元、诸如计算单元的组件之间的数据连接。在其他实施方式中，主连接单元也可以包括其他结构，例如至少一个总线系统，该总线系统建立在连接到该总线系统上的功能单元之间的数据连接。在其他实施方式情况下，主连接单元也可以具有在至少两个功能单元之间的直接的数据连接。此外，在其他实施方式情况下，也能够设想在多于两个的功能单元之间的直接的数据连接。

此外，根据本发明来建议：计算单元的至少一个组件被构造用于，改变至少一个功能单元和/或主连接单元的配置，并且该计算单元被构造用于，至少暂时地禁止（unterbinden）改变所述至少一个功能单元和/或主连接单元的配置。

一方面，由此有利地给出如下可能性：至少一个功能单元的功能性通过其配置的改变来被适配，使得根据本发明的计算单元的灵活性进一步被提高。另一方面由此有利地给出如下可能性：例如防止配置的不期望的改变，由此同样地进一步提高在根据本发明的计算单元的运行中的安全性和可靠性。

在另一有利的实施方式中规定：设置多个组的功能单元，给所述多个组其中的每个组分配至少主连接单元，其被构造用于，至少暂时地建立在有关组的功能单元之间的尤其是直接的数据连接。由此，可以提供仿佛多个群集的功能单元，这些功能单元可以分别实施同类型的或者不同类型的计算或其他任务。

在另一实施方式中规定：主连接单元被构造用于，在不同组的功能单元之间建立数据连接，其中所述主连接单元被分配给一个组的功能单元。在其他实施方式中，被分配给相应组的主连接单元又具有以下组件其中至少之一：耦合网、总线系统、至少一个直接的数据连接。

在其他实施方式中设置至少一个副连接单元，其被构造用于，至少暂时地建立在所述多个组之间的直接的数据连接。在一种优选的实施方式中，副连接单元具有至少一个耦合网。特别优选地，该耦合网被设计为无阻挡的耦合网。在该情况下，该耦合网随时实现建立在所有与该耦合网连接的功能单元或功能单元的组之间的数据连接以及必要时其他的与该耦合网连接的单元、诸如计算单元的组件之间的数据连接。在其他实施方式中，副连接单元也可以包括其他结构，例如至少一个总线系统，该总线系统建立在连接到该总线系统上的功能单元或功能单元的组之间的数据连接。在其他实施方式情况下，副连接单元也可以具有在至少两个功能单元或功能单元的组之间的、至少一个直接的数据连接。此外，在其他实施方式情况下，也能够设想在多于两个的功能单元或功能单元的组之间的直接的数据连接。

在另一实施方式中规定：主连接单元和/或副连接单元具有配置存储器，用于至少暂时地存储对有关连接单元进行控制的连接配置数据的运行，其中尤其是计算单元的至少一个计算核心和/或至少一个功能单元和/或至少一个外围组件被构造用于，改变连接配置数据的至少一部分。以这种方式，例如计算单元的计算核心可以控制在不同功能单元之间的数据流，该数据流运行（laufen）经过主和/或副连接单元。

在另一实施方式中规定：至少一个功能单元具有本地的配置存储器，其被构造用于至少暂时地存储对至少一个功能单元进行表征（charakterisieren）的配置数据的配置，其中计算单元的至少一个计算核心和/或至少一个其他功能单元和/或至少一个外围组件被构造用于，改变配置数据的至少一部分。以这种方式，例如计算单元的计算核心或其他功能单元可以影响有关功能单元的配置。

通过按照以上实施方式之一所述的计算单元来给出另一方面，其中至少一个功能单元具有本地的配置存储器，其被构造用于至少暂时地存储对至少一个功能单元进行表征的配置数据的配置，其中计算单元的至少一个计算核心和/或至少一个其他功能单元和/或至少一个外围组件被构造用于，改变配置数据的至少一部分。

在另一实施方式中规定：至少一个功能单元具有本地的功能存储器，其被构造用于，至少暂时地存储所述功能单元的输入数据和/或输出数据或所述功能单元的计算的中间结果，其中计算单元的至少一个计算核心和/或至少一个其他功能单元和/或至少一个外围组件被构造用于，改变本地的功能存储器的数据的至少一部分。以这种方式，例如计算单元的计算核心或外围组件或其他功能单元例如可以影响有关功能单元的输出数据。

在另一实施方式中规定：计算单元被构造用于，至少暂时地禁止以下动作其中至少之一：改变主连接单元的配置存储器、改变副连接单元的配置存储器、改变至少一个功能单元的配置数据、改变至少一个功能单元的功能数据。由此有利地给出如下可能性：至少暂时有针对性地限制按照以上实施方式所提供的灵活性，由此例如防止在计算单元中的错误（Fehler）的扩散（Ausbreitung）并且因此提高运行安全性。通过这种措施，可以满足可能的安全性要求（英文“Safety（安全性）”），其方式为，在出现永久的和/或瞬时的错误时使这种错误不对安全的运行具有任何影响，其方式为，特别有利地限制错误的扩散并且因此实现安全的运行。

在另一实施方式中规定：至少两个功能单元能够借助直接的数据连接彼此连接，其中该计算单元被构造用于，至少暂时地阻止（sperren）直接的数据连接或者禁止经由所述直接的数据连接来对至少两个功能单元其中至少之一的数据进行至少一个改变。通过所述借助直接的数据连接来进行的连接，存在如下可能性：例如以彼此协调的方式来运行两个功能单元，使得其可以共同地处理具有更大数据宽度的数据，就如其对于这两个单独的功能单元其中的每个可能的那样，其中所述连接尤其不包含主连接单元或副连接单元。此外，对此能够使用的直接的数据连接有利地至少暂时是能阻止的，以便防止在错误情况中所参与的功能单元的相对影响。

在另一实施方式中规定：功能单元其中至少之一被构造为硬件电路（Hardwareschaltung）、尤其是完全地构造为硬件电路。由此，得出特别有效的、有效率高的和以小的方式构造的装置（Anordnung）。

在另一有利的实施方式中规定：计算单元（尤其是其功能单元之一）被构造用于，在通过其至少一个组件（例如计算核心、主存储器装置、功能单元等）来处理和/或存储和/或传输数据时实施对错误的识别。只要已经识别到错误，例如就可以引入错误反应。所述错误反应可以例如包括以下措施其中至少之一：发送中断要求IRQ（英文：interrupt（中断）或interrupt request（中断请求））;对借助主连接单元和/或借助副连接单元能够传输的数据或数据包进行阻挡（blockieren）；禁止改变主和/或副连接装置的连接配置数据；禁止改变至少一个功能单元的配置数据；禁止改变至少一个功能单元的功能数据。特别有利地，在其他实施方式中，由至少一个功能单元和/或至少一个另外的组件待处理的和/或待存储的和/或待传输的数据以如下方式和方法被传播（aufbreiten）或可供使用,使得实现通过进行错误识别的功能单元来识别错误，例如通过添加冗余信息到所述数据，尤其是通过校验信息、进行错误修正的代码等。

例如，可以在一些实施方式中设置至少一个功能单元，其被构造用于，使数据附加地配备有校验信息和/或错误修正代码。在优选的实施方式中，功能单元可以被构造用于，提高有关数据的汉明距离（Hamming-Distanz）。

特别优选地，根据本发明的计算单元可以被用于目标系统的控制设备中，例如机动车的内燃机的或者基于雷达的间距测量系统的控制设备中等等。与常规的计算单元、诸如常规的微控制器相比，根据本发明的计算单元有利地以通过功能单元所提供的并且在下文中进一步所描述的功能性来被扩展并且可以因此也被视为具有根据本发明所实现的附加功能性的微控制器。一般，根据本发明的计算单元可以在如下地方到处被使用，在常规的计算单元、诸如微控制器或微处理器或数字信号处理器等被使用的地方，和在如通过根据本发明的功能单元所提供的那样的附加的功能性和/或更高的效率以及可靠的运行是值得期望的地方。另外可能的是，在现有的系统中通过根据本发明的计算单元来替代现存的常规的计算单元，以便实现：对此后通过常规计算单元所实施的计算和其他任务进行有效处理。特别有利地，能够设想：依照一些实施方式根据本发明的计算单元在处理安全相关的数据的范围内的使用或用于密码算法的处理。

在其他有利的实施方式中规定：功能单元其中至少之一具有：输入接口，用于接收第一数据；和/或输出接口，用于输出第二数据。这种（多个）输入或输出接口在优选的实施方式中尤其是被使用用于与其他同类型的或不同类型的功能单元（或者必要时也与具有对于这些功能单元的（多个）输入或输出接口兼容的相应接口的其他组件）进行数据交换（发送和/或接收）。

在优选的实施方式中，用于至少一个功能单元的输入数据也在主存储器装置中和/或辅助存储器装置中和/或其他外围组件中存在。主存储器装置和/或辅助存储器装置和/或外围组件在此可以分别被划分为子单元（Untereinheit），输入数据在这些子单元中存在。例如，输入数据可以在主存储器装置和/或辅助存储器装置中存在，其中这些主存储器装置和/或辅助存储器装置例如（必要时除了其他存储器类型以外）具有工作存储器，例如SPRAM型（Typ）的工作存储器。在其他有利的实施方式中规定：功能单元其中至少之一被构造用于，从主存储器装置中和/或从辅助存储器装置中和/或从其他外围组件中（例如从能够定址的寄存器中和/或DMA控制单元的存储器区域中和/或中断要求分布装置中和/或其他硬件加速器中）读取数据和/或将数据写入其中。这可以在优选的实施方式中尤其是经由与上面提到的（多个）输入或输出接口不同的（其它类型的）接口来进行，例如也间接经由与上面所提到的（多个）输入或输出接口不同的（其它类型的）接口进行并且例如经由至少一个主和/或副连接单元进行。

根据另一实施方式，输入接口和/或输出接口例如可以被构造用于，将对于所述功能单元所确定的第一数据以能够预先给定的格式（Format）、例如以数据包的形式来接收，或将被确定用于输出给另一单元、例如其他功能单元的第二数据以能够预先给定的格式、例如又以数据包的形式来输出。

输入接口可以例如被构造用于，连接到主连接单元上。根据主连接单元的实施方案而定，输入接口因此例如可以被构造用于，连接到耦合网和/或总线系统上。可替代地或补充地，输入接口也可以被构造用于，在有关功能单元与至少一个另外的功能单元之间建立直接的数据连接，例如借助直接接线（verschaltet）的数据线路。相同的实施方案以相应的方式对于在本发明的其他实施方式中构造输出接口而言适用。

在另一实施方式中规定：功能单元其中至少之一具有本地控制装置，用于控制功能单元的运行。例如，这类的本地控制装置可以包括至少一个状态机（Zustandsautomat）（英文：state machine（状态机））。在另一有利的实施方式中，功能单元其中至少之一具有本地计算单元。在另一有利的实施方式中，本地计算单元可以具有至少一个粗粒度的(grobgranular)硬件元件或者被构造为粗粒度的硬件元件。

在另一有利的实施方式中，计算单元、尤其是至少一个功能单元，被构造用于实施：借助对校验信息的评估来对输入数据中的错误的识别和/或借助进行错误修正的代码来对错误进行的修正。校验信息和/或进行错误修正的代码例如可以与输出数据一起由至少一个其他功能单元和/或也由计算单元的多个其他组件构成，例如计算核心和/或存储器装置和/或总线系统或连接单元和/或其他外围组件。在有利的实施方式中，功能单元可以在所识别到的错误情况下以错误反应来进行反应，例如通过输出特定错误信号。

换言之，所述实施方式非常良好地适合用于，（例如当能够以冗余的方式来被使用的多个同类型的/相同的功能单元存在时）以简单的方法和方式来执行例如冗余计算；和/或例如适合用于，（例如当相应的校验信息存在时）借助评估校验信息来识别例如输入数据中的错误，所述错误在传输数据时产生；和/或适合用于，（例如当进行错误修正的代码被使用时）借助进行错误修正的代码来修正输入数据中的错误，所述错误在传输数据时产生。

在另一有利的实施方式中，设置至少一个功能单元，所述功能单元被构造用于，对计算单元的计算核心和/或外围单元的彼此冗余的计算进行评估。例如，彼此冗余的计算可以通过以下所提到的组件被实施，并且至少一个功能单元（其例如可以涉及如上所述的进行比较的功能单元）被构造用于，将冗余的计算的结果相互比较，例如以便识别错误：（计算核心，功能单元）；（计算核心，计算核心）；（计算核心；计算单元的外围组件）；（计算单元的外围组件；功能单元）。例如，因此可以在如下实施方式中，彼此冗余的计算通过计算单元的计算核心并且通过计算单元的外围组件来实施，并且至少一个功能单元根据本实施方式被构造用于，评估冗余计算的有关结果，尤其是相互比较。

其他有利的构型方案是从属权利要求的主题。

本发明的任务的其他解决方案通过按照专利要求11所述的控制设备以及按照专利权利要求12所述的方法来说明。

附图说明

本发明的其他特征、应用可能性和优点从对本发明的实施例的接下来的描述中得出，其在附图的图中被示出。在此，所有所描述的或所示出的特征以自身的方式或者以任意组合的方式构成本发明的主题，这无关于其在专利要求或其引用关系中的总结以及无关于在说明书或附图中对其的表述或表示。在附图中：

图1A示意性地示出根据本发明的计算单元的一种实施方式的框图；

图1B-1F 示意性地示出根据本发明的计算单元的其他实施方式；

图2A 示意性地示出根据本发明的一种实施方式的功能单元的经简化的框图；

图2B示意性地示出根据本发明的一种实施方式的数据结构；

图3 示意性地示出根据本发明的方法的一种实施方式的经简化的流程图；

图4示意性地示出根据一种实施方式的运行情境；和

图5 示意性地示出另一实施方式。

具体实施方式

图1A示意性地示出根据本发明的计算单元100的实施方式的框图。该计算单元100具有多个计算核心110a，110b，110c以及主存储器装置120。主要连接单元130（例如英文：core interconnect（核心互连）），例如总线系统或耦合网（英文：crossbar switch（纵横开关）），被设置用于将计算核心彼此连接或者用于将计算核心与主存储器装置120连接。可选地，计算单元100具有其他外围组件，这在当前通过以虚线示出的块125来表明。例如，这种外围组件可以是模拟数字变换器、输入/输出接口、计时器模块、DMA（“direct memoryaccess（直接存储器访问）”，德语“Speicherdirektzugriffs”）控制单元等。主存储器装置120在一种实施方式情况下可以有利地不仅具有至少一个工作存储器（直接访问存储器、RAM、Random Access Memory（随机存取存储器）），尤其是SRAM种类和/或DRAM种类的工作存储器，而且也具有至少一个非易失性存储器（non-volatile RAM（NVRAM）），例如作为闪存、EPROM、铁电RAM（FeRAM）、磁阻RAM（MRAM），相变RAM（PCRAM）。

根据本发明，计算单元100具有至少两个功能单元，其中至少一个第一功能单元140a被构造用于，从至少一个其他功能单元140，140b来接收第一数据和/或将第二数据发送给或输出给至少一个其他功能单元140，140b。此外根据本发明，设置至少一个主连接单元150，其被构造用于，至少暂时地在至少两个功能单元的第一功能单元140a和至少一个其他功能单元140，140b之间建立尤其是直接的数据连接a1，a2。

此外，根据本发明，计算单元100的至少一个组件110a，125，140被构造用于，改变至少一个功能单元140，140a，140b和/或主连接单元150的配置，由此能够影响有关功能单元140，140a，140b或主连接单元150的功能性。由此，计算单元100可以特别灵活地适配于不同的使用范围。对至少一个功能单元140，140a，140b和/或主连接单元150的配置的这样的改变可以尤其也动态地、也即在计算单元100的运行期间进行。

此外，根据本发明，计算单元100被构造用于，至少暂时地禁止改变至少一个功能单元140，140a，140b和/或主连接单元150的配置。由此，可以有利地防止在计算单元100之内的错误的扩散。

根据本发明的功能单元140，140a，140b有利地提供如下可能性:扩展计算功率和/或计算单元100的功能性。尤其是，通过根据本发明的在功能单元之间直接的数据交换的所述可能性实现如下数据流，所述数据流并不将计算单元100的其他组件，诸如其计算核心110a，110b，110c或主存储器装置120或主要连接单元130包括在内。以这种方式，计算核心110a，110b，110c、主存储器装置120和主要连接单元130能够被减轻负担，而与此同时一个或多个根据本发明的功能单元140，140a，140b履行为其所设置的计算任务或其他任务。

例如，根据本发明的功能单元140，140a，140b可以被构造用于实施计算和/或逻辑运算和/或其他功能，其中所述功能单元优选绝大部分地、然而特别优选完全地实现为硬件电路。同样地能够设想，通过功能单元对查找表、特征曲线和/或特性曲线族进行实现。关于功能单元的内部结构和其彼此间的通信的细节进一步在下文中尤其是参照图2A、2B来说明。然而，接下来首先参照图1A至1F来讨论在根据本发明的计算单元100之内的功能单元的布置及其到计算单元100的中央组件110a，110b，110c，120，130的数据连接。

如已经在上文中提及的，设置至少一个主连接单元150，其被构造用于，至少暂时地建立在第一功能单元140a和至少一个其他功能单元140，140b之间的、尤其是直接的数据连接。这有利地实现对不同功能单元之间的数据交换或数据流的控制，因此也在计算单元的运行期间实现有关功能单元之间的（多个）数据连接的配置或新配置，由此实现经提高的灵活性。当前，直接的数据连接被理解为：在所参与的功能单元之间可以交换数据，而并不使用计算单元100的主要连接单元130。而是，例如主连接单元150实现在连接于其上的功能单元之间的这种直接的数据连接，参照箭头a1，a2，这些箭头表明在组件140，140a，140b以及主连接单元150之间的数据流。

在一种优选的实施方式中，主连接单元150具有至少一个耦合网152a。特别优选地，该耦合网被设计为无阻挡的耦合网。在该情况下，该耦合网152a随时实现建立在所有与该耦合网152a连接的功能单元140，140a，140b以及必要时其他的与该耦合网连接的单元、诸如计算单元的组件130之间的数据连接。

在其他实施方式中，主连接单元150也可以包括其他结构，例如至少一个总线系统或在至少两个功能单元之间的至少一个直接的数据连接。此外，对于耦合网152a或一般对于在其他实施方式中的主连接单元150而言可替代地或补充地，也能够设想在其他的或多于两个的功能单元之间的直接的数据连接152b（例如以固定接线的数据线路的形式）。在另一实施方式中可以规定：至少一个主连接单元150具有以上所提到的连接机制其中的多个连接机制，也即例如耦合网，用于将一些功能单元或所有功能单元彼此连接；以及例如总线系统，其连接多个或所有功能单元。

在其他实施方式中，设置至少一个副连接单元155，参照图1A，其被构造用于，或者直接地和/或者间接地经由主连接单元150来建立在主要连接单元130和至少一个功能单元140之间的数据连接，参照箭头a3，由此给出效率高的连接，用于经由主要连接单元130在有关功能单元140，140a，140b以及110a，110b，110c，120，125之间的数据传输。

总体上，功能单元140，140a，140b的设置和其彼此间的灵活连接（其借助主连接单元150来建立）实现：在根据本发明的计算单元100之内提供附加的计算功率或附加的功能性。组件140，140a，140b，150的全体因此也可以有利地被理解为计算单元100的“灵活的硬件扩展”1500，其中这种灵活的硬件扩展1500可以特别有利地基本上独立地实施计算任务，也即以与组件110a，110b，110c，120，125，130无关的方式，然而在需要情况下，能够经由副连接单元155的连接有效地与组件110a，110b，110c，120，125，130其中至少之一交换数据。在一种实施方式情况下，主连接单元150具有配置存储器151，用于至少暂时地存储对主连接单元150进行控制的连接配置数据VBK的运行。连接配置数据VBK可以在一种实施方式中例如进行控制：由第一功能单元发送给第二功能单元的数据包究竟是否被主连接单元150转发给第二功能单元，或者完全不转发；或者是否其必要时延迟地被转发。计算单元100的至少一个组件、例如计算单元100的计算核心110a和/或至少一个功能单元140和/或至少一个外围组件125可以在另一实施方式中被构造用于，将连接配置数据VBK的至少一部分进行改变。以这种方式，计算单元100的有关组件可以通过主连接单元150来对数据流的控制进行影响。特别有利地，例如计算核心110a可以至少短暂地这样改变所述连接配置数据VBK，使得由功能单元到第二功能单元的数据传输对于该时段而言原则上被禁止。相应地，该中断在此并不必要地需要耦合到其他条件，例如，错误事先出现。因此，有利地确保：在功能单元之内出现的错误并不可以扩散到至少暂时分开的功能单元，尤其是并不借助主连接单元150。在有利的实施方式中，该分离被用于，计算安全相关的函数，以便计算确定的安全要求（英文：“safety（安全性）”）。在其他有利的实施方式中，在功能单元之间的数据传输的分离又可以被取消（aufheben），以便例如暂时地计算并不安全相关的函数。特别有利地，例如也可以在出现错误的情况下才防止错误由第一功能单元蔓延到第二功能单元或其他功能单元。当确定的功能单元提供有错的输出数据并且将其经由主连接单元150输出给一个或多个其他功能单元时，于是这可以例如被给出。只要例如计算核心110a已识别出该错误状态，则其可以至少暂时相应地改变连接配置数据VBK，以便防止：错误的输出数据被输出给其他功能单元。

在另一实施方式情况下，错误情况例如也可以被用信号通知给错误处理单元115。

图1B示意性地示出按照另一实施方式的根据本发明的计算单元的一些组件的框图。被描绘的是第一计算核心110a、主连接单元150以及示例性地两个功能单元140a，140b。同样地，在图1B中，以从第一计算核心110a出发到主连接单元150的连接配置数据VBK的方式，作用连接c1被描绘。该作用连接c1例如可以借助主要连接单元130在计算核心110a和主连接单元150的配置存储器151之间被实现。同样地，在图1B中，以从另一外围组件125出发到主连接单元150的连接配置数据VBK的方式，作用连接c1’被描绘。作用连接c1’可以例如借助直接接线的连接在另一外围组件125和主连接单元150的配置存储器151之间被实现。

功能单元140a具有本地的配置存储器1430，其被构造用于，至少暂时地存储对至少一个功能单元的配置进行表征的配置数据。此外，该功能单元140a具有本地的功能存储器1440，其被构造用于至少暂时地存储功能单元140a的输入数据和/或输出数据，和/或被构造用于存储功能单元140a的计算的中间结果。其他功能单元140b可以拥有比较而言本地的配置存储器或功能存储器，然而其出于一目了然的原因并不在图1B中被描绘。

在一种实施方式中，第一计算核心110a和/或外围组件125被构造用于，改变在配置存储器1430中的配置数据的至少一部分。这在图1B中通过箭头c2，c2’来被表明。在另一实施方式中，第一计算核心110a和/或外围组件125被构造用于，改变功能单元140a的本地的功能存储器1440的数据的至少一部分。这在图1B中通过箭头c3，c3’来被表明。

在其他实施方式中也能够设想，代替于第一计算核心110a和/或外围组件125或者对其附加地，计算单元100（图1A）的一个或多个其他组件被构造用于，对连接配置数据VBK和/或配置存储器1430的配置数据和/或本地的功能存储器1440的至少一部分进行改变。由此，在运行计算单元和其功能单元时的大的灵活性被给出。由此，可以动态地进行对有关功能单元的重新配置。

特别有利地，在另一实施方式情况下规定：计算单元100被构造用于，至少暂时地禁止以下动作其中至少之一：改变主连接单元150的配置存储器151、改变至少一个功能单元140a的配置数据、改变至少一个功能单元140a的功能数据。

在另一有利的实施方式中，计算单元100或其至少一个组件、优选地至少一个功能单元140b被构造用于实施：借助对校验信息的评估来对输入数据中的错误进行识别和/或借助进行错误修正的代码来对输入数据中的错误进行的修正。校验信息可以例如在计算单元100的至少一个组件中或由其组件其中至少之一、优选由至少一个功能单元140，140a，140b和/或计算核心110a，110b，110c和/或存储器装置120和/或总线系统130或连接单元150，155）对于输出数据来被形成，其被提供给功能单元140b。在其他实施方式中，可以将这种原理也应用到进行错误修正的代码的应用上。

在其他有利实施方式中，可以规定：根据对错误的识别，进行对连接配置数据VBK或配置存储器1430的数据或本地的功能存储器1440的数据的改变。在其他有利的实施方式中，可以规定：根据对错误识别来至少暂时地禁止对连接配置数据VBK或配置存储器1430的数据或本地的功能存储器1440的数据的改变，以便防止错误在计算单元之内扩散。

图1C示出根据本发明的计算单元的另一实施方式100b。与图1A相类似，根据图1C的计算单元100b又具有三个计算核心100a，110b，110c以及主存储器装置120以及必要时的其他外围单元，然而其在图1C中并不被详尽地描绘，而是通过在主存储器装置120右侧的三个点来表示。在本实施方式中，设置以多个组G1，G2的功能单元的形式的灵活的硬件扩展。第一组G1当前示例性地具有三个功能单元140c，140d，140e，其相互间经由第一主连接单元150_1来被连接。第二组G2当前示例性地具有两个功能单元140f，140g，其相互间经由第二主连接单元150_2来被连接。第一主连接单元150_1被构造用于，至少暂时地建立在第一组G1的功能单元140c，140d，140e之间的尤其是直接的数据连接。第二主连接单元150_2被构造用于，至少暂时地建立在第二组G2的功能单元140f，140g之间的尤其是直接的数据连接。第一主连接单元150_1和/或第二主连接单元150_2例如可以被构造为耦合网、尤其是无阻挡的耦合网、总线系统、直接的数据连接、由此组成的至少一个组合或者以单独的方式被构造。相同组的相应的功能单元的相应的数据连接在图1C中通过在有关功能单元和分别所分配的主连接单元之间的并不被详细表示的块状箭头（Blockpfeil）来表示。

通过计算单元的本实施方式100b，可以仿佛提供功能单元的多个群集G1，G2，其分别可以实施同类型的或不同类型的计算或单独的任务。在特别优选的实施方式中规定：这两个群集或组G1，G2在使用相同输入数据的情况下实施彼此冗余的计算。附加地，在计算单元100b的情况下至少一个其他功能单元140b’’可以被设置用于，在根据本发明的在处理和/或存储和/或传输数据时进行错误识别的意义上，对在此情况下产生的输出数据进行评估，尤其是比较数据或根据校验信息鉴于错误方面来检查该数据传输或者借助于进行错误修正的代码来修正所获得的数据。尤其是，在该实施方式中，也能够对在主连接单元150_1，150_2其中至少之一中产生的错误进行识别。

当前，在组G1，G2、其他功能单元140b’’和主要连接单元130之间的数据连接通过副连接单元155a来实现，其例如可以被构造为耦合网、总线系统或以特殊形式被构造。相应的数据连接通过块状箭头a4，a5，a5’来表示。副连接单元155a此外可以被构造用于，建立在组G1，G2或其功能单元之间的直接的数据连接，也即并不将用于这种数据连接的主要连接单元130包括在内。

在另一实施方式中（未示出）规定：主连接单元150_1被构造用于，在不同组G1，G2的功能单元和/或其他功能单元140b’’之间建立数据连接，其中所述主连接单元被分配给功能单元的组G1。

副连接单元155a具有配置存储器151’，该配置存储器能够以与主连接单元150（图1A）的配置存储器151可比较的方式来被构造并且与此相应地可以被设置用于至少暂时地存储副连接单元155a的连接配置数据（未示出）。

在一些实施方式中，也可以通过计算单元100b的至少一个组件110a，125，140c来改变被存储在配置存储器151’中的副连接单元155a的连接配置数据，由此得出与以上参照图1A所描述的组件150可比较的效果。例如，因此，创建用于保证和禁止数据交换的能力，以分别间接地经由主要连接单元130的方式，即，组G1的功能单元与计算单元100的其他组件110a，125以及组G2的功能单元与计算单元100的其他组件110a，125。在其他实施方式中，可以规定：计算单元100b（图1C）被构造用于，至少暂时地禁止：改变连接配置数据或副连接单元155a的配置存储器151’的数据。

图1D示出根据本发明的计算单元的另一实施方式100c。与根据图1C的实施方式相比，设置副连接单元155c，其分别建立在组G1，G2的主连接单元150_1，150_2之间的数据连接a6，a7，以及在这些元件和主要连接单元130之间的数据连接a8。被设置用于错误识别的功能单元140b’’同样地被连接到副连接单元155c上，参照箭头a7’。副连接单元155c具有配置存储器151’’，其依照其他实施方式能够至少暂时地通过计算单元100c的至少一个组件、尤其是例如通过计算核心110a和/或外围组件125和/或功能单元140c来被改变，以便对功能单元之间的并且经由副连接单元155c的数据的数据流进行影响。副连接单元155c尤其是实现：对组G1的功能单元与组G2的功能单元的数据交换进行保证以及禁止。

在其他实施方式中规定：计算单元100c至少暂时地禁止配置存储器151’’的改变。

在一种实施方式中规定：这两个组G1，G2实施彼此间冗余的计算，其结果通过功能单元140b’’在错误识别的意义上是能够评估的。在其他实施方式中能够设想：第一组G1的功能单元在时间上相继地实施冗余的计算，例如将相同的计算任务多次地相继重复到相同输入数据，并且其他功能单元、例如第二组G2的功能单元或功能单元140b’’在错误识别的意义上实施对在此情况下所获得的结果的评估，其方式尤其是，将组G1中所冗余计算的输出数据分别传输给第二组G2的进行评估的功能单元或功能单元140b’’。

图1E示出根据本发明的计算单元的其他实施方式100d。在此情况下，计算单元100d的其他外围组件、诸如模拟/数字变换器125a、接口模块125b被示出。在该实施方式中，作为副连接单元另外设置总线系统155d，其建立在主要连接单元130和主连接单元150之间的数据连接a8’。优选地，主连接单元150又具有耦合网152，以便将不同功能单元140h，140i,…,140p彼此连接。可选地，功能单元140h对于其与耦合网152的数据连接附加地具有与总线系统155d的直接的数据连接a9。其他功能单元140i以可比较的方式不仅经由耦合网152而且也经由直接连接a10连接到总线系统155d。

在一种有利的实施方式中，功能单元140h，140i,…,140p其中至少之一可以被构造用于，在处理和/或存储和/或传输计算单元100d的至少一个组件的数据时识别错误，尤其是也被构造用于，对根据本发明的计算单元的组件的彼此冗余的计算进行评估，其不包括或不只包括功能单元，而是以附加的和/或独有的方式特别有利地包括计算核心110a，110b，110c和/或外围单元125。

在一些实施方式中可能的是，使一个或多个功能单元140访问主存储器装置120，这通常在使用主要连接单元130、副连接单元155以及必要时主连接单元150（图1A）的情况下进行。

在一些实施方式中，计算单元100d的至少一个组件110a，125a，125b，140h被构造用于，改变至少一个功能单元140i,…,140p的和/或主连接单元150的配置，其中该计算单元100d被构造用于，至少暂时禁止对至少一个功能单元和/或主连接单元的配置的这种改变。

在根据本发明的计算单元的另一优选的实施方式100e中，设置至少一个辅助存储器装置160，其中该实施方式在下文中参照图1F被描述。辅助存储器装置160优选地被构造为直接访问存储器（RAM），尤其是构造为静态直接访问存储器（SRAM，static RAM（静态RAM））。当前，辅助存储器装置160示例性地被描绘；然而在其他实施方式中，也可以设置多个辅助存储器装置160。对于这种实施方式相应地适用接下来所描述的方面，其示例性地在图1中所描绘的辅助存储器装置160处被阐述。

在特别有利的实施方式中，辅助存储器装置160具有多个存储库（Speicherbank）162a，162b，162c,…,162n。尤其是，辅助存储器装置可以被构造用于，实现对多个存储库162a，162b，162c，…，162n其中的至少两个存储库的并行的数据访问。由此有利地，实现对辅助存储器装置160或其库的访问的高带宽，并且尤其是可以也将并不关联的数据块并行地或同时地写入到辅助存储器装置160中或从该辅助存储器装置160读出。

在其他优选的实施方式中，辅助存储器装置160的数据为了提高运行安全性也与用于识别错误的校验信息一起被传递和/或以配备有进行错误修正的代码（ECC）的方式被存储在存储器装置160中。在识别错误时，该错误只要能够被修正就被修正。必要时，错误反应、例如Interrupt（中断）IRQ（中断要求）可以被触发。其可以在必要时实现在能够修正的和不能够修正的错误之间进行区分。

在另一实施方式情况下，数据可以为了提高运行安全性也冗余地被存储在存储器装置160中。例如，在第一存储器库162中，与在第二存储器库162b中的相同的数据可以被存储。可选地，至少一个功能单元可以将有关存储器库的内容相互比较，以便识别在存储数据时错误的可能出现并且必要时触发错误反应，例如Interrupt IRQ。

在有利的实施方式中也能设想，功能单元140h或复合结构中的多个功能单元（140，140a,…,140g）、优选周期性地形成并评估关于主存储器装置120和/或辅助存储器装置160的至少一些存储器区的校验和，以便能够识别在存储器装置120和/或160的区域中的错误，诸如不期望的状态改变。

当前，将存储器总线系统164分配给辅助存储器装置160，该存储器系统实现对辅助存储器装置160的存储器库的访问，参照块状箭头a11。存储器总线系统164有利地经由总线耦合单元165与总线系统155d耦合，该总线系统实现上文中已经描述了的在耦合网152或功能单元140i，140k,…,140p和主要连接单元130之间的数据连接。总线耦合单元165实现在总线系统155d和存储器总线系统164之间的数据交换，参照箭头a14。由此，尤其是实现：辅助存储器装置160的存储器区在计算单元100e的全局地址空间中变得可见并且因此例如对于根据本发明的计算单元100的其他外围组件125a，125b也是能够访问的（读和/或写）。在一种特别优选的实施方式中，此外可以存在在各个功能单元140h，140i和存储器总线系统164之间的直接的数据连接a12，a13，使得有关功能单元140h，140i直接可以访问辅助存储器装置160，尤其是无需使用主连接单元150的耦合网或必要时的主要连接单元130。在另一实施方式（未示出）中，可能存在具有之前所提到的特征的多个并行的存储器装置160。

在一些实施方式中，计算单元100a的至少一个组件110a，125a，125b，140h被构造用于，改变至少一个功能单元140i,…,140p的和/或主连接单元150的配置，其中所述计算单元100e被构造用于，至少暂时地禁止对至少一个功能单元的和/或主连接单元的配置的这种改变。

接下来，与根据本发明的功能单元的结构有关的细节参照图2A，2B来进一步被描述。图2A为此示意性地示出根据本发明的一种实施方式的功能单元1400的经简化的框图。接下来参照图2A所描述的功能单元1400的结构例如可以在一个或多个或所有上面所提到的并且参照图1A至1F所描述的功能单元140,140a,…,140p以在图2A中所描绘的方式或者至少相似的方式而存在。理解为：依据其他实施方案，与图2A所描述的结构的偏差同样是可能的。

功能单元1400具有可选的、典型的但现存的输入接口1402，用于接收第一数据，其例如由其他功能单元（未示出）传输到根据图2A的功能单元1400 。对于图2A的其他描述示例性地由此出发：功能单元1400经由其输入接口1402具有与主连接单元150（参照图1A）的至少一个数据连接，其中主连接单元150优选地具有耦合网152a。耦合网152a的相应输出接口在图2A中通过虚线绘出的矩形1502来表示，其中该输出接口与功能单元1400的输入接口1402连接。第一输入数据在图2A中以块状箭头a20来表示，其中所述第一输入数据能够经由耦合网152（图1A）的输出接口1502来被输送给功能单元1400的输入接口1402。

在另一有利实施方式中，可以规定：能够给功能单元1400输送多个输入数据，尤其是以同时的方式，这在图2A中通过虚线绘出的块状箭头a21以及在块状箭头a20，a21之间的点来表明。对于同时或并行接收输入数据，在一种实施方式中例如可以相应地设置多个接收接口1402。（未示出）

在一种实施方式中规定：输入接口1402被构造用于以数据包的形式来接收第一数据或输入数据。这些数据包可以例如具有如下格式，该格式是特定用于多个根据本发明的功能单元1400之间的通信的。

在另一实施方式中能够可以规定：输入接口1402仅可以接收所写的数据，然而并不明确地支持来自外部的读访问或可替代地可以对其禁止。同样地，在另一实施方式中规定：功能单元1400既不能以读的方式也不能以写的方式经由接口1402中止（absetzen）或开始（initiieren）数据传输。对此，接口1402可以在技术上相应地被限制或者访问可能性可以被禁止，例如在通过计算单元100的计算核心110a（图1A）和/或其他组件进行控制的情况下。

在其他实施方式中（未示出）也可以规定：功能单元1400具有前述种类的多个输入接口1402。示例性地，输入接口1402也可以被表示为功能单元特定的输入接口，因为其被设置特定用于在不同功能单元之间的优选为直接的数据通信。在功能单元之间的直接的数据通信在此情况下被理解为如下数据通信：所述数据通信除了所参与的功能单元以外大多数情况下（allenfalls）还具有主连接单元150，例如具有耦合网152的主连接单元，然而例如并不具有根据本发明的计算单元100（图1A）的主要连接单元130。

可替代地，在其他实施方式中（未示出）也能够设想：功能单元不具有前述类型的输入接口1402，也即不具有功能单元特定的输入接口。这样所配置的功能单元因此不可以从其他功能单元经由上面提到的输入接口1402接受（entgegennehmen）输入数据。然而，例如，这样的功能单元可以被构造用于，从其他来源加载数据，例如从计算单元的主存储器装置120经由连接a9（图1E）加载和/或从辅助存储器装置160加载，参照图1F。这种数据的从另一来源的加载可以经由相应配置的另一类的接口进行，例如经由直接的数据连接，例如在功能单元和辅助存储器装置160之间的直接的数据连接，如这在图1F中通过块状箭头a12表示的。

在优选的实施方式中，功能单元1400被构造用于，经由接口a24来读入能够预先给定的量的数据字（Datenwort）或给其输出，例如至少一个数据字或者例如N个的数据字，其中N >= 1。这可以优选地独立地在所有待读入的或待输出的数据字已被读或写之前进行，也即不需要功能单元的（重新）配置或功能单元与其他组件的交互。可选地，功能单元也可以被构造用于，将对所读入或输出的量的数据字进行表征的信息输出给接下来的功能单元。

有利地，功能单元1400可以依据其他实施方式这样被构型（gestalten），使得通过所述功能单元经由输入接口1402所接收的第一输入数据经由接口a24经由接口a24以不改变的方式或以经处理的形式来被输出，尤其是输出给辅助存储器装置160和/或尤其是也输出给计算单元100的其余组件之一，尤其是输出给主存储器装置120或其他外围组件125。

为了对输出数据进行输出，功能单元1400依据一种实施方式具有可选的输出接口1404。例如，输出数据通过功能单元1400根据经由输入接口1402所接收的第一数据来被形成和作为第二数据经由输出接口1404被输出，例如输出给一个或多个其他功能单元（在图2A中未示出）。从功能单元1400经由其输出接口1404到其自身的数据输出（例如经由其输入接口1402）在一些实施方式中同样是能够设想的。输出数据在图2A中通过块状箭头a22来表示。特别有利地，输出接口1404同样地被连接到耦合网152a（图1A）上，参照在图2A中通过虚线的矩形所表示的、耦合网152a的输入接口1504。

在其他实施方式中（未示出）也可以规定：功能单元具有上述类型的多个输出接口1404。例如，输出接口1404也可以被表示为功能单元特定的输出接口，因为其特别被设置用于在不同功能单元彼此之间的优选为直接的数据通信。

在另一有利的实施方式中可以规定：功能单元1400可以输出多个输出数据，尤其是以同时的方式，这在图2A中通过虚线绘出的块状箭头a23以及在块状箭头a22，a23之间的点来表明。对于同时的或并行的输出，如之前所描述的那样可以相应地设置多个输出接口1404。

在另一实施方式中可以规定：输出接口1404可以仅写数据，然而并不支持向外的读访问或可替代地可以对其禁止。同样地，在一种实施方式中可以规定：该功能单元1400既不能够以读的方式也不能够以写的方式经由接口1404来接收由外部开始的数据传输。对此，接口1404可以技术上相应地被限制或者并不禁止该访问可能性。

可替代地，在其他实施方式情况下（未示出）也能够设想：功能单元根本不具有上述类型的输出接口1404，也即根本不具有功能单元特定的输出接口。这样配置的功能单元可以相应地并不经由上面提到的输出接口1404来将输出数据输出给其他功能单元。然而，例如，这样的功能单元可以被构造用于，将数据输出到另一单元，例如通过写到计算单元的主存储器装置120中，例如经由连接a9（图1E）和/或辅助存储器装置160，例如经由连接a12，参见图1F。这种数据的写入可以经由相应配置的其他类的接口进行，例如经由在功能单元和辅助存储器装置160之间的直接的数据连接，如其在图1F中通过块状箭头a12所表示的。这样的其他类的接口在图2A中也通过已经在上文中所提及的虚线绘制的块状箭头a24来表明。

例如也能够设想：在没有输出接口1404的情况下设置，例如被设置用于在处理和/或存储和/或传输数据时识别错误的功能单元1400。这种功能单元可以例如经由输出信号来中止例如中断要求，以便例如将所识别的错误用信号通知给计算单元100的其他组件，诸如计算核心110a和/或其他外围组件125。中断要求IRQ可以例如通过功能单元1400的本地的控制装置1410来被生成并且输出，其例如也能够被用于识别错误。

在另一实施方式中，被设置用于在处理和/或存储和/或传输数据时识别错误的功能单元1400也可以设置有至少一个输出接口1404.例如，必要时可以输出经修正的数据、状态信息、尤其是错误信息、配置数据和/或其他数据给至少一个接下来地的功能单元。有利地，于是可以经由输出信号、例如中断要求IRQ来中止至少一个接下来的功能单元，例如以便将由前面的功能单元所识别的错误用信号通知给计算单元100的其他组件，诸如计算核心110a和/或其他外围组件125。

有利地，功能单元1400可以在其他实施方式中这样被构型，使得通过该功能单元经由接口a24所接收的数据经由输出接口1404以不改变的方式或以经处理的形式输出给一个或多个接下来的功能单元1400，其中借助该接口a24、尤其是从辅助存储器装置160读入数据和/或尤其是也从计算单元100的其余组件读入数据，尤其是从主存储器装置120或其他外围组件125读入数据。

功能单元1400此外具有本地控制装置1410，其被构造用于控制功能单元1400的运行。例如，本地控制装置1410可以包括至少一个有限状态机（英文：state machine（状态机））1410a。在可替代的实施方式中，本地控制装置1410也可以包括其他的、优选硬接线的硬件电路。

在特别优选的另一实施方式中，也可以给本地控制装置1410分配本地的重新配置装置1412，其实现对功能单元1400进行配置或重新配置，尤其是也以动态的方式、也即在功能单元1400的运行期间。在另一实施方式中，也能够设想，通过有限状态机1410a或本地控制装置1410的相应的部分来描绘本地的重新配置装置1412的功能性。

在另一实施方式中，重新配置装置1412被构造用于，在配置或重新配置期间考虑到有关功能单元1400的可选的配置变型和/或确保：配置从所限定的、有效开始点或开始状态出发和/或重新配置并不暂时妨碍到或以无意的方式中断功能单元1400的正在进行的计算或其他功能。

在另一有利的实施方式中，功能单元具有本地计算单元1420。依据另一有利的实施方式，本地计算单元1420可以具有至少一个粗粒度的硬件元件或者被构造为粗粒度的硬件元件。在该情况下，本地重新配置装置1412有利地例如控制粗粒硬件元件的（重新）配置。有利地，在一些实施方式中，本地计算单元1420也能够被用于在通过计算单元的至少一个组件来处理和/或存储和/或传输数据时识别错误。对此，本地计算单元1420例如可以具有比较仪（Vergleicher）（未示出），其例如对（通过其他的和/或自己的功能单元）冗余地计算的输出数据在错误识别的意义上进行比较。

在另一优选的实施方式中，计算单元100的功能单元其中至少之一具有至少一个粗粒度的硬件元件。可替代地或补充地，这些功能单元其中至少之一被构造为粗粒度的硬件元件。一般，粒度被理解为：系统直至何种程度地由彼此能够被区分的各个单元来组成。粗粒系统由比较少的、比较大的粗粒元件组成，而相反，细粒系统则由比较多的、比较小的细粒度的（feingranular）元件组成。特别地，在计算机架构的范围，粒度可以通过逻辑门（logische Gatter）的数目并且与之相随地尤其是通过在计算操作或处理时间和通信或数据交换之间的比例（Verhältnis）来描述。在细粒度的硬件元件（各一个逻辑门）中，简单的逻辑运算可以快速地在比较短的处理时间中被实施，然而在各个元件之间常常交换数据。与之相反，在粗粒度的硬件元件中（分别多个逻辑门）尤其是分别以比较长的处理时间来实施复杂运算并且很少在各个元件之间交换数据。

粗粒度的硬件元件因此尤其是应被理解为如下元件，这些元件可以分别自主地实施复杂的计算操作，尤其是不为此常常彼此交换数据。例如，各个粗粒硬件元件分别被构造为以下元件之一：更高复杂的元件，例如，算数逻辑单元（ALU）、存储器访问单元、通信接口；和/或更少复杂的单元，例如比较器（Komparator）、加法器、乘法器（Multiplizierer）、除法器、滑块寄存器（schieberregister）、桶式移位器（Barrel-Shifter）、乘法累加器（“Multiply-Accumulate”，（MAC））、寄存器或寄存器块、存储器单元（例如RAM，闪存等），复用器（例如2：1MUX,M:N-MUX），信号分离器（Demultiplexer）、比较仪（例如冗余计算的输出数据A1，A2）,校验和计算单元、错误修正单元（其例如可以应用进行错误修正的代码）。

例如，常规的能够硬件配置的逻辑电路、诸如FPGA或CPLD大多仅具有细粒度的硬件元件，其配置仅能够通过外部的规定来被改变。这样的常规的能够硬件配置的逻辑电路因此被视为（集成的）电路，其能够在特殊的编程阶段中在硬件层面上被编程。这也对于具有用于部分（局部）重新配置的可能性的FPGA适用。在这里，相应数目的对功能进行确定的重新配置可能性被维持，其根据外部规定来被改变，其中有关FPGA部分借助局部重新配置在分别特定的重新编程阶段中相应地被新编程和接线。重配置的FPGA部分在此改变逻辑功能自身。

与此相反，根据本发明的功能单元1400表示计算单元或计算单元的组件，其元件、例如粗粒度的硬件元件在内部通过功能单元1400自身或其本地控制装置1410在功能中被配置并且例如能够彼此新接线，例如在使用和相应调整复用器的情况下。同样地，可以规定：计算单元100（图1A）的其他组件、例如计算核心110a对功能单元1400或其组件进行配置。

在一种特别优选的实施方式中，尤其是被设置用于错误识别的功能单元完全地被构造为硬件电路。这例如不仅包括用于对所接收的冗余计算的数据进行比较的可能性，以及包括用于对在数据传输中的错误进行识别和/或修正的可能性。优选地，在本地计算单元1420（图2A）中进行对所接收的冗余计算的数据的比较以及进行在控制装置1410中对必要时由此得出的错误处理。

优选地，在输入接口1402中在数据传输中进行错误的识别和/或修正，例如在使用所接收的校验信息和/或进行错误修正的代码情况下。在传输数据时，这种数据可以优选地通过输出接口1404与校验信息和/或进行错误修正的代码一起被传递，以便使得接下来的功能单元或其他组件能够识别错误和/或修正错误。

根据本发明的可配置性的另一方面通过对不同功能单元140，140a，140b（图1A）之间的通信和数据流的影响来给出，这例如能够通过相应的功能单元的相应配置来被控制，和/或通过控制（多个）主连接单元150的运行，参照图1A，该主连接单元将相应的功能单元连接。

为此，计算单元100的如上文已经多次描述的至少一个组件110a，125，140被构造用于，改变至少一个功能单元和/或主连接单元150的配置，其中计算单元100被构造用于，至少暂时地禁止，对至少一个功能单元和/或主连接单元150的配置的改变。

在一种实施方式中，功能单元1400的各个粗粒硬件元件或其他元件的内部功能，例如逻辑功能，分别是固定接线的并且因此与常规的能够硬件配置的逻辑电路相比并不改变。在此情况下，如上所述的，进行对不同功能单元之间的通信和数据流的影响，以便实现重新配置。

有利地，根据本发明的计算单元或其至少一个功能单元1400的新配置或重新配置在一些实施方式情况下可以由计算单元100或在有关功能单元1400中所集成的控制装置1410自身、也即由内部来控制、执行并且必要时监控。功能单元1400因此可以独立地并且自动地自己进行重配置（umkonfigurieren）。

特别优选地，（重新）配置在计算单元100或功能单元1400的运行中进行，例如作为整体算法的组成部分，其应通过功能单元1400，140，140a,…其中的一个或多个来评估。可以有利地规定：对功能单元1400、例如140a和140b、其他功能单元1400、例如140c和140d或其组件进行配置，以便例如这样实现全面的整体算法。

在一种优选的实施方式中规定：尤其当能够预先给定的计算片段或能够预先给定的计算任务已经被实施或结束时并且因此使功能单元的相应资源不再继续被需要用于该计算任务时，那么功能单元1400自己重配置。在该情况下，功能单元1400有利地自身并不能够例如这样改变其配置，使得其以适合于接下来的计算片段或接下来的计算任务的方式来被配置。

在另一有利的实施方式中，本地计算单元1420可以具有以下组件其中至少之一：加法器、乘法器、除法器、滑块寄存器、桶式移位器、比较器、乘法累加器（MAC）、算数逻辑单元（ALU）、存储器单元、寄存器、复用器、信号分离器、接口，尤其是通信接口、存储器访问单元（例如DMA单元）、用于计算指数函数的单元、用于计算对数函数的单元、用于计算指数函数的单元、用于计算根函数的单元、用于计算三角函数的单元，（多个）查找表、比较仪（例如用于冗余计算的输出数据A1，A2）、校验和计算单元、生成进行错误修正的代码的单元、错误识别单元、错误修正单元（其例如可以应用进行错误修正的代码）。以上的组合在其他实施方式中同样地是能够设想的。优选地，上面所提到的组件其中的一个或多个能够被布置在根据本发明的功能单元1400的计算单元1420中。

计算单元1420可以与之相应地将计算实施到被输送给功能单元1400的输入数据，例如比较；并且将由此获得的结果例如又作为输出数据来输出。用于该程序的数据流在此优选地经由输入接口1402（输入数据的接收）、计算单元1420（计算的实施）、输出接口1404（输出数据的输出）进行。该数据流对于在功能单元1400之内计算或处理数据而言是表征性的。如果功能单元1400在其他实施方式情况下例如也拥有用于在处理和/或存储和/或传输数据时识别错误的能力，则可以将附加的输出信号、尤其是错误信号和/或中断信号输出。

在功能单元1400之外，数据流可以依据一种优选的实施方式来被影响，通过规定，应将第一功能单元的输出数据转发给哪些（其他）功能单元，这能够通过主连接单元150的相应控制被实现。控制数据为此可以例如被存放在主连接单元150的配置存储器151（图1A）或通过计算单元100的组件、例如计算核心110a（图1A）来被改变。

有利地，主连接单元150的控制可以一次性地并且因此对于确定的时段来持续地被调整。同样地，可以有利地使主连接单元150的控制与控制数据相关，其利用单独的或者也利用每个包来一起发送，尤其是通过目标功能单元1400的说明。

只要复杂的计算应被实施，在其他实施方式中就可以设置多个功能单元、例如在图2A中所描绘的类型的功能单元，其具有同类型或不同类型配置的计算单元1420。在不同功能单元之间的数据的数据流在此情况下可以有利地通过算法或待实施的复杂计算的结构来被限定。特别有利地，计算单元具有多个功能单元，用于实施计算任务；并且可选地具有至少一个功能单元，用于在处理和/或存储和/或传输数据时识别错误。

在另一有利的实施方式中规定，功能单元1400具有本地的配置存储器1430。特别优选地，本地的配置存储器1430可以包括寄存器存储器，其中尤其本地的配置存储器1430包括至少一个、然而有利地包括多个配置寄存器1432a，1432b，1432c，1432d。在另一实施方式中，本地的配置存储器也可以通过SPRAM或通过寄存器存储器和SPRAM的组合来代表。在下文中，包括SPRAM的实施方式作为寄存器存储器来被综合。通过本地的配置存储器1430，有效的配置和重新配置也在功能单元1400的运行期间由此是可能的，例如其方式为，一个或多个配置寄存器1432a，1432b，1432c，1432d以期望的方式被修改。配置寄存器1432a，1432b，1432c，1432d的修改可以例如通过功能单元1400自身和/或通过其他功能单元（未示出）来进行。此外能够设想的是，在其他实施方式中，功能单元1400的配置寄存器的通过计算单元100（图1A）的其他组件进行的修改、例如通过计算核心110a进行的修改是可能的，其方式为，有关组件110a将相应数据写到功能单元1400的该配置寄存器或这些配置寄存器中。通过配置寄存器的内容，依据一些实施方式，例如也能影响错误的识别或数据比较的方法和方式，或者影响校验和或进行错误识别的或进行错误修正的代码的形成或评估。

在优选的实施方式中，计算单元100可以也至少暂时地禁止：通过计算单元100的其他组件来修改功能单元1400的配置寄存器。

在另一有利的实施方式中规定，功能单元1400具有本地的功能存储器1440。特别优选地，本地的功能存储器1440包括寄存器存储器或表示寄存器存储器的部分。尤其是本地的功能存储器1440可以包括至少一个功能寄存器1442a。本地的功能存储器1440可以有利地被用于，至少暂时地存储：功能单元1440的输入数据和/或输出数据或功能单元1400的计算的中间结果，如其由计算单元1420所实施的那样。在另一有利的实施方式中也能够设想：给功能单元1400装备多个寄存器存储器，其中第一数目的寄存器存储器能够被用作为配置寄存器1432a，1432b，1432c，1432d，并且其中能够使用第二数目的寄存器存储器作为功能寄存器1442a。

此外能够设想，在其他实施方式中，通过计算单元100（图1A）的其他组件进行的功能单元1400的功能寄存器的修改、例如通过计算核心110a是可能的，其方式为，有关组件110a将相应数据写到功能单元1400的该功能寄存器或这些功能寄存器中。在优选的实施方式中，计算单元100也可以至少暂时地禁止：通过计算单元100的其他组件来修改功能单元1400的功能寄存器。在优选的实施方式中，对于在不同功能单元1400之间的数据交换，设置确定的数据结构、例如以数据包的形式。图2B示意性地示出根据一种实施方式的这样的数据包的数据结构DS的简化图。数据结构DS具有地址域（Adressfeld）ADR。该地址域ADR被划分为第一地址ADR1，其说明确定的功能单元，具有数据结构DS的数据包被确定用于该确定的功能单元。可选的第二地址ADR2限定在通过第一地址ADR1所确定的功能单元之内的目标地址，由此可以有利地对其进行影响，在目标功能单元的该本地存储器区中能够存储在数据包中所包含的数据。例如，第二地址ADR2可以被用于，对目标功能单元的确定的存储器寄存器进行定址。

在根据本发明的计算单元的实施方案中，少量比特、例如比特10至5（也即例如六比特）通常足够用于限定第一地址ADR1，其中该计算单元具有数十个（einige zehn）功能单元1400。可比较的内容适用于关于在功能单元1400中可供使用的存储器寄存器、借助第二地址 ADR2进行的“内部定址（interne Adressierung）”，所述存储器寄存器在一种实施方式情况下例如通过比特4至0来被选择。

此外可选地，数据结构DS可以具有数据域DAT，所述数据域具有输入数据，例如用于通过目标功能单元的计算，和/或配置数据，其例如被设置用于控制目标功能单元的配置。

在其他实施方式中，同样可能的是，在功能单元之间交换数据包，其含有空的数据域DAT，也即既不含有用于计算的输入数据也不含有用于目标功能单元的配置数据。这例如可以对于不同功能单元的同步而言是有意义的。

可选地，在数据结构DS中也含有控制数据，其能够被布置在用附图标记CTRL来表示的数据域中。在此情况下，例如涉及附加的控制数据（也即附加于配置数据，其必要时被包含在数据域DAT中），例如状态数据、安全性信息、在套叠地实施循环或递归计算时有关循环深度（Schleifentiefe）或递归深度的信息。可替代地或补充性地，控制数据CTRL也可以含有校验信息和/或校验和等。同样地，能够设想由以上提到的用于控制数据的信息组成的组合。

在另一优选的实施方式中，如以上已经表明的，功能单元其中至少之一被构造为硬件电路，尤其是完全地构造为硬件电路。由此，可以有利地特别快速并且有效地实施计算、逻辑运算、存储器操作和其他由有关功能单元所提供的功能，诸如对查找表、特性曲线和/或特性曲线族的实现、（尤其是冗余计算的输出数据的）比较、校验信息和/或进行错误识别的或进行错误修正的代码的形成和/或评估。

在另一有利的实施方式中规定：功能单元140，140a,…,140p其中至少之一具有以下元件其中至少之一：微控制器、对软件进行运行的计算核心（例如被构造用于运行软件的计算核心）、数字的信号处理器（DSP）、可编程的逻辑电路（例如FPGA，field programmablegate array（现场可编程门阵列））、特殊应用集成电路（ASIC，application specificintegrated circuit（专用集成电路））、尤其是通过门阵列和/或晶体管阵列来预制的但是还没有应用特定地接线的集成电路，其例如在之后的制造步骤中才以应用特定的方式被接线并且可以例如被称为“Sea-of-Gates(海量门数)”。在一种特别优选的实施方式中规定：所有功能单元被构造为硬件电路，尤其是完全地构造为硬件电路。由此得出特别有效的、效率高的并且以小的方式构造的装置（Anordnung）。在其他实施方式中可能的是，将一个或多个功能单元构造为硬件电路，尤其是完全地构造为硬件电路，并且设置至少一个并不完全构造为硬件电路的组件或以至少一个其他功能单元的形式的其他组件。例如，在一种特别优选的实施方式中例如可以设置第一数目的功能单元，其完全地被构造为硬件电路；并且其他功能单元可以例如具有微控制器或可编程的逻辑模块或可编程的逻辑电路或能够比较简单地改变的逻辑电路。

在特别优选的实施方式中，通过多个彼此连接的组件、诸如加法器、乘法器、除法器、滑块寄存器、桶式移位器、比较器、乘法累加器、算数逻辑单元、指数单元、对数单元、三角学单元（trigonometrische Einheit）、存储器单元、存储器访问单元、寄存器、复用器、接口、尤其是通信接口或一般而言的粗粒硬件元件，能够提供比较复杂的计算装置，其中所述粗粒硬件元件可以构成（多个）功能单元或其组成部分，其中根据本发明有利地将至少一个第一功能单元构造用于，从至少一个其他功能单元接收第一数据和/或将第二数据发送给至少一个其他功能单元，如其已经在上面所描述的那样。由此可以限定数据流，该数据流尤其是也实现，实施比较复杂的计算，其例如利用大量的前面提到的组件或粗粒度的硬件元件或者一般而言利用到可能经多个功能单元所分布的计算单元，例如以能够预先给定的顺序按照待评估的算法或其他计算规则来利用。能够预先给定的顺序可以例如通过在不同功能单元之间的数据流来被控制。这可以如上面已经描述的方式例如通过在各个数据包之内规定相应的目标地址ADR1来进行，参照图2B。

依据本发明的一方面，该数据流可以特别有利地也动态地被影响或改变，这意味着在根据本发明的计算单元的运行时间期间被影响或改变，也即被重配置。在优选的实施方式中，这可以例如通过主连接单元150的相应控制来被实现，例如通过修改在相应的配置存储器151（图1A）中的数据。在一种实施方案中，有利地通过计算核心110a，110b，110c和/或通过另一外围组件120（尤其是通过DMA控制装置）来进行对主连接单元150的控制。在另一实施方案中，可替代地或补充性地，有利地通过功能单元140来进行主连接单元150的控制。可比较的控制在其他实施方式中对于副连接单元155a（图1C）而言也是能够设想的。

在下文中示例性地描述在根据图2A的功能单元1400之内的数据或信息流的方面。如上面已经提及的那样，功能单元1400可以例如经由其输入接口1402来接收在图2B中进一步绘出的结构DS的一个或多个数据包。在其中所包含的输入数据由输入接口1402优选在地址识别单元1452的控制的情况下并且根据数据包的地址信息a26转发给确定的配置寄存器1432b，如这在图2A中通过箭头a25被表明的，其中所述其中所包含的输入数据当前可以是配置数据。

地址识别单元1452可以在一种优选的实施方式中例如具有信号分离器结构，其直接通过在数据包中所包含的地址信息ADR2来控制。此外，功能单元1400拥有检验单元1453，借助该检验单元可以检验：在功能单元1400中是否存在有效输入数据。这种信息可以由检验单元1453例如传输到功能单元1400的本地控制装置1410，参照图2A中的箭头a30，所述本地控制装置根据所述信息来控制功能单元1400和例如计算单元1420的运行。

在本地控制装置1410和配置存储器1430或功能存储器1440之间的数据连接当前通过箭头a31来表明。在计算单元1420和配置存储器1430或功能存储器1440之间的数据连接当前通过箭头a32来表明。特别有利地，在一些实施方式中，也可以存在控制装置1410和计算单元1420之间的直接的数据连接，参照箭头a33。

在另一优选的实施方式中，设置复用器结构1454，其被构造用于规定：从哪个或那些寄存器存储器和/或配置存储器或从功能单元1400的哪些其他来源获得可能的输出数据，用于经由输出接口1404的输出。示例性地，复用器结构1454可以经由配置寄存器1432d的内容来被控制，参照箭头a29。

为了要输出的数据包的汇编，要输出的数据例如可以通过复用器结构1454来提供，参照箭头a27。用于要输出的数据包的地址信息例如可以由配置寄存器1432c来提供或者读出，参照箭头a28。用于要输出的数据包的地址信息可以例如又含有用于目标功能单元的地址ADR1（图2B）以及必要时用于在目标功能单元之内的内部定址的其他地址信息ADR2，其中，要输出的数据包应被输出给该目标功能单元。

本发明的一个有意义的好处在于：功能单元140，140a,…,140p,1400可以主动地、直接地并且自动地（不需要通过例如计算单元的计算核心来控制）相互通信或交换数据；并且通过其他组件进行的对功能单元和/或连接单元150，155a的配置或配置的修改是可能的并且必要时至少暂时地也可以被禁止。有利地，功能单元可以将数据包、尤其是功能单元特定的数据包输出给其他功能单元或者从其他功能单元接收数据包、尤其是功能单元特定的数据包。

特别优选地，功能单元依据另一实施方式可以自己规定：将功能单元的输出数据，例如以一个或多个数据包的形式，输出给哪个其他功能单元或数据阱（Datensenke）。通过相应的控制、例如主连接单元150或其连接配置数据VBK进行的规定同样是能够设想的。

特别有利地，除了功能单元和将其连接的主连接单元150以外，不需要计算单元100的其他组件，以便实现在功能单元之间的相应数据交换。尤其是，不需要在这些功能单元上级的单元，诸如计算核心110a，以便实现数据交换。特别有利地，也不需要在该功能单元1400上级的单元，以便在这些功能单元的运行时间期间确定用于功能单元的输出数据的相应目标，因为在优选的实施方式中，这种任务能够通过本地控制装置1410（图2A）来承担或者对目标地址的规定能够从经由输入接口1402所获得的输入和配置数据中被导出。

在其他有利的实施方式中，功能单元的计算数据或输出数据取决于对功能单元的配置、所输送的输入数据和必要时附加的输入数据或输入信号，其能够例如经由其他输入接口（未示出）被输送给该功能单元。只要例如在该功能单元和外部的组件200（例如计算单元的定时器模块或计算单元的输入/输出接口）之间的直接的数据连接被设置，例如由外部组件200映射（spiegeln）到功能单元中的寄存器的值就可以同样地具有对功能单元的输出数据的影响。

在另一特别优选的实施方式中，多个同类型的或不同类型的功能单元可以被相互组合并且经由主连接单元来数据式（datenmäßig）地相互连接，由此计算网络的形式或计算装置被获得，其可以被构造用于，计算确定的算法。特别优选地，计算装置可以对如下算法进行计算，所述算法具有比能够通过构成该计算装置的组成部分的各个功能单元所计算的这种算法更高的复杂性。来自图1A的所述“灵活的硬件扩展”1500尤其表示这种计算装置，同样地来自图1C，1D的组G1，G2其中的每个也是这样。

在另一优选的实施方式中，根据本发明的计算单元的所有组件被布置在相同的半导体基片上或者在使用相同的半导体生产技术的情况下被制造。特别有利地，根据本发明的功能单元140，140a，140b，…,140p;1400被布置在与计算单元的其他组件110a，110b，110c，115，120，130，150，155，160相同的半导体基片上。由此，有利地得出以特别小的方式构造的配置以及在组件之间建立有效的和高性能的数据连接的可能性，例如在将主要连接单元130和至少一个主连接单元150包括在内的情况下。

图3示意性地示出用于运行根据本发明的计算单元100，100a，100b，100c，100d，100e的方法的实施方式的经简化的流程图，参照图1A至1F。

在可选的第一步骤300中，功能单元140，140a（图1A）彼此交换数据，例如通过按照上面示例性地描述的根据图2A的结构发送和/或接收。这种数据可以例如是输入数据或计算的中间结果或输出数据。按照步骤300的数据的接收或发送可以依据优选的实施方式经由相应的输入接口1402（图2A）或输出接口1404来进行。

在接下来的步骤302中，计算单元100（图1A）的至少一个组件、例如第二计算核心110b改变对功能单元140a的配置，例如以便对能够借助功能单元140a所实施的计算来进行影响。

然后，计算单元在步骤304中至少暂时禁止：改变功能单元140a（和/或其他功能单元）的配置。这可以例如借助第一计算核心110a进行。由此实现：例如第二计算核心110b至少暂时不能进行对功能单元140a的配置的（进一步的）改变。

图4示意性地示出根据本发明的计算单元100的运行情境。计算单元100是用于机动车1000的内燃机1002的控制设备1004的组成部分。计算单元100例如具有在上面参照图1A至1F所描述的配置。

根据本发明的计算单元100具有特别大的灵活性，因为在其中所包含的功能单元能够灵活地彼此交换数据并且必要时甚至动态地被配置或重新配置，其中例如也优选按需要地有效实现冗余计算并且也有效地实现应用进行错误识别的或进行错误修正的代码。与此同时，通过另外的根据本发明的至少暂时地禁止改变至少一个功能单元的配置的可能性，得出计算单元100的特别可靠的运行。

在另一有利的实施方式中规定：至少两个功能单元被相互耦合，以便实现提高待处理的数据的数据宽度。图5为此示意性地示出经简化的框图，在该框图中示出根据一种实施方式的计算单元的两个功能单元1400h，1400i。

在当前所描述的实施方式中，功能单元1400h，1400i可以在第一运行模式中彼此无关地工作。在此情况下，例如功能单元1400h处理对其所输送的、例如32比特的第一数据宽度的输入数据a40，由此获得输出数据a42，例如同样地以32比特的数据宽度。功能单元1400i以无关于功能单元1400h的运行的方式或以无关于处理输入数据a40的方式来处理对其所输送的输入数据a41（以例如同样32比特的数据宽度），由此输出数据a43被获得，例如同样地以32比特的数据宽度。

在第二运行模式中，然而，功能单元1400h,1400i可以也被彼此耦合，这通过块状箭头a44来表明。这实现对通过功能单元1400h，1400i现在起共同处理的数据的数据宽度的提高，例如现在起提高到64比特。特别优选地，所参与的功能单元可以被构造用于，将运算域（Operanden）和在其上待实施的计算步骤彼此分配和/或在功能单元1400h，1400i或其相应的本地计算单元（未示出）之间拆分（auftrennen），参照箭头a44。箭头a44在此情况下表征在功能单元1400h，1400i之间的特殊的数据连接，其实现鉴于共同的数据处理方面的功能单元1400h，1400i的协调。

在一种实施方式中，功能单元1400h，1400i可以被构造用于，动态地（在功能单元1400h，1400i的运行期间）在第一运行模式和第二运行模式之间进行交替。这可以例如通过功能单元1400h，1400i的相应的配置来实现。

在另一有利的实施方式中规定：功能单元关于其相应的输入数据a40,a41的接收方面进行同步，以便能够正确地实施共同的数据处理。这可以例如包括：所有所参与的功能单元一直以计算的实施来等待，直至所有所参与的功能单元拥有有效的输入数据，尤其是当非同步的计算开始可能引起错误的计算时。有利地，功能单元也在计算的实施期间彼此同步。只要通过共同的数据处理所产生的输出数据超出功能单元的数据宽度时，在一些实施方式中就可以规定：功能单元1400h，1400i发送输出数据给一个或多个目标功能单元，例如以经分开的（aufgeteilt）形式，其中所述功能单元的数据宽度例如是32比特。

在一种实施方式中，部分输出数据可以通过所参与的功能单元的仅一部分来发送，例如通过恰好一个。

在一种可替代的实施方式中，所有所参与的功能单元发送所分开的部分输出数据的相应的部分。

在上面提到的这两个实施方式中，部分输出数据的发送例如在时间上相继地进行，在最后提到的实施方式中也以并行的方式进行。

例如，依据一种实施方式，两个功能单元1400h，1400i可以被构造用于，以32比特的数据宽度来实施加法（“ADD”）或减法（“SUB”）。在与该第二运行模式相应的、所耦合的运行方式中，功能单元1400h，1400i因此可以以64比特的数据宽度来实施加法或减法。例如，功能单元1400h计算32更高阶位（höherwertig）的比特，而功能单元1400i则计算32更低阶位（niederwertig）的比特。此外可以规定：由功能单元1400i将传输比特（英文“Carry Bit（进位位）”）传输到功能单元1400a，参照箭头a44。

在一些实施方式中，两个功能单元的数据连接a44可以至少暂时地通过计算单元来禁止，由此防止错误从1400h蔓延到1400i，或反之亦然。

本发明的其他方面和优点是：

- 完全地或至少部分地或限制性地分开多个现存的组件150（图1A），155a（图1C），160（图1F），1500（图1A）的可能性，其通过分组和/或将整体的组件150（图1A），155a（图1C），160（图1F），1500（图1A）分成部分，尤其是以便在错误情况下，通过现在彼此（至少部分）分开的区域来禁止错误的蔓延或者以便至少限制可能蔓延的错误的数目。

- 避免/减少如下概率：由计算单元100和/或组件140，150，160所造成的错误作用到其余系统上；

- 尤其是，在一些实施方式中也实现：至少暂时不允许/禁止/防止/限制（例如配置）组件1500（图1A）/架构可能性的“原本（eigentlich）”现存的自由度；

- 在一些实施方式中，例如可以设置用于所有的和/或部分的功能单元和/或用于主连接单元150的优选全局的“使能（Enable）”开关，该开关暂时禁止改变配置。使能开关例如能够通过计算单元100的所选择的组件，例如（仅）该第一计算核心110a和/或例如仅特定的外围组件125来控制。

- 在其他实施方式中，可以也如下地进行检查，使得由进行发送的功能单元所发送的数据包仅允许被定向（gerichtet）到确定的目标功能单元和/或目标功能单元的组并且到其他目标功能单元和/或到目标功能单元的组的发送被识别为不准许的并且相应地被禁止。

- 根据本发明的原理（配置的改变和/或这种改变的暂时禁止）可以在一些实施方式中也选择性地被应用到一个或多个组件140，140a，…,150,160。例如根据本发明的原理（配置的改变和/或这种改变的暂时禁止）可以也被同时应用到多个组件，尤其是功能单元和/或功能单元的组。

- 在一些实施方式中可以规定：只有当所确定的功能单元140处于能够预先给定的运行状态（例如被动状态）时，确定的功能单元140（例如经由通过计算单元的另一组件、例如计算核心来改变配置）的重新配置才是可能的，也即并不在根据本发明的原理中如下地被禁止，其中该能够预先给定的运行状态例如可以通过1比特标志（1Bit-flag）（“StartFlag”）来用信号通知。这例如防止在功能单元的主动运行期间的不期望的重新配置（配置的改变）。

- 在一些实施方式中可以规定，禁止对一个或多个功能单元的存储器元件、尤其是寄存器（要么所有寄存器要么一些能够预先给定的寄存器，例如配置寄存器，参照图2A的描述）的改变。以这种方式，可以防止：计算单元的组件以不期望的方式改变相应的寄存器。由此，根据本发明的计算单元的运行安全性被进一步提高。这例如可以优选地应用到如下功能单元这种寄存器或寄存器的部分，所述功能单元能够以不被其他功能单元影响的方式来工作。

- 在另一实施方式中可以规定：通过计算单元100或其组件，例如主计算核心110a来至少暂时地禁止或不允许例如来自灵活的硬件扩展1500（图1A）的对计算单元的其他组件（例如尤其是经由a24、经由155到130）的能够预先给定的存储器访问。由此可以保护有关存储器区，这例如防止通过错误工作的功能单元对所述存储器区的不期望的修改。尤其是，也能够保护必要时现存的主存储器装置120、辅助存储器装置160以及其他外围组件125免受不期望的访问（写和/或读）。

- 总体上，通过应用根据本发明的原理得出鉴于限制功能单元140（尤其是所有的或仅选择的功能单元）的（重新）配置可能性的大的灵活性。尤其是，在一些实施方式中可以准确地规定：对于计算单元的哪些组件、尤其是哪些功能单元可以至少暂时地禁止配置或配置的改变。由此可以选择性地将根据本发明的原理应用到单个功能单元或多个功能单元。在一些实施方式中，可比较的灵活性也如下地被给出，可以规定：哪些组件或计算单元的哪些组件允许进行对至少一个功能单元和/或主连接单元的配置的改变或者哪些组件或计算单元的哪些组件允许至少暂时地禁止对至少一个功能单元和/或主连接单元的配置的改变。

- 在其他实施方式中规定：当计算单元的、尤其是功能单元的范围内的错误已被确定出时，那么一个或多个数据包或者一般而言与有关的有错误的组件、尤其是功能单元的数据交换被阻止，例如在摒弃或阻拦有关数据包的意义上，直至所述数据包的接收重新是可能的。可替代地或补充性地可以引入错误反应，例如在借助中断要求（“interrupt（中断）”）经由用于中断要求的分配器装置（“interrupt router（中断路由器）”）来用信号通知的意义上。可替代地或补充性地，也可以规定：计算单元实施一个或多个用于消除错误的措施，例如重置一个或多个功能单元或有关的、以有错误的方式工作的组件。可替代地或补充性地，也可以设置至少一个组件或整体计算单元的完全关断。

- 一些实施方式实现至少暂时禁止或闭锁（verriegelung）计算单元的至少一个组件的重新配置（Rekonfiguration）或重配置（Umkonfiguration）；这可以特别优选地在其他实施方式中在算法的主动计算期间通过一个或多个功能单元来应用。同样地能够设想：至少暂时地禁止通过第二功能单元对第一功能单元的重配置。同样地能够设想：至少暂时地禁止通过计算单元的另一组件或者甚至通过在该计算单元的外部所布置的组件（其例如可以经由存储器直接访问来对至少一个功能单元进行访问）来对功能单元的重配置。

- 在其他实施方式中，也可以设置以下措施其中至少之一：阻止写入权限和/或读取权限和/或阻止确定的单元140，150，160到确定的单元的（重新）配置。在其他实施方式中可以例如在时间上限制所述阻止，和/或根据事件来限制所述阻止。

- 特别有利地，在应用根据本发明的原理的情况下，也能够减小或防止由在计算单元中引起的瞬时错误、尤其是一次性的辐射错误（Strahlungsfehler）（通过离子化的辐射的侵入）或永久错误、尤其是持久的物理错误引起的可能的负面作用。

用于根据本发明的原理的其他有利的应用范围和根据本发明的计算单元是用于运行电动机或发电机的控制设备、用于电池组、驾驶员辅助系统、底盘系统、电动工具、家用电器等的控制设备。

根据本发明的计算单元100有利地实现（例如可选地通过冗余和/或进行错误修正的代码）经确保地、有效地实施计算密集的并且耗费的数学计算（尤其是以大的（计算）深度、许多计算操作），而并不对此需要特殊的加速器硬件，诸如以附加于常规的微控制器或集成到微控制器等等中的方式来对多个数字的信号处理器（DSP）或ASIC的使用。相反，计算密集的和耗费的数学计算以及确保或错误识别可以有利地通过根据本发明的供能单元140，…,1400来实施，其此外能够灵活地彼此连接，由此实现根据本发明的计算单元100到各种各样的计算密集的并且耗费的数学计算或算法的简单适配。例如，根据本发明的计算单元100可以有利地被用于处理传感器值，例如在机动车的控制设备中。

在一种优选的实施方式中，示例性的数据处理链如下地得出：传感器信号（例如转数传感器）形成用于计算单元100的输入数据，在计算单元100的计算核心110a之内（必要时经确保的）计算，通过根据本发明的功能单元140进行的（必要时经确保的）其他计算，通过计算核心110a进行的（必要时经确保的）其他计算，（必要时经确保地）生成控制信号，作为在下级的系统的计算单元100的、诸如执行器的或用于操控执行器的末级的输出信号。

由于其效率和运行安全性，根据本发明的计算单元特别适合用于内燃机的、尤其是机动车的内燃机的控制设备，其中大量的输入值、诸如传感器信号经受复杂处理，以便形成用于执行器的、诸如用于内燃机的燃料注入系统的磁性或压电操纵的注入阀的相应输出信号，并且其中通常也提出对运行安全性（英文“safety”）的比较高的要求。根据本发明的计算单元可以此外在用于驾驶员辅助系统的控制设备的情况下被有利地使用，例如用于评估雷达数据，用于控制驾驶员辅助功能，其中常规的控制设备典型地具有多个数字的信号处理器，以便能够处理雷达传感系统的产生的数据量。具有灵活的硬件扩展的根据本发明的计算单元可以另外有利地在控制设备中被使用，其中计算复杂的调节技术模型和/或在其中进行复杂的、数字的信号处理。

除了通过各个功能单元1400（图2A）或通过各个功能单元的复合结构、尤其是通过其相应的（多个）本地计算单元1420来实现的、以上已经描述的计算可能性以外，同样可能的是通过在复合结构中的一个或多个根据本发明的功能单元来提供如下功能性，只要是以灵活的硬件扩展1500的相应的扩建级别，必要的基本功能性以包含计算单元在内的功能单元的形式根本地存在并且此外以必要数目的配置和彼此间的连接存在以及计算以必要的总计算功率允许：（也对高维度的）特征曲线族（例如具有多于五个的维度）的计算；基于数据的模型的计算；物理模型的计算；神经元网的计算；线性方程组的解算；逆矩阵（尤其是更高级别的矩阵）的形成；非线性方程组的解算；时间到频率的变换，例如通过计算快速傅里叶变换（FFT）、频率到时间的变换，例如通过计算快速傅里叶逆变换（iFFT），不同过滤类型的计算，如FIR（Finite Impulse Response（有限脉冲响应））、IIR（Infinite ImpulseResponse（无限脉冲响应））等。在此情况下，对错误的根据本发明的识别或修正也可以有利地被实施，并且因此所提到的计算可以有利地被确保。

Claims (12)

1.一种计算单元（100；100a；100b；100c；100d；100e）,尤其是控制设备（1004）的微控制器，所述计算单元具有至少一个计算核心（110a，110b，110c），主存储器装置（120）和至少一个主要连接单元（130）,用于将所述至少一个计算核心（110a，110b，110c）与所述主存储器装置（120）连接，其中所述计算单元（100）具有至少两个功能单元（140，140a，140b，…，140p；1400），其中所述至少两个功能单元（140，140a，140b，…，140p；1400）其中的至少一个第一功能单元（140a）被构造用于：a）从所述至少两个功能单元（140，140a，140b，…，140p；1400）其中的至少一个其他功能单元（140，140b）接收（300）第一数据；和/或b）将第二数据发送（300）给所述至少两个功能单元（140，140a，140b，…，140p；1400）其中的至少一个其他功能单元（140，140b），其中设置至少一个主连接的单元（150），所述主连接单元被构造用于，至少暂时地建立在所述至少两个功能单元（140，140a，140b，…，140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）其中的所述第一功能单元（140a）和至少一个其他功能单元（140，140b）之间的尤其是直接的数据连接（a1，a2），其中所述计算单元（100）的至少一个组件（110a，125，140）被构造用于，改变至少一个功能单元(140，140a，140b，…，140p）和/或所述主连接单元（150）的配置，并且其中所述计算单元（100）被构造用于，至少暂时地禁止改变所述至少一个功能单元（140，140a，140b，…，140p）和/或所述主连接单元（150）的所述配置。

2.根据权利要求1所述的计算单元（100），其中，设置多个组（G1，G2）的功能单元（140c，140d，140e；140f，140g），并且给所述多个组（G1，G2）其中的每个组分配至少一个主连接单元（150_1，150_2）,所述主连接单元被构造用于，至少暂时地在有关的所述组（G1，G2）的功能单元（140c，140d，140e）之间建立尤其是直接的数据连接。

3.根据权利要求2所述的计算单元（100），其中设置至少一个副连接单元（155a，155c），所述副连接单元被构造用于，至少暂时地建立在所述多个组（G1,G2）之间的直接数据连接。

4.根据以上权利要求之一所述的计算单元（100），其中所述主连接单元（150）和/或所述副连接单元（155a，155c）具有配置存储器（151，151'，151''）,用于至少暂时存储对有关的所述连接单元（155，155a，155c）的运行进行控制的连接配置数据（VBK），其中尤其是所述计算单元（100）的至少一个计算核心（110a）和/或至少一个功能单元（140）和/或至少一个外围组件（125）被构造用于，改变所述连接配置数据（VBK）的至少一部分。

5.根据以上权利要求之一所述的计算单元（100），其中至少一个功能单元（1400）具有本地的配置存储器（1430），所述本地的配置存储器被构造用于至少暂时地存储对所述至少一个功能单元（1400）的配置进行表征的配置数据，并且其中所述计算单元（100）的至少一个计算核心（110a）和/或至少一个其他功能单元（140a）和/或至少一个外围组件（125）被构造用于，改变所述配置数据的至少一部分。

6.根据以上权利要求之一所述的计算单元（100），其中至少一个功能单元（1400）具有本地的功能存储器（1430）， 所述本地的功能存储器被构造用于，至少暂时地存储所述功能单元（1400）的输入数据和/或输出数据或所述功能单元（1400）的计算的中间结果，并且其中所述计算单元（100）的至少一个计算核心（110a）和/或至少一个其他功能单元（140a）和/或至少一个外围组件（125）被构造用于，改变所述本地的功能存储器（1440）的数据的至少一部分。

7.根据以上权利要求之一所述的计算单元（100），其中所述计算单元（100）被构造用于，至少暂时地禁止以下动作其中至少之一：改变所述主连接单元（150）的所述配置存储器（151）;改变所述副连接单元（155a，155c）的所述配置存储器（151',151''）;改变至少一个功能单元（1400）的配置数据;改变至少一个功能单元（1400）的功能数据。

8.根据以上权利要求之一所述的计算单元（100），其中，至少两个功能单元（1400h，1400i）能够借助直接数据连接（a44）相互连接，其中所述计算单元（100）被构造用于，至少暂时地阻止所述直接数据连接（a44）或者禁止经由所述直接数据连接（a44）来对所述至少两个功能单元（1400h，1400i）其中至少之一的数据进行至少一个改变。

9.根据以上权利要求之一所述的计算单元（100），其中所述功能单元（140，140a，140b，…，140m；1400；1400a;1400b;1400c;1400e;1400f;1400g）其中至少之一被构造为硬件电路，尤其是完全构造为硬件电路。

10.根据以上权利要求之一所述的计算单元（100），其中所述功能单元（140，140a，140b，140b'，…，140p；1400）其中至少之一具有至少一个粗粒度的硬件元件（1420）或者被构造为粗粒度的硬件元件。

11.控制设备（1004），尤其是用于机动车（1000）的内燃机（1002）的控制设备，所述控制设备具有至少一个根据以上权利要求之一所述的计算单元（100；100a；100b；100c；100d；100e）。

12.用于运行计算单元（100；100a；100b；100c；100d；100e）、尤其是控制设备（1004）的微控制器的方法，所述计算单元具有至少一个计算核心（110a，110b，110c），主存储器装置（120）和至少一个主要连接单元（130）,用于将所述至少一个计算核心（110a，110b，110c）与所述主存储器装置（120）连接，其中所述计算单元（100）具有至少两个功能单元（140，140a，140b，…，140p；1400），其中所述至少两个功能单元（140，140a，140b，…，140p；1400）其中的至少一个第一功能单元（140a）被构造用于：a）从所述至少两个功能单元（140，140a，140b，…，140p；1400）其中的至少一个其他功能单元（140，140b）接收（300）第一数据；和/或b）将第二数据发送（300）给所述至少两个功能单元（140，140a，140b，…，150p；1400）其中的至少一个其他功能单元（140，140b），其中设置至少一个主连接的单元（150），所述主连接单元（150）被构造用于，至少暂时地建立在所述至少两个功能单元（140，140a，140b，…，140m；1400；1400a；1400b；1400c；1400e；1400f；1400g）其中的所述第一功能单元（140a）和至少一个其他功能单元（140，140b）之间的尤其是直接的数据连接（a1，a2），其中所述计算单元（100）的至少一个组件（110a，125，140）改变至少一个功能单元(140，140a，140b，…，140p）和/或所述主连接单元（150）的配置，并且其中所述计算单元（100）至少暂时地禁止改变所述至少一个功能单元（140，140a，140b，…，140p）和/或所述主连接单元（150）的所述配置。