CN110214315A - 信息处理系统、信息处理设备、外围设备、数据传输方法和存储数据传输程序的非暂时性存储介质 - Google Patents
信息处理系统、信息处理设备、外围设备、数据传输方法和存储数据传输程序的非暂时性存储介质 Download PDFInfo
- Publication number
- CN110214315A CN110214315A CN201880008088.8A CN201880008088A CN110214315A CN 110214315 A CN110214315 A CN 110214315A CN 201880008088 A CN201880008088 A CN 201880008088A CN 110214315 A CN110214315 A CN 110214315A
- Authority
- CN
- China
- Prior art keywords
- data
- information processing
- parallel port
- transmission
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 182
- 230000010365 information processing Effects 0.000 title claims abstract description 159
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 26
- 238000012546 transfer Methods 0.000 claims description 106
- 238000004364 calculation method Methods 0.000 claims description 77
- 238000012545 processing Methods 0.000 claims description 17
- 238000012360 testing method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000004044 response Effects 0.000 description 16
- 238000007726 management method Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000005055 memory storage Effects 0.000 description 5
- 238000005206 flow analysis Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 102220576603 HLA class I histocompatibility antigen, A alpha chain_D11X_mutation Human genes 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
[问题]借助于便宜的配置在从具有多个处理器和公共并行端口的信息处理设备向外围设备传输数据时减少由公共并行端口中的排他控制引起的死锁的发生。[解决方案]一种信息处理系统，其配备有信息处理设备以及外围设备，该信息处理设备包括多个处理器和公共并行端口(端口)，该外围设备包括数据分类装置和多个计算装置。每个处理器将每个处理器标识符附加到能够表示给定数据的各自系列代码，从而生成能够在端口的总线宽度中一次写入的写入单位，并且将写入单位顺序地写入端口同时不执行排他控制。数据分类装置从端口顺序地读取写入单位，并且将包括在写入单位中的一系列代码顺序地输出到与写入单位中包括的处理器标识符相关联的计算装置。计算装置基于一系列代码重建原始数据。
Description
技术领域
本发明涉及一种从包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备向外围设备传输数据的技术。
背景技术
当计算机被通电时诸如服务器的计算机中包括的基本输入/输出系统(BIOS)执行开机自检(POST)。当在POST中发生诸如错误的事件时，BIOS输出例如POST代码，该POST代码是指示特定错误或状态的数字。BIOS将例如POST代码输出到与某个地址相关联的输入/输出(I/O)端口。例如，通过将逻辑分析仪或POST卡连接到计算机，输出到I/O端口的POST代码是可获取的。
伴随着近年来在处理器中集成的改进，多个处理器(多个处理器)被安装在一个服务器中的机会已经增加。在包括多个处理器的服务器中，由于每个处理器对公共资源的排他控制等，可能会发生死锁。在本申请中，假设“排他控制”是以下处理：当通过从多个处理器同时访问可由多个处理器使用的公共资源而发生竞争时，控制另一个处理器以便在当某个处理器被允许排他性地使用公共资源时的期间不使用该公共资源。此外，在本申请中，假设“死锁”是指：作为在多个处理器中的每一个处理器中的处理等待该多个处理器中的另一个处理器中的处理的结果，而使得没有一个处理器能够完成处理。为了确认与关于公共资源的排他控制有关的状态，诸如在线仿真器(ICE，注册商标)的调试设备是可用的。然而，作为为了降低计算机等的生产成本而没有准备调试电路的结果，所以可能无法使用调试设备。
另外在包括多个处理器的服务器中，通常情况是POST代码被输出到I/O端口以便保持与包括单个处理器的服务器的兼容性。然而，当为每个处理器提供I/O端口时，计算机的生产成本可能上升。鉴于上述情况，在包括多个处理器的服务器中，POST代码可以被输出到由每个处理器共享的I/O端口(下文中，称为公共I/O端口)。
另外在包括多个处理器的服务器中，期望通过每个处理器中包括的BIOS获取输出到公共I/O端口的POST代码。然而，因为每个处理器也共享公共I/O端口，所以关于公共I/O端口的排他控制本身可能会影响死锁的发生。
在PTL 1中公开其中多个存储器管理装置访问公共存储器的技术的示例。PTL 1中的数据流分析系统包括数据存储装置、多个存储器管理装置、一个或多个存储器存储装置、和对应存储装置。
存储器管理装置被分类成公共存储器管理装置和专用存储器管理装置。公共存储器管理装置在执行排他控制之后执行关于存储器池的过程。专用存储器管理装置执行关于存储器池的过程同时不执行排他控制。在数据存储装置中，用于存储用于分析的数据的存储器区域被分配作为多个存储器池。每个存储器管理装置与多个存储器池中的任何一个具有一对一的对应关系。每个存储器管理装置分别关于与存储器管理装置具有对应关系的一个存储器池执行过程。对于预先分类的每种类型的数据，存储器存储装置被独立操作。当生成作为分析目标的数据时，将数据存储在存储器区域中。对应存储装置存储指示存储器存储装置和存储器管理装置之间的对应关系的信息。当生成作为分析目标的数据时，存储器存储装置通过使用与存储器存储装置具有对应关系的存储器管理装置在从多个存储器池中的任何一个保护的存储器区域中存储数据。
作为上述配置的结果，PTL 1中的数据流分析系统确保在用于顺序地分析连续生成的信息的数据流分析系统中的存储器的利用率与执行速度之间的平衡。
然而，在PTL 1中的数据流分析系统中，存在如下问题，即，在公共存储器管理装置执行排他控制之后，有必要执行关于存储器池的过程。
在PTL 2中公开其中多个处理器访问公共存储器(共享存储器)的技术的示例。PTL2中的处理器间服务请求控制方法包括主存储设备(公共存储器)和多个中央处理单元(CPU)(2-1到2-n，其中n是自然数)，它们连接到公共总线。
在主存储装置中，分配用于存储要从CPU(2-k)传输到CPU(2-m)(k＝1到n，m＝1到n，并且k≠m：k和m都是自然数)的数据(k→m)的数据区域(10-i：i＝1到n)。每个CPU(2-1到2-n)包括中断请求寄存器(3-1到3-n)。在主存储设备的数据区域(10-i)中存储传输数据(k→m)之后，CPU(2-k)生成对CPU(2-m)的中断，并通过在第k位中断请求寄存器(3-m)中写入1来通知数据被发送。CPU(2-m)读取中断请求寄存器(3-m)的内容，并检查开启位。此外，CPU(2-m)通过读取与主存储设备的第k位数据传输区域(10-i)相关联的数据(k→m)将数据(k→m)从CPU(2-k)传输到CPU(2-m)。
作为上述配置的结果，在PTL 2中的服务请求控制方法中，执行处理器之间的服务请求传送同时不感测公共存储器的排他控制。
[引用清单]
[专利文献]
[PTL 1]日本未经审查专利申请公开No.2009-87189
[PTL 2]日本未经审查专利申请公开No.H5-216792
发明内容
[技术问题]
然而，在PTL 2中的服务请求控制方法中，对于每个CPU来说n位的中断请求寄存器是必需的。换句话说，在PTL 2中的服务请求控制方法中，与不存在中断请求寄存器的情况相比，存在生产成本可能上升的问题。
鉴于上述问题，本发明的主要目的是在将数据从包括多个处理器以及由多个处理器共享的公共并行端口的信息处理设备传输到外围设备时通过便宜的配置抑制由于在公共并行端口中的排他控制而发生的死锁。
[解决问题的方法]
在本发明的一个方面中，一种信息处理系统，包括：
信息处理设备，所述信息处理设备包括多个处理器以及由多个处理器共享的公共并行端口；和
外围设备，该外围设备包括数据分类装置和计算装置，该计算装置的数量等于或大于多个处理器的数量。
每个处理器通过将表示每个处理器的标识符(下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，并且将所生成的写入单位连续写入公共并行端口中而不在公共并行端口中执行排他控制。
数据分类装置
从公共并行端口连续地读取写入单位，并且
向与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置连续地输出包括在读取的写入单位中的一系列传输代码。
并且，计算装置基于由数据分类装置输出的一系列传输代码来重构传输目标数据。
在本发明的一个方面中，信息处理装置包括：
多个处理器；和
由多个处理器共享的公共并行端口。
每个处理器通过将表示每个处理器的标识符(下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，并且将所生成的写入单位连续写入公共并行端口而不在公共并行端口中执行排他控制。
在本发明的一个方面中，外围设备包括：
数据分类装置；和
多个计算装置。
该数据分类装置
从包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备中包括的公共并行端口，连续地读取通过将表示信息处理设备中包括的每个处理器的标识符(下文中，处理器标识符)的数据附加到能够表示要由信息处理设备传输的传输目标数据的一系列传输代码中的每一个来在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，并且
向与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置连续地输出包括在所读取的写入单位中的一系列传输代码。
并且，计算装置基于由数据分类装置输出的一系列传输代码来重构传输目标数据。
在本发明的一个方面中，提供一种信息处理系统中的数据传输方法。信息处理系统包括信息处理设备和外围设备。该信息处理设备包括多个处理器以及由多个处理器共享的公共并行端口。并且外围设备包括数据分类装置和计算装置，该计算装置的数量等于或大于多个处理器的数量。
该方法包括：
由每个处理器，
通过将表示每个处理器的标识符(在下文中，处理器标识符)的数据附加到能够构造传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，和
将所生成的写入单位连续地写入公共并行端口而不在公共并行端口中执行排他控制；
通过数据分类装置，
从公共并行端口连续读取写入单位，并且
将包括在所读取的写入单位中的一系列传输代码连续输出到与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置；并且
通过计算装置，
基于数据分类装置输出的一系列传输代码重构传输目标数据。
在本发明的一个方面中，一种非暂时性存储介质，存储信息处理设备的数据传输程序，该信息处理设备被设置有多个处理器和由多个处理器共享的公共并行端口。数据传输程序使包括在信息处理设备中的计算机执行
通过将表示每个处理器的标识符(在下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，并且将所生成的写入单位连续写入公共并行端口而不在公共并行端口中执行排他控制的处理。
在本发明的一个方面中，一种非暂时性存储介质，存储被提供有数据分类装置和多个计算装置的外围设备的数据传输程序。数据传输程序使外围设备中包含的计算机执行：
通过数据分类装置，
从在包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备中包括的并行端口，连续地读取通过将表示信息处理设备中包括的每个处理器的标识符(下文中，处理器标识符)的数据附加到能够表示由信息处理设备传输的传输目标数据的一系列传输代码中的每一个来在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位的处理，并且
将包括在所读取的写入单位中的一系列传输代码连续地输出到与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置；并且
通过计算装置，
基于数据分类装置输出的一系列传输代码重构传输目标数据的处理。
[发明的有益效果]
本发明提供以下有益效果，即能够在从包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备将数据传输到外围设备时通过便宜的配置抑制由于在公共并行端口中的排他控制而发生的死锁。
附图说明
图1是图示本发明的第一示例实施例中的信息处理系统的配置的示例的框图。
图2是图示本发明的第一示例实施例中的信息处理设备的操作的流程图。
图3是图示本发明的第一示例实施例中的外围设备的操作的流程图。
图4是描述本发明的第一示例实施例中的信息处理系统的操作示例的示意图。
图5是描述本发明的第一示例实施例中的信息处理系统的另一操作示例的示意图。
图6是图示本发明的第二示例实施例中的信息处理系统的配置的示例的框图。
图7是图示在本发明的第二示例实施例中的信息处理系统的实现示例的框图。
图8是描述本发明的第二示例实施例中的信息处理系统的操作示例的表。
图9是描述本发明的第二示例实施例中的信息处理系统的另一操作示例的表。
图10是图示本发明的第三示例实施例中的信息处理系统的配置的示例的框图。
图11是图示应用本发明的第三示例实施例中的信息处理系统的目标配置的示例的框图。
图12是图示能够在本发明的每个示例实施例中实现信息处理设备或外围设备的硬件配置的示例的框图。
具体实施方式
在下文中，参考附图详细描述本发明的示例实施例。在所有附图中，等效的组件用相同的附图标记指示，并且必要时省略其描述。
(第一示例实施例)
描述作为本发明的每个示例实施例的基础的本发明的第一示例实施例。
描述本示例实施例中的配置。
图1是图示本发明的第一示例实施例中的信息处理系统的配置的示例的框图。
本示例实施例中的信息处理系统100包括信息处理设备110和外围设备150。信息处理设备110和外围设备150通过并行端口电缆连接。
信息处理设备110包括公共并行端口130和多个处理器120。
公共并行端口130经由彼此不同的通信线路并行地发送和接收多个数据信号。公共并行端口130符合例如工业标准架构(ISA)或电气和电子工程师协会(IEEE)1284。公共并行端口130由处理器120共享。
每个处理器120通过使用公共并行端口130向外围设备150发送作为传输目标的数据(下文中，称为“传输目标数据”)。在下文中，假设包括在信息处理设备110中的处理器120的数量是n(其中n是2或更大的整数)。此外，第k个处理器120(其中k是从0到n-1的整数)也称为“处理器k”。
每个处理器120通过将表示处理器标识符的数据附加到一系列传输代码中的每一个来生成写入单位(writing unit)。传输代码是能够表示传输目标数据的、经由公共并行端口130发送和接收的代码。处理器标识符是每个处理器120的标识符。假设处理器标识符可由Q位(其中Q是1或更大的整数)表达。写入单位是在公共并行端口130的总线宽度中通过一次操作能够写入的数据。假设公共并行端口130的总线宽度是W位(其中W是2或更大的整数)。
包括在一系列传输代码中的每个传输代码以预定顺序发送。例如，当传输目标数据是按照L进数(其中L是2或更大的整数)来被表达时，包括在一系列传输代码中的每个传输代码表示彼此不同的数位(digit)的值。L等于或小于可由(W-Q)位的二进制数表达的最大整数值。
每个处理器120连续地将生成的写入单位写入公共并行端口130，同时不在公共并行端口130中执行排他控制。由每个处理器120写入公共并行端口130的写入单位被发送到外围设备150。
外围设备150包括数据分类器160和多个计算单元170。
数据分类器160从公共并行端口130连续读取由处理器120写入的写入单位。
数据分类器160将包括在所读取的写入单位中的传输代码连续输出到与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算单元170。假设每个计算单元170预先与表示特定处理器标识符的数据相关联。当检测到表示新处理器标识符的数据时，数据分类器160可以将表示处理器标识符的数据与某个计算单元170动态地相关联。例如，假设数据分类器160(诸如图12中的CPU 903)存储表示某个计算单元170和某个处理器120在未图示的存储器(诸如图12中的存储设备902)中彼此相关联的状态的数据。在下文中，假设包括在外围设备150中的计算单元170的数量是m(其中m是不小于2但不大于n的整数)。第k个(其中k是从0到m-1的整数)计算单元170也称为“计算单元k”。
每个计算单元170基于由数据分类器160输出的一系列传输代码来重构传输目标数据。假设“重构”是：由接收侧设备读取表示由传输侧设备写入的某条传输目标数据，并且由接收侧设备基于所读取的一系列传输代码生成传输目标数据。例如，当以预定顺序读取的传输目标数据以L进数表达时，每个计算单元170基于表示彼此不同的数位的值的每个传输代码来计算传输目标数据。
描述本示例实施例中的操作。
图2是图示本发明的第一示例实施例中的信息处理设备的操作的流程图。图2所图示的流程图和以下描述是示例。可以交换处理顺序等，可以返回处理，或者可以根据必要时要求的处理重复处理。
首先，每个处理器120通过将表示处理器标识符的数据附加到一系列传输代码中的每一个来生成写入单位(步骤S210)。
接下来，每个处理器120连续地将所生成的写入单位写入公共并行端口130，同时不在公共并行端口130中执行排他控制(步骤S220)。
图3是图示在本发明的第一示例实施例中的外围设备的操作的流程图。图3所图示的流程图和以下描述是示例。可以交换处理顺序等，可以返回处理，或者可以根据必要时所要求的处理重复处理。
首先，数据分类器160从公共并行端口130连续读取由处理器120写入的写入单位(步骤S310)。
接下来，数据分类器160连续地向与表示所读取的写入单位中包括的处理器标识符的数据相关联的计算单元170输出包括在所读取的写入单位中的一系列传输代码(步骤S320)。
随后，每个计算单元170基于由数据分类器160输出的一系列传输代码来重构传输目标数据(步骤S330)。
描述本示例实施例中的操作的具体示例。
图4是描述本发明的第一示例实施例中的信息处理系统的操作示例的示意图。在图4中，假设括号内的内容是用数位(bits)表达的表达式。假设符号“％”指示残差，符号“/”指示除法，并且符号“×”指示乘法(相同的定义也适用于图5)。假设传输目标数据是8位数据(D＝b0b1b2b3b4b5b6b7)。假设公共并行端口130的总线宽度(W)是8位(8bits)。假设处理器标识符由6位数据(P＝p0p1p2p3p4p5)表示。假设当由四进制数表达传输目标数据(通过二进制数可表达的最大整数值L＝(W-Q)位＝4)时，包括在一系列传输代码中的每个传输代码表示彼此不同的数位的值。
首先，每个处理器120通过将表示处理器标识符P(p0p1p2p3p4p5)的数据附加到一系列传输代码D0(b0b1)、D1(b2b3)、D2(b4b5)和D3(b6b7)中的每一个来生成写入单位(步骤S210)。传输代码D0是通过将传输目标数据D除以41而获得的残差。传输代码D1是通过将传输目标数据D除以41而获得的商。传输代码D2是通过将传输目标数据D除以42获得的商。传输代码D3是通过将传输目标数据D除以43而获得的商。处理器120可以通过移位计算来执行除法。
接下来，每个处理器120连续地将所生成的写入单位写入公共并行端口130，同时不在公共并行端口130中执行排他控制(步骤S220)。
随后，数据分类器160连续地从公共并行端口130读取由处理器120写入的写入单位(步骤S310)。
随后，数据分类器160向与表示包括在所读取的写入单位中的处理器标识符P(p0p1p2p3p4p5)的数据相关联的计算单元170连续地输出包括在所读取的写入单位中的一系列传输代码D0(b0b1)、D1(b2b3)、D2(b4b5)、以及D3(b6b7)(步骤S320)。
随后，每个计算单元170基于由数据分类器160输出的一系列传输代码来重构传输目标数据(步骤S330)。通过计算：D0×40+D1×41+D2×42+D3×43来重构传输目标数据D。可以通过移位计算来执行添加。
描述本示例实施例中的操作的另一具体示例。
图5是描述本发明的第一示例实施例中的信息处理系统的另一操作示例的示意图。在图5中，假设括号内的内容是用数位(bits)表达的表达式。假设传输目标数据是8位数据(D＝b0b1b2b3b4b5b6b7)。假设公共并行端口130的总线宽度(W)是8位。假设处理器标识符由6位数据(P＝p0p1p2p3p4p5)(Q＝6)表示。假设当传输目标数据由三进制数(可通过二进制数表达的最大整数值L＝(W-Q)位-1＝3)表达时，在一系列传输代码中包括的每个传输代码表示彼此不同的数位的值。
首先，每个处理器120通过将表示处理器标识符P(p0p1p2p3p4p5)的数据附加到一系列传输代码D0(t0t1)、D1(t2t3)、D2(t4t5)、D3(t6t7)、D4(t8t9)以及D5(t10t11)中的每一个来生成写入单位(步骤S210)。传输代码D0是通过将传输目标数据D除以31而获得的残差。传输代码D1是通过将传输目标数据D除以31而获得的商。传输代码D2是通过将传输目标数据D除以32而获得的商。传输代码D3是通过将传输目标数据D除以33而获得的商。传输代码D4是通过将传输目标数据D除以34而获得的商。传输代码D5是通过将传输目标数据D除以35而获得的商。每个处理器120将起始码S(11)附加到该系列传输代码的前导位置。起始码S(11)是指示传输在多个传输目标数据当中的某个传输目标数据D的开始的传输代码。因为传输代码包括起始码S(11)，所以一个传输代码可表达的值不小于0但不大于2。
接下来，每个处理器120将所生成的写入单位连续地写入公共并行端口130，同时不在公共并行端口130中执行排他控制(步骤S220)。
随后，数据分类器160从公共并行端口130连续地读取由处理器120写入的写入单位(步骤S310)。
随后，数据分类器160向与表示包括在所读取的写入单位中的处理器标识符P(p0p1p2p3p4p5)的数据相关联的计算单元170连续地输出所读取的写入单位中包括的一系列传输代码D0(t0t1)、D1(t2t3)、D2(t4t5)、D3(t6t7)、D4(t8t9)以及D5(t10t1)(步骤S320)。
随后，每个计算单元170基于由数据分类器160输出的一系列传输代码来重构传输目标数据(步骤S330)。通过计算：D0×30+D1×31+D2×32+D3×33+D4×34+D5×35来重构传输目标数据D。起始码S(11)不用于计算传输目标数据D，而是用作初始化保持在每个计算单元170中的数据的触发器。
如上所述，在本示例实施例的信息处理系统100中，信息处理设备110的每个处理器120将表示处理器120的标识号的数据附加到表示传输目标数据的一系列传输代码中的每个传输代码，并且将传输代码写入公共并行端口130中。外围设备150中的数据分类器160基于从公共并行端口130读取的处理器标识符，向与每个处理器120相关联的计算单元170输出从公共并行端口130读取的一系列传输代码。外围设备150的计算单元170为每个处理器120重构传输目标数据。在信息处理系统100中，不需要诸如要在处理器120当中共享的中断请求寄存器的特定组件。因此，在从包括多个处理器120和由多个处理器120共享的公共并行端口130的信息处理设备110到外围设备150的数据传输中，本示例实施例中的信息处理系统100提供能够通过便宜的配置抑制由于公共并行端口130中的排他控制而发生死锁的有利效果。
(第二示例实施例)
接下来，描述基于本发明的第一示例实施例的本发明的第二示例实施例。在本示例实施例的信息处理系统中，由外围设备显示由信息处理设备的每个处理器输出的传输目标数据。在本示例实施例中的信息处理系统中，当每个处理器传送数据时允许中断。在本申请中，假设“中断”意指：某个处理器120在公共并行端口130中在传输第一数据期间开始传输第二数据，并且在完成第二数据的传输之后继续传输第一数据。同样，还定义多个“中断”。例如，可以在传输第二数据期间执行传输第三数据的“中断”。假设某个处理器是否在某个时间点执行关于一些数据的中断被称为“中断的嵌套级别”或简称为“嵌套级别”。
描述本示例实施例中的配置。
图6是图示本发明的第二示例实施例中的信息处理系统的配置的示例的框图。
本示例实施例中的信息处理系统105包括信息处理设备110和外围设备155。信息处理设备110和外围设备155通过并行端口电缆连接。
信息处理设备110包括公共并行端口130和多个处理器120。传输目标数据是例如要由每个处理器120的BIOS输出的POST代码。处理器120可以执行数据传输的中断。处理器120在公共并行端口130中写入表示某个传输目标数据的传输代码之前写入起始码。当在传输数据时执行中断时，处理器120在传输原始数据期间写入新起始码，并且在完成新数据的传输之后继续传输原始数据。
外围设备155包括数据分类器165、多个计算单元175、多个显示单元180和多个级别计数器190。
级别计数器190通过与级别计数器190相关联的处理器120保持数据传输中的嵌套级别。每个级别计数器190与每个处理器120相关联。换句话说，级别计数器190的数量等于或大于处理器120的数量n。例如，假设数据分类器165(诸如图12中的CPU 903)存储表示某个级别计数器190和某个处理器120在未图示的存储器(诸如，图12中的存储设备902)中彼此相关联的状态的数据。
数据分类器165连续读取由信息处理设备110在公共并行端口130中写入的写入单位。数据分类器165将包括在所读取的写入单位中的传输代码连续地输出到与由表示包括在所读取的写入单位中的处理器标识符的数据以及由处理器标识符指示的处理器120的嵌套级别的值所构成的集合(set)相关联的计算单元175。例如，假设数据分类器165(诸如图12中的CPU 903)存储以下数据，该数据表示了某个计算单元175和由处理器标识符以及嵌套级别的值所构成的某个集合在未被图示的存储器(诸如图12中的存储设备902)中彼此相关联的状态。
每个计算单元175基于由数据分类器165输出的一系列传输代码来重构传输目标数据。假设每个计算单元175与由每个处理器120和该处理器120的嵌套级别的某个值所构成的集合相关联。例如，每个计算单元175可以预先与由某个处理器120和该处理器120的嵌套级别的某个值所构成的集合相关联。当检测到由表示处理器标识符的数据和与处理器标识符相关的嵌套级别的某个值所构成的新集合时，数据分类器165可以将标识该集合的数据与某个计算单元175动态地相关联。换句话说，计算单元175的数量等于或大于通过将处理器120的数量n乘以嵌套级别的可能值的数量而获得的数量。
显示单元180显示由计算单元175重构的传输目标数据。例如，显示单元180显示由每个处理器120的BIOS输出的POST代码。假设每个显示单元180与每个计算单元175相关联。换句话说，显示单元180的数量等于或大于计算单元175的数量。
本示例实施例中的另一配置与第一示例实施例中的配置相同。
图7是图示本发明的第二示例实施例中的信息处理系统的实现示例的框图。在图7中，为了简化解释，假设嵌套级别的可能值的数目是2。假设处理器120和级别计数器190的数量n均为64。假设计算单元175和显示单元180的数量m均为128。假设级别计数器“0”、“1”、......和“63”预先按顺序与处理器“0”、“1”、......、和“63”相关联。假设计算单元“00”、“10”、......和“630”预先按顺序与由处理器“0”、“1”、......和“63”和嵌套级别“1”所构成的集合相关联。假设计算单元“01”、“11”、......和“631”按顺序预先与由处理器“0”、“1”、......和“63”和嵌套级别“2”所构成的集合相关联。假设显示单元“00”、“10”、......和“630”按顺序预先与计算单元“00”、“10”、......和“630”相关联。假设显示单元“01”、“11”、......和“631”按顺序预先与计算单元“01”、“11”、......和“631”相关联。
描述本示例实施例中的操作。描述图7中所图示的信息处理系统的实现示例中的操作。
(操作示例1)
首先，描述不发生中断时的操作。
图8是描述本发明的第二示例实施例中的信息处理系统的操作示例的表。更具体地，图8图示信息处理系统105中的外围设备155的操作示例。在图8中，“定时”列指示操作中的定时。“接收信号”列指示由表示由数据分类器165接收到的处理器标识符的数据和传输代码构成的集合。“P0”指示处理器“0”的标识符，并且“P1”指示处理器“1”的标识符。“S”指示起始码。“D00”、“D01”、......和“D05”指示表示处理器“0”的传输目标数据(传输目标数据“D0”)的一系列传输代码。“D10”、“D11”、......和“D15”指示表示处理器“1”的传输目标数据(传输目标数据“D1”)的一系列传输代码。“计数器0”列指示由级别计数器“0”保持的数据表示的值。“计数器1”列指示由级别计数器“1”保持的数据表示的值。“计算单元00”列指示由计算单元“00”保持的数据表示的值。“计算单元10”列指示由计算单元“10”保持的数据表示的值。
外围设备155如下操作。
定时(Timing)1：
数据分类器165读取“P0”和“S”，将级别计数器“0”递增了1，并初始化计算单元“00”(在图8中，用“-”表达，并且在下文中，应用相同的定义)。因为未提及的另一计算单元保持包括以下定时的先前状态，所以省略关于另一计算单元的个别描述。
定时2：
数据分类器165读取“P1”和“S”，将级别计数器“1”递增了1，并初始化计算单元“10”。
定时3：
数据分类器165读取“P1”和“D10”，并输出到计算单元“10”。响应于输出，计算单元“10”保持输入值“D10”。
定时4：
数据分类器165读取“P0”和“D00”，并输出到计算单元“00”。响应于输出，计算单元“00”保持输入值“D00”。
定时5：
数据分类器165读取“P1”和“D11”，并输出到计算单元“10”。响应于该输出，计算单元“10”将通过将输入值“D11”乘以3而获得的值与保持值“D10”相加。
定时6：
数据分类器165读取“P0”和“D01”，并输出到计算单元“00”。响应于该输出，计算单元“00”将通过将输入值“D01”乘以3而获得的值与保持值“D00”相加。
定时7：
数据分类器165读取“P0”和“D02”，并输出到计算单元“00”。响应于该输出，计算单元“00”将通过将输入值“D02”乘以32而获得的值与保持值“D00+D01×3”相加。
定时8：
数据分类器165读取“P1”和“D12”，并输出到计算单元“10”。响应于该输出，计算单元“10”将通过将输入值“D12”乘以32而获得的值与保持值“D10+D11×3”相加。
......(部分省略)......
定时13：
数据分类器165读取“P0”和“D05”，并输出到计算单元“00”。响应于该输出，计算单元“00”将通过将输入值“D05”乘以35而获得的值与保持值“D00+D01×3+D02×32+D03×33+D04×34”相加。随后，计算单元“00”将级别计数器“0”递减了1。在本示例中，通过上述操作，计算单元“00”完成传输目标数据“D0”的重构。
定时14：
数据分类器165读取“P1”和“D15”，并输出到计算单元“10”。响应于该输出，计算单元“10”将通过将输入值“D15”乘以35而获得的值与保持值“D10+D11×3+D12×32+D13×33+D14×34”相加。随后，计算单元“10”将级别计数器“1”递减了1。在本示例中，通过上述操作，计算单元“10”完成传输目标数据“D1”的重构。
(操作示例2)
接下来，描述发生中断时的操作。
图9是描述本发明的第二示例实施例中的信息处理系统的另一操作示例的表。更具体地，图9图示信息处理系统105中的外围设备155的操作示例。图9中的描述方法与图8中的描述方法相同。“D00”、“D01”、......“D05”指示表示处理器“0”的传输目标数据(传输目标数据“D0”)的一系列传输代码。“D10”、“D11”、......和“D15”指示表示处理器“0”的另一条传输目标数据(传输目标数据“D1”)的一系列传输代码。“计算单元01”列指示由计算单元“01”保持的数据表示的值。
外围设备155如下操作。
定时1：
数据分类器165读取“P0”和“S”，将级别计数器“0”递增了1，并初始化计算单元“00”(在图9中，用“-”表达，并且在下文中，应用相同的定义)。因为未引用的其他计算单元保持包括以下定时的先前状态，所以省略关于其他计算单元的个别描述。
定时2：
数据分类器165读取“P0”和“D00”，并输出到计算单元“00”。响应于输出，计算单元“00”保持输入值“D00”。
定时3：
数据分类器165读取“P0”和“D01”，并输出到计算单元“00”。响应于该输出，计算单元“00”将通过将输入值“D01”乘以3而获得的值与保持值“D00”相加。
定时4：
数据分类器165读取“P0”和“D02”，并输出到计算单元“00”。响应于该输出，计算单元“00”将通过将输入值“D02”乘以32而获得的值与保持值“D00+D01×3”相加。
定时5：
数据分类器165读取“P0”和“S”，将级别计数器“0”递增了1，并初始化计算单元“01”。
定时6：
数据分类器165读取“P0”和“D10”，并输出到计算单元“01”。响应于输出，计算单元“01”保持输入值“D10”。
定时7：
数据分类器165读取“P0”和“D11”，并输出到计算单元“01”。响应于该输出，计算单元“01”将通过将输入值“D11”乘以3而获得的值与保持值“D10”相加。
定时8：
数据分类器165读取“P0”和“D12”，并输出到计算单元“01”。响应于该输出，计算单元“01”将通过将输入值“D12”乘以32而获得的值与保持值“D10+D11×3”相加。
......(部分省略)......
定时11：
数据分类器165读取“P0”和“D15”，并输出到计算单元“01”。响应于该输出，计算单元“01”将通过将输入值“D15”乘以35而获得的值与保持值“D10+D11×3+D12×32+D13×33+D14×34”相加。随后，计算单元“01”将级别计数器“0”递减了1。在本示例中，通过上述操作，计算单元“01”完成传输目标数据“D1”的重构。
......(部分省略)......
定时14：
数据分类器165读取“P0”和“D05”，并输出到计算单元“00”。响应于该输出，计算单元“00”将通过将输入值“D05”乘以35而获得的值与保持值“D00+D01×3+D02×32+D03×33+D04×34”相加。随后，计算单元“00”将级别计数器“0”递减了1。在本示例中，通过上述操作，计算单元“00”完成传输目标数据“D0”的重构。
本示例实施例中的其他操作与第一示例实施例中的操作相同。
如上所述，本示例实施例中的信息处理系统105包括第一示例实施例中的信息处理系统100的组件。因此，本示例实施例中的信息处理系统105与第一示例实施例中的信息处理系统100具有相同的有益效果。
除了第一示例实施例中的信息处理系统100的组件之外，本示例实施例的信息处理系统105还包括级别计数器190。在本示例实施例中的信息处理系统105中，因为外围设备155包括级别计数器190，所以能够中断传输数据。因此，除了第一示例实施例的信息处理系统100中的有利效果之外，本示例实施例的信息处理系统105还具有能够实现传输数据的中断的有利效果。
除了第一示例实施例的信息处理系统100的组件之外，本示例实施例的信息处理系统105还包括显示单元180。在本示例实施例的信息处理系统105中，因为外围设备155包括显示单元180，所以能够显示传输目标数据。因此，除了第一示例实施例的信息处理系统100中的有利效果之外，本示例实施例的信息处理系统105还具有能够显示传输目标数据的有利效果。
(第三示例实施例)
接下来，描述基于本发明的第一示例实施例的本发明的第三示例实施例。在本示例实施例中的信息处理系统中，由信息处理设备的每个处理器输出的传输目标数据被中继到连接到外围设备的外部受控设备。
描述本示例实施例中的配置。
图10是图示本发明的第三示例实施例中的信息处理系统的配置的示例的框图。
本示例实施例中的信息处理系统106包括信息处理设备110、外围设备156和多个受控设备210。信息处理设备110和外围设备156通过并行端口电缆连接。外围设备156和每个受控设备210通过相应的各个并行端口电缆连接。
外围设备156包括数据分类器160、多个计算单元170和多个专用并行端口136。
专用并行端口136输出由计算单元170重构的传输目标数据。专用并行端口136输出关于受控设备210的控制指令，该控制指令例如由每个处理器120输出。假设每个专用并行端口136与每个计算单元170相关联。换句话说，专用并行端口136的数量等于或大于计算单元170的数量。
基于外围设备156输出的传输目标数据来操作受控设备210。受控设备210例如是机床，其基于从专用并行端口136接收的指令来操作。
本示例实施例中的另一配置与第一示例实施例中的配置相同。
描述本示例实施例中的操作。
图11是图示应用本发明的第三示例实施例中的信息处理系统的目标配置的示例的框图。
作为本示例实施例的应用目标的信息处理系统109包括信息处理设备119和多个受控设备210。
信息处理设备119包括多个处理器129和多个专用并行端口139。处理器129不需要能够彼此通信数据。每个专用并行端口139由一个处理器129占用，该处理器129预先与专用并行端口139相关联。
基于由信息处理设备119输出的传输目标数据来操作受控设备210。受控设备210例如是机床，其基于从专用并行端口139接收的指令来操作。假设专用并行端口139具有与专用并行端口136兼容的接口。例如，专用并行端口139和专用并行端口136具有相同的总线宽度，并且符合相同的标准。
描述在本示例性实施例中将在信息处理设备119的每个处理器129上运行的程序移植到信息处理设备110的情况。假设信息处理设备110不包括用于每个处理器120的专用并行端口。
在信息处理设备119的每个处理器129上运行的程序(要移植的程序)基于在专用并行端口139中写入的传输目标数据来操作受控设备210。另一方面，在信息处理设备110的每个处理器120运行的程序(移植程序)基于在公共并行端口130中写入的传输目标数据来操作受控设备210。要移植的程序和移植程序之间的差异仅在于用于写入传输目标数据的并行端口是专用并行端口139还是公共并行端口130的差异。因为没有必要在公共并行端口130中进行排他控制，所以容易从要移植的程序移植到移植程序。
外围设备156将从公共并行端口130读取的数据传输到对于每个处理器120不同的受控设备210。信息处理系统106中关于受控设备210的专用并行端口136的接口与信息处理系统109中的专用并行端口139兼容。
如上所述，在本示例实施例的信息处理系统106中，容易移植在信息处理系统109上运行的程序。外围设备156向受控设备210提供与信息处理系统109中的接口兼容的接口。因此，本示例实施例的信息处理系统106提供能够抑制用于移植在信息处理系统109上运行的程序所需的成本的有利效果。
图12是图示能够在本发明的每个示例实施例中实现信息处理设备或外围设备的硬件配置的示例的框图。
信息处理设备907或外围设备907包括存储设备902、中央处理单元(CPU)903和输入/输出(I/O)设备908。这些元件通过内部总线906连接。在信息处理设备907中，CPU 903包括多个处理器。在信息处理设备907中，I/O设备908包括并行端口。存储装置902存储CPU903的操作程序，诸如处理器120、数据分类器160和计算单元170的程序。CPU 903控制整个信息处理装置907或外围装置907，执行存储在存储装置902中的操作程序，并且进行诸如处理器120、数据分类器160和计算单元170的程序的程序的执行，或者经由I/O设备908的数据传输/接收。上述信息处理设备907或外围设备907中的每一个的内部配置是示例。外围设备907可以具有设备配置，使得进一步连接显示单元等。
上述本发明的每个示例实施例中的信息处理设备或外围设备可以由专用设备实现。然而，除了其中I/O设备908与外部进行通信的硬件的操作之外的操作也可由计算机(信息处理设备)实现。在本发明的每个示例实施例中，I/O设备908例如是关于处理器120、数据分类器160、计算单元170等的输入输出单元。在这种情况下，计算机在CPU903上读取存储在存储设备902中的软件程序，并在CPU 903上执行读取的软件程序。在上述示例实施例的情况下，软件程序可以以实现图1、图6或图10所图示的信息处理设备或外围设备的每个单元的功能的方式描述。但是，每个单元也可以根据需要包括硬件。在这种情况下，能够认为软件程序(计算机程序)配置本发明。此外，能够认为存储软件程序的计算机可读非暂时性存储介质也配置本发明。
在前文中，通过上述示例实施例及其修改示例示例性地描述本发明。然而，本发明的技术范围不限于在上述示例实施例及其修改示例中描述的范围。对于本领域的技术人员来说显而易见的是，可以对示例实施例添加各种变更或改进。在这种情况下，包括变更或改进的新示例实施例也可以包括在本发明的技术范围内。通过权利要求中描述的主题这是清楚的。
可以将上述示例实施例的一部分或全部描述为以下补充说明，但是不限于以下内容。
(补充说明1)
一种信息处理系统，包括：
信息处理设备，该信息处理设备包括多个处理器以及由多个处理器共享的公共并行端口；和
外围设备，该外围设备包括数据分类装置和计算装置，该计算装置的数量等于或大于多个处理器的数量。
每个处理器通过将表示每个处理器的标识符(下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，并且将所生成的写入单位连续写入公共并行端口中而不在公共并行端口中执行排他控制。
数据分类装置
从公共并行端口连续地读取写入单位，并且
向与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置连续地输出包括在所读取的写入单位中的一系列传输代码。
并且，计算装置基于由数据分类装置输出的一系列传输代码来重构传输目标数据。
(补充说明2)
根据补充说明1的信息处理系统，其中
当以预定顺序发送的传输目标数据以L进数(其中L是2或者更大的整数)表达时，包括在表示传输目标数据的一系列的传输代码中的每一个传输代码表示彼此不同的数位的值。
(补充说明3)
根据补充说明1或2的信息处理系统，其中
外围设备还包括级别计数器，该级别计数器与表示处理器标识符的数据相关联并且被配置成保持表示每个处理器的中断的嵌套级别的数据。
处理器在写入除了起始码之外的表示某个传输目标数据的一系列传输代码之前在公共并行端口中写入起始码，该起始码是指示在传输多个传输目标数据当中的某个传输目标数据的开始的传输代码。
数据分类装置
从公共并行端口连续地读取写入单位，
当在所读取的写入单位中包括起始码时，将表示与表示所读取的写入单位中包括的处理器标识符的数据相关联的级别计数器的中断的嵌套级别的多个数据递增1，并且
将被包括在所读取的写入单位中并且排除起始码的一系列传输码连续地输出到与由表示包括在所读取的写入单位中的处理器标识符的数据与表示处理器标识符的数据相关联的级别计数器的中断的嵌套级别所构成的集合相关联的计算装置。
并且，计算装置
基于数据分类装置输出的一系列传输代码，重构传输目标数据，并且
将表示与和计算装置相关联的处理器标识符的数据相关联的级别计数器的中断的嵌套级别的多个数据递减了1。
(补充说明4)
根据补充说明1至3中任一项所述的信息处理系统，其中
每个计算装置连接到彼此不同的输出目的地，并将重构的传输目标数据输出到连接到计算装置的输出目的地。
(补充说明5)
根据补充说明1至4中任一项所述的信息处理系统，其中
传输目标数据是指示当信息处理设备通电时要执行的自测试处理的状态的代码，并且
外围设备还包括显示装置，该显示装置连接到每个计算装置并配置成显示由计算装置重构的代码。
(补充说明6)
一种信息处理设备，包括：
多个处理器；和
由多个处理器共享的公共并行端口，其中
每个处理器通过将表示每个处理器的标识符(在下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，并且将所生成的写入单位连续写入公共并行端口中而不在公共并行端口中执行排他控制。
(补充说明7)
一种外围设备，包括：
数据分类装置；和
多个计算装置。
数据分类装置
从包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备中包括的公共并行端口连续读取通过将表示信息处理设备中包括的每个处理器的标识符(下文中，处理器标识符)的数据附加到能够表示要由信息处理设备传输的传输目标数据的一系列传输代码中的每一个而在公共并行端口的总线宽度中通过一次操作所能够写入的写入单位，并且
向与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置连续地输出包括在所读取的写入单位中的一系列传输代码。
并且，计算装置基于由数据分类装置输出的一系列传输代码来重构传输目标数据。
(补充说明8)
提供一种信息处理系统中的数据传输方法。信息处理系统被设置有信息处理设备并且设置有外围设备，该信息处理设备包括多个处理器以及由多个处理器共享的公共并行端口，并且外围设备包括数据分类装置和计算装置，该计算装置的数量等于或大于多个处理器的数量。该方法包括：
由每个处理器，
通过将表示每个处理器的标识符(在下文中，处理器标识符)的数据附加到能够构造传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，以及
将生成的写入单位连续地写入公共并行端口而不在公共并行端口中执行排他控制；
由数据分类装置，
从公共并行端口连续读取写入单位，并且
将包括在所读取的写入单位中的一系列传输代码连续输出到与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置；以及
由计算装置，
基于数据分类装置输出的一系列传输代码重构传输目标数据。
(补充说明9)
一种非暂时性存储介质，存储有信息处理设备的数据传输程序，该信息处理设备被设置有多个处理器和由多个处理器共享的公共并行端口。数据传输程序使在信息处理设备中包括的计算机执行以下处理：
通过将表示每个处理器的标识符(在下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个来生成在公共并行端口的总线宽度中通过一次操作而能够写入的写入单位，并且将所生成的写入单位连续写入公共并行端口而不在公共并行端口中执行排他控制。
(补充说明10)
一种非暂时性存储介质，存储有被设置有数据分类装置和多个计算装置的外围设备的数据传输程序。数据传输程序使外围设备中包括的计算机执行以下各处理：
通过数据分类装置，
从在包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备中包括的并行端口连续地读取通过将表示信息处理设备中包括的每个处理器的标识符(下文中，处理器标识符)的数据附加到能够表示由信息处理设备传输的传输目标数据的一系列传输代码中的每一个而在公共并行端口的总线宽度中通过一次操作就能够写入的写入单位，并且
将包括在所读取的写入单位中的一系列传输代码连续地输出到与表示包括在所读取的写入单位中的处理器标识符的数据相关联的计算装置；并且
通过计算装置，
基于数据分类装置输出的一系列传输代码重构传输目标数据的处理。
(补充说明11)
根据补充说明6的信息处理设备，其中
当以预定顺序发送的传输目标数据以L进数(其中L是2或更大的整数)表达时，包括在表示传输目标数据的一系列的传输代码中的每个传输代码表示彼此不同的数位的值。
(补充说明12)
根据补充说明7的外围设备，其中
当以预定顺序发送的传输目标数据以L进数(其中L是2或更大的整数)表达时，包括在表示传输目标数据的一系列传输代码中的每个传输代码表示彼此不同的数位的值。
(补充说明13)
根据补充说明8的数据传输方法，其中
当以预定顺序发送的传输目标数据以L进数(其中L是2或更大的整数)表达时，包括在表示传输目标数据的一系列传输代码中的每个传输代码表示彼此不同的数位的值。
(补充说明14)
根据补充说明9所述的存储有信息处理设备的数据传输程序的非暂时性存储介质，其中
当以预定顺序发送的传输目标数据以L进数(其中L是2或更大的整数)表达时，包括在表示传输目标数据的一系列传输代码中的每个传输代码表示彼此不同的数位的值。
(补充说明15)
根据补充说明10的存储有外围设备的数据传输程序的非暂时性存储介质，其中
当以预定顺序发送的传输目标数据以L进数(其中L是2或更大的整数)表达时，包括在表示传输目标数据的一系列传输代码中的每个传输代码表示彼此不同的数位的值。
本申请要求基于2017年1月24日提交的日本专利申请No.2017-009986的优先权，其公开内容通过引用被整体合并在此。
[工业适用性]
本发明在包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备中、在信息处理设备内安装公共并行端口、用于连接信息处理设备和外围设备的公共并行端口等中可用。本发明还可用于安装外围设备，该外围设备用于在包括多个处理器和由多个处理器共享的公共并行端口的信息处理设备与要由并行端口控制的非控制设备之间中继数据传输。
[附图标记清单]
100、105、109 信息处理系统
110、119 信息处理设备
120、129 处理器
130 公共并行端口
136,139 专用并行端口
150,155,156 外围设备
160,165 数据分类器
170,175 计算单元
180 显示单元
190 级别计数器
210 受控设备
902 存储设备
903 CPU
906 内部总线
907 信息处理设备
908 I/O设备
Claims (15)
1.一种信息处理系统，包括：
信息处理设备，所述信息处理设备包括多个处理器以及由所述多个处理器共享的公共并行端口；以及
外围设备，所述外围设备包括数据分类装置和计算装置，所述计算装置的数量等于或大于所述多个处理器的数量，
其中，所述处理器中的每一个处理器通过将表示每个所述处理器的标识符(下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个传输代码来生成在所述公共并行端口的总线宽度中能够通过一次操作而写入的写入单位，并且将所生成的写入单位连续地写入所述公共并行端口中而不在所述公共并行端口中执行排他控制，
其中，所述数据分类装置：
从所述公共并行端口连续地读取所述写入单位，以及
将在所读取的写入单位中所包含的所述一系列传输代码连续地输出到与表示被包含在所读取的写入单位中的所述处理器标识符的数据相关联的所述计算装置，以及
其中，所述计算装置基于由所述数据分类装置输出的所述一系列传输代码来重构所述传输目标数据。
2.根据权利要求1所述的信息处理系统，其中
当以预定顺序发送的所述传输目标数据是按照L进数(其中L是2或者更大的整数)来被表达时，在表示所述传输目标数据的所述一系列的传输代码中所包含的每一个传输代码表示彼此不同的数位的值。
3.根据权利要求1或2所述的信息处理系统，其中
所述外围设备还包括级别计数器，所述级别计数器与表示所述处理器标识符的数据相关联并且被配置成保持表示每个所述处理器的中断的嵌套级别的数据，
所述处理器在写入除了起始码之外的表示某个传输目标数据的所述一系列传输代码之前在所述公共并行端口中写入所述起始码，所述起始码是指示在多个所述传输目标数据当中的所述某个传输目标数据的传输的开始的传输代码，
其中，所述数据分类装置：
从所述公共并行端口连续地读取所述写入单位，
当在所读取的写入单位中包含所述起始码时，将表示与表示所读取的写入单位中包含的所述处理器标识符的数据相关联的所述级别计数器的中断的嵌套级别的多个数据递增1，以及
将被包含在所读取的写入单位中并且排除所述起始码的所述一系列传输码连续地输出到下述计算装置，该计算装置是与由表示被包含在所读取的写入单位中的所述处理器标识符的数据以及与表示所述处理器标识符的数据相关联的所述级别计数器的中断的所述嵌套级别所构成的集合相关联的，以及
其中，所述计算装置：
基于由所述数据分类装置输出的所述一系列传输代码，来重构所述传输目标数据，以及
将表示与和所述计算装置相关联的所述处理器标识符的数据相关联的所述级别计数器的中断的所述嵌套级别的多个数据递减1。
4.根据权利要求1至3中任一项所述的信息处理系统，其中
所述计算装置中的每一个计算装置被连接到彼此不同的输出目的地，并且将所重构的传输目标数据输出到被连接到所述计算装置的所述输出目的地。
5.根据权利要求1至4中任一项所述的信息处理系统，其中
所述传输目标数据是指示当所述信息处理设备被通电时要执行的自测试处理的状态的代码，以及
所述外围设备还包括显示装置，所述显示装置被连接到所述计算装置中的每一个计算装置并且配置成显示由所述计算装置重构的代码。
6.一种信息处理设备，包括：
多个处理器；以及
由所述多个处理器共享的公共并行端口，
其中，
所述处理器中的每一个处理器通过将表示每个所述处理器的标识符(在下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个传输代码来生成在所述公共并行端口的总线宽度中能够通过一次操作而写入的写入单位，并且将所生成的写入单位连续地写入所述公共并行端口中而不在所述公共并行端口中执行排他控制。
7.一种外围设备，包括：
数据分类装置；以及
多个计算装置，
其中，所述数据分类装置：
从包括多个处理器和由所述多个处理器共享的公共并行端口在内的信息处理设备中所包括的所述公共并行端口，连续地读取写入单位，所述写入单位是通过将表示所述信息处理设备中所包括的每个所述处理器的标识符(下文中，处理器标识符)的数据附加到能够表示要由所述信息处理设备传输的传输目标数据的一系列传输代码中的每一个传输代码而在所述公共并行端口的总线宽度中能够通过一次操作来写入的，以及
将在所读取的写入单位中所包含的所述一系列传输代码连续地输出到与表示被包含在所读取的写入单位中的所述处理器标识符的数据相关联的所述计算装置，以及
其中，所述计算装置基于由所述数据分类装置输出的所述一系列传输代码，来重构所述传输目标数据。
8.一种信息处理系统中的数据传输方法，所述信息处理系统被设置有信息处理设备并且设置有外围设备，所述信息处理设备包括多个处理器以及由所述多个处理器共享的公共并行端口，所述外围设备包括数据分类装置和计算装置，所述计算装置的数量等于或大于所述多个处理器的数量，所述方法包括：
由每个处理器，
通过将表示每个处理器的标识符(在下文中，处理器标识符)的数据附加到能够构造传输目标数据的一系列传输代码中的每一个输代码来生成在所述公共并行端口的总线宽度中能够通过一次操作而写入的写入单位，以及
将所生成的写入单位连续地写入所述公共并行端口而不在所述公共并行端口中执行排他控制；
由所述数据分类装置，
从所述公共并行端口连续地读取所述写入单位，以及
将在所读取的写入单位中所包含的所述一系列传输代码连续地输出到与表示被包含在所读取的写入单位中的所述处理器标识符的数据相关联的所述计算装置；以及
由所述计算装置，
基于由所述数据分类装置输出的所述一系列传输代码来重构所述传输目标数据。
9.一种非暂时性存储介质，所述非暂时性存储介质存储有信息处理设备的数据传输程序，所述信息处理设备被设置有多个处理器和由所述多个处理器共享的公共并行端口，所述数据传输程序使在所述信息处理设备中包括的计算机执行以下处理：
通过将表示每个所述处理器的标识符(在下文中，处理器标识符)的数据附加到能够表示传输目标数据的一系列传输代码中的每一个传输代码来生成在所述公共并行端口的总线宽度中能够通过一次操作而写入的写入单位，并且将所生成的写入单位连续地写入所述公共并行端口而不在所述公共并行端口中执行排他控制。
10.一种非暂时性存储介质，所述非暂时性存储介质存储有被设置有所述数据分类装置和多个计算装置的外围设备的数据传输程序，所述数据传输程序使所述外围设备中包括的计算机执行以下各处理：
由所述数据分类装置，
从在包括多个处理器和由所述多个处理器共享的公共并行端口在内的信息处理设备中所包括的并行端口，连续地读取写入单位，所述写入单位是通过将表示所述信息处理设备中包括的每个所述处理器的标识符(下文中，处理器标识符)的数据附加到能够表示要由所述信息处理设备传输的传输目标数据的一系列传输代码中的每一个传输代码而在所述公共并行端口的总线宽度中能够通过一次操作来写入的，以及
将在所读取的写入单位中所包含的一系列传输代码连续地输出到与表示被包含在所读取的写入单位中的处理器标识符的数据相关联的所述计算装置；以及
由所述计算装置，
基于所述数据分类装置输出的所述一系列传输代码，来重构所述传输目标数据。
11.根据权利要求6所述的信息处理设备，其中
当要以预定顺序发送的所述传输目标数据是按照L进数(其中L是2或更大的整数)来被表达时，在表示所述传输目标数据的所述一系列的传输代码中所包含的每个所述传输代码表示彼此不同的数位的值。
12.根据权利要求7所述的外围设备，其中
当要以预定顺序发送的所述传输目标数据是按照L进数(其中L是2或更大的整数)来被表达时，在表示所述传输目标数据的所述一系列传输代码中所包含的每个所述传输代码表示彼此不同的数位的值。
13.根据权利要求8所述的数据传输方法，其中
当要以预定顺序发送的所述传输目标数据是按照L进数(其中L是2或更大的整数)来被表达时，在表示所述传输目标数据的所述一系列传输代码中所包含的每个所述传输代码表示彼此不同的数位的值。
14.根据权利要求9所述的存储有信息处理设备的数据传输程序的非暂时性存储介质，其中
当要以预定顺序发送的所述传输目标数据是按照L进数(其中L是2或更大的整数)来被表达时，在表示所述传输目标数据的所述一系列传输代码中所包含的每个所述传输代码表示彼此不同的数位的值。
15.根据权利要求10所述的存储有外围设备的数据传输程序的非暂时性存储介质，其中
当要以预定顺序发送的所述传输目标数据是按照L进数(其中L是2或更大的整数)来被表达时，在表示所述传输目标数据的所述一系列传输代码中所包含的每个所述传输代码表示彼此不同的数位的值。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017-009986 | 2017-01-24 | ||
| JP2017009986A JP6767269B2 (ja) | 2017-01-24 | 2017-01-24 | 情報処理システム、情報処理装置、周辺装置、データ転送方法、及びデータ転送プログラム |
| PCT/JP2018/001496 WO2018139344A1 (ja) | 2017-01-24 | 2018-01-19 | 情報処理システム、情報処理装置、周辺装置、データ転送方法、及びデータ転送プログラムが格納された非一時的な記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110214315A true CN110214315A (zh) | 2019-09-06 |
| CN110214315B CN110214315B (zh) | 2023-03-07 |
Family
ID=62979124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880008088.8A Active CN110214315B (zh) | 2017-01-24 | 2018-01-19 | 信息处理系统、信息处理设备、外围设备、数据传输方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10936515B2 (zh) |
| JP (1) | JP6767269B2 (zh) |
| CN (1) | CN110214315B (zh) |
| WO (1) | WO2018139344A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11114136B2 (en) * | 2018-08-21 | 2021-09-07 | Marcon International Inc | Circuit, system, and method for reading memory-based digital identification devices in parallel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101165676A (zh) * | 2006-10-18 | 2008-04-23 | 国际商业机器公司 | 隔离数据处理系统的多个输入/输出适配器单元的方法和系统 |
| US20160012465A1 (en) * | 2014-02-08 | 2016-01-14 | Jeffrey A. Sharp | System and method for distributing, receiving, and using funds or credits and apparatus thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04364558A (ja) * | 1991-06-12 | 1992-12-16 | Toshiba Corp | パーソナルコンピュータ |
| JPH05216792A (ja) | 1992-02-05 | 1993-08-27 | Fujitsu Ltd | プロセッサ間におけるサービス要求制御方式 |
| JPH06103213A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 入出力装置 |
| JPH07168768A (ja) * | 1993-12-14 | 1995-07-04 | Shikoku Nippon Denki Software Kk | 初期自己診断方法 |
| US7274696B1 (en) * | 2002-10-21 | 2007-09-25 | Force10 Networks, Inc. | Scalable redundant switch fabric architecture |
| US8804751B1 (en) * | 2005-10-04 | 2014-08-12 | Force10 Networks, Inc. | FIFO buffer with multiple stream packet segmentation |
| GB2440758B (en) * | 2006-08-08 | 2011-03-30 | Advanced Risc Mach Ltd | Interconnect logic for a data processing apparatus |
| JP5169117B2 (ja) | 2007-10-02 | 2013-03-27 | 日本電気株式会社 | データストリーム解析システム、およびそれに用いる装置、方法並びにプログラム |
-
2017
- 2017-01-24 JP JP2017009986A patent/JP6767269B2/ja active Active
-
2018
- 2018-01-19 CN CN201880008088.8A patent/CN110214315B/zh active Active
- 2018-01-19 WO PCT/JP2018/001496 patent/WO2018139344A1/ja active Application Filing
- 2018-01-19 US US16/478,214 patent/US10936515B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101165676A (zh) * | 2006-10-18 | 2008-04-23 | 国际商业机器公司 | 隔离数据处理系统的多个输入/输出适配器单元的方法和系统 |
| US20160012465A1 (en) * | 2014-02-08 | 2016-01-14 | Jeffrey A. Sharp | System and method for distributing, receiving, and using funds or credits and apparatus thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US10936515B2 (en) | 2021-03-02 |
| JP2018120323A (ja) | 2018-08-02 |
| WO2018139344A1 (ja) | 2018-08-02 |
| JP6767269B2 (ja) | 2020-10-14 |
| US20190370196A1 (en) | 2019-12-05 |
| CN110214315B (zh) | 2023-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3263219A (en) | Electronic data processing equipment | |
| CA1210160A (en) | Personal-computer to 3270 system interfacing apparatus | |
| US4228498A (en) | Multibus processor for increasing execution speed using a pipeline effect | |
| US3210733A (en) | Data processing system | |
| US9940102B2 (en) | Partial stochastic rounding that includes sticky and guard bits | |
| CN103777923A (zh) | Dma向量缓冲区 | |
| CN105190539A (zh) | 使用动态端口重映射避免指令调度期间死锁的方法和装置 | |
| CN110825436B (zh) | 应用于人工智能芯片的计算方法和人工智能芯片 | |
| US10083008B2 (en) | Reproducible stochastic rounding for out of order processors | |
| US20120260005A1 (en) | Controller for direct access to a memory for the direct transfer of data between memories of several peripheral devices, method and computer program enabling the implementation of such a controller | |
| CN114830135A (zh) | 算子的层次分区 | |
| CN113656227A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| CN107957965A (zh) | 服务质量序数修改 | |
| CN110457198A (zh) | 调试信息输出方法、装置及存储介质 | |
| CN110214315B (zh) | 信息处理系统、信息处理设备、外围设备、数据传输方法 | |
| US20060282585A1 (en) | Method and system for identifying peripheral component interconnect device information | |
| US20120239826A1 (en) | System authorizing direct data transfers between memories of several components of that system | |
| US10747601B2 (en) | Failure estimation in circuits | |
| CN101361278B (zh) | 奇偶校验位生成电路、计数电路以及计数方法 | |
| CN116149917A (zh) | 评估处理器性能的方法及装置、计算设备、可读存储介质 | |
| CN110134438B (zh) | 指令排序方法、装置、移动终端及存储介质 | |
| US11354130B1 (en) | Efficient race-condition detection | |
| US20210034329A1 (en) | Parallel rounding for conversion from binary floating point to binary coded decimal | |
| US10176074B2 (en) | Computed call/jump target resolution via behavior computation | |
| US12111779B2 (en) | Node identification allocation in a multi-tile system with multiple derivatives |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |