CN109032880B - 一种协同bios自检的硬件调测方法及装置 - Google Patents
一种协同bios自检的硬件调测方法及装置 Download PDFInfo
- Publication number
- CN109032880B CN109032880B CN201810836154.2A CN201810836154A CN109032880B CN 109032880 B CN109032880 B CN 109032880B CN 201810836154 A CN201810836154 A CN 201810836154A CN 109032880 B CN109032880 B CN 109032880B
- Authority
- CN
- China
- Prior art keywords
- module
- information
- debugging
- bios
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000012360 testing method Methods 0.000 title claims description 33
- 238000012545 processing Methods 0.000 claims abstract description 46
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 238000012937 correction Methods 0.000 claims abstract description 29
- 238000004891 communication Methods 0.000 claims abstract description 18
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
本申请公开一种协同BIOS自检的硬件调测方法及装置,该方法包括:协同调测模块在接收到符合异步串口通信协议UART的基本输入输出系统BIOS自检信息后,其中,BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的,可以分析BIOS自检信息中的报错信息,生成处理指令,并将该处理指令发送给底层模块,以便底层模块根据该处理指令进行修正,得到修正结果,最后,再根据得到的修正结果进行再次检测,得到检测结果。可见,本申请通过协同调测模块对将PCH的LPC转换成UART后打印的信息进行实时动态分析、处理等不同操作,可以实现对BIOS开机自检报错的自动调测,提高了存储系统整体的硬件调试效率。
Description
技术领域
本申请涉及信息处理技术领域,具体涉及一种协同BIOS自检的硬件调测方法及装置。
背景技术
基本输入输出系统(Basic Input Output System,简称BIOS)是一组固化到计算机内主板上一个ROM(Read-Only Memory,只读内存)芯片上的程序,它保存着计算机最重要的基本输入输出的程序、开机自检程序和系统自启动程序等。BIOS的主要功能是为计算机提供最底层、最直接的硬件设置和控制。
目前双控x86存储系统中在每次冷启动的时候BIOS都会进行自检,如果是已经经过验证的成熟系统,BIOS自检过程一般没有问题。但是在平台升级后的新开发的单板上,特别是第一次开机的单板,在调试过程中经常遇到BIOS自检报错的问题,此时,只能依靠工程师根据报错的代码进行现场消除故障(debug),这种调测方式经常存在解决一个问题后又爆发另一个问题的现象,整体调试效率不高。
因此,如何利用更先进的技术方法取代传统的人工调测方式,实现对BIOS自检报错硬件的自动调测,已成为亟待解决的问题。
发明内容
为解决上述问题,本申请提供了一种协同BIOS自检的硬件调测方法及装置,具体技术方案如下:
第一方面,本申请提供了一种协同BIOS自检的硬件调测方法,应用于协同调测模块,所述方法包括:
接收符合异步串口通信协议UART的基本输入输出系统BIOS自检信息,所述BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的;
分析所述BIOS自检信息中的报错信息,生成处理指令;
将所述处理指令发送给底层模块,以便底层模块根据所述处理指令进行修正,得到修正结果;
根据所述修正结果进行检测,得到检测结果。
在一种可选的实现方式中,所述底层模块包括电源模块、复位模块和基本输入输出系统软件固件FW模块中的至少一种。
在一种可选的实现方式中,所述方法还包括:
判断所述检测结果是否包含报错信息;
若是,则根据所述调测结果,对PCH进行配置,以便当下一次进行BIOS启动自检时,对所述报错信息进行屏蔽。
在一种可选的实现方式中,所述方法还包括:
将调测信息实时发送至串口模块,以便串口模块对所述调测信息进行实时打印和存储,所述调测信息为协同调测模块所有的执行动作信息。
在一种可选的实现方式中,所述方法还包括:
在操作系统界面下,显示所述检测结果。
第二方面,本申请提供了一种协同BIOS自检的硬件调测装置,应用于协同调测模块,所述装置包括:
接收单元,用于接收符合异步串口通信协议UART的基本输入输出系统BIOS自检信息,所述BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的;
分析单元,用于分析所述BIOS自检信息中的报错信息,生成处理指令;
第一发送单元,用于将所述处理指令发送给底层模块,以便底层模块根据所述处理指令进行修正,得到修正结果;
检测单元,用于根据所述修正结果进行检测,得到检测结果。
在一种可选的实现方式中,所述底层模块包括电源模块、复位模块和基本输入输出系统软件固件FW模块中的至少一种。
在一种可选的实现方式中,所述装置还包括:
判断单元,用于判断所述检测结果是否包含报错信息;
屏蔽单元,可用于若是,则根据所述调测结果,对PCH进行配置,以便当下一次进行BIOS启动自检时,对所述报错信息进行屏蔽。
在一种可选的实现方式中,所述装置还包括:
第二发送单元,用于将调测信息实时发送至串口模块,以便串口模块对所述调测信息进行实时打印和存储,所述调测信息为协同调测模块所有的执行动作信息。
在一种可选的实现方式中,所述装置还包括:
显示单元,用于在操作系统界面下,显示所述检测结果。
在本申请提供的协同BIOS自检的硬件调测方法中,协同调测模块在接收到符合异步串口通信协议UART的基本输入输出系统BIOS自检信息后,其中,BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的,可以分析BIOS自检信息中的报错信息,生成处理指令,并将该处理指令发送给底层模块,以便底层模块根据该处理指令进行修正,得到修正结果,最后,再根据得到的修正结果进行再次检测,得到检测结果。可见,本申请通过协同调测模块对将PCH的LPC转换成UART后打印的信息进行实时动态分析、处理等不同操作,可以实现对BIOS开机自检报错的自动调测,提高了存储系统整体的硬件调试效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种协同BIOS自检的硬件调测方法的流程图;
图2为本申请实施例提供的一种协同BIOS自检的硬件调测方法的结构示意图;
图3为本申请实施例提供的一种协同BIOS自检的硬件调测装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为了便于理解本申请提供的技术方案,下面先对本申请技术方案的研究背景进行简单说明。
众所周知,正如背景技术中的描述,目前双控x86存储系统中在每次冷启动的时候BIOS都会进行自检,如果是已经经过验证的成熟系统,BIOS自检过程一般没有问题。但是在平台升级后的新开发的单板上,特别是第一次开机的单板,在调试过程中经常遇到BIOS自检报错的问题,此时,只能依靠工程师根据报错的代码进行现场debug,这种人工调测方式经常存在解决一个问题后又爆发另一个问题的现象,整体调试效率不高。
基于此,本申请提出了一种协同BIOS自检的硬件调测方法及装置,用于对BIOS自检报错硬件进行自动调测。
以下将结合附图对本申请实施例提供的协同BIOS自检的硬件调测方法进行详细说明。参见图1,其示出了本申请实施例提供的一种协同BIOS自检的硬件调测方法的流程图,本实施例可以包括以下步骤:
S101:接收符合异步串口通信协议UART的基本输入输出系统BIOS自检信息,其中,BIOS自检信息是在将与集成南桥PCH的并行总线协议LPC转换成UART后打印的。
在本实施例中,为了实现BIOS自检报错硬件的自动调测,首先需要接收到BIOS的自检信息,但由于协同调测模块无法通过并行总线协议(Low PinCount,简称LPC)直接从集成南桥(Platform Controller Hub,简称PCH)处获取信息数据,所以需要将先将与PCH通信的LPC协议转换成异步串口通信协议(Universal Asynchronous Receiver/Transmitter,简称UART)后,才能获取到符合UART通信协议的BIOS自检信息,进而可继续执行步骤S102。
需要说明的是,在本实施例中,协同调测模块可以从管理模块接收BIOS的自检信息,即是管理模块将PCH的LPC转换成的UART后的BIOS自检消息,发送给协同调测模块。或者,也可以在与PCH通信的LPC通信协议转换成UART通信协议后,由协同调测模块本身直接从PCH获取到符合UART通信协议的BIOS自检信息,两种方式均可获取BIOS自检信息,具体实现方式可根据实际情况进行设置,本申请对此不进行限定。
S102:分析BIOS自检信息中的报错信息,生成处理指令。
在本实施例中,通过步骤S101接收到符合UART通信协议的BIOS自检信息后,进一步可以对该BIOS自检信息进行分析,尤其是分析自检信息中的报错信息,进而可以根据对报错信息的分析,生成相应的处理指令,用以对报错信息对应的硬件设备进行修正。
S103:将处理指令发送给底层模块,以便底层模块根据处理指令进行修正,得到修正结果。
在实际应用中,通过步骤S102生成的针对BIOS自检信息中报错信息的处理指令后,可以将该处理指令发送给系统底层模块,以便底层模块根据该处理指令对相应的报错硬件进行适当的修正,得到修正结果。
在本申请一些可能的实现方式中,本步骤S103中的系统底层模块包括电源模块、复位模块和基本输入输出系统软件固件FW模块中的至少一种。
其中,电源模块的功能是直接管理单板各模块的电源部分,并且受协同调测模块的控制;复位模块的功能是直接管理单板各芯片的复位部分,同样受协同调测模块的控制;FW模块的功能是为系统各芯片烧录程序,即对为了确保各芯片能实现其相应功能的基础数据的初始化,也受协同调测模块控制。
举例说明:若分析得到BIOS自检信息中的报错信息为“内存失败”,则协同调测模块会将特定通道(channel)内存(符合intel的规范)的电断掉,模拟将该内存拔掉的效果,完成对该报错信息的修正。
再比如,若分析得到BIOS自检信息中的报错信息为总线接口(PCIE)设备报错,则协同调测模块将会生成对PCIE设备复位的处理指令,并将该处理指令发送给底层的复位模块,以便于在下次BIOS自检到相同位置前可以利用复位模块进行一次PCIE复位。
再比如,若分析得到BIOS自检信息中的报错信息为部分逻辑芯片报错,则协同调测模块将会生成对报错芯片的烧录程序进行重新烧录的处理指令,并将该处理指令发送给底层的FW模块,以便于FW模块将报错芯片的FW进行重新烧录。
S104:根据修正结果进行检测,得到检测结果。
在本实施例中,通过步骤S103得到协同调测模块或底层模块对BIOS自检报错硬件的修正结果后,进一步的可以重启系统再次进行BIOS自动检测,用以判断修正结果是否正确,进而得到检测结果。
举例说明:在上述第一个例子的基础上,在协同调测模块会将特定channel内存的电断掉,模拟将该内存拔掉的效果后,通过重启系统进行BIOS自动检测是否可以跨过“内存失败”这个报错,进而可以判断出该修正结果是否正确,得到相应的检测结果,其中,若未出现“内存失败”这个报错,则说明修正结果是正确的,得到的检测结果是对BIOS自检报错的调整测试是合格的,即实现了自动处理BIOS的开机自检报错。
再基于上述第二个例子,当重启系统进行BIOS自动检测时,自检到相同报错位置前通过复位模块进行一次PCIE复位,再判断PCIE设备是否报错,如果未报错,则说明PCIE复位成功,即实现了自动处理BIOS的开机自检报错。
再基于上述第三个例子,当重启系统进行BIOS自动检测时,检测是否出现部分逻辑芯片报错,如果未出现,则说明FW模块对报错芯片的FW进行的重新烧录是成功的,即实现了自动处理BIOS的开机自检报错。
在本申请一些可能的实现方式中,通过步骤S104得到检测结果后,进一步还可以判断该检测结果中是否包含报错信息,如果包含,则根据调测结果,对PCH进行配置,以便当下一次进行BIOS启动自检时,对该报错信息进行屏蔽。
在本实现方式中,如果判断出检测结果中仍包含报错信息,则说明协同调测模块通过与底层模块相互配合对BIOS自检报错硬件进行修正后,并未修正成功,此时,可以尝试对PCH进行重新配置,以便当下一次进行BIOS启动自检时,对该报错信息进行屏蔽。
在本申请一些可能的实现方式中,协同调测模块在对BIOS自检的硬件进行调测过程时,还可以实时将调测信息发送至串口模块,以便串口模块对该调测信息进行实时打印和存储。
其中,调测信息指的是协同调测模块所有的执行动作信息,比如协同调测模块将特定channel内存(符合intel的规范)的电断掉等。而串口模块的功能则是实时获取协同调测模块和管理模块中的信息,以便后续对该调测信息进行实时打印和存储,并且,也便于工程师根据协同调测模块验证过的各种动作进行统一debug。
在本申请一些可能的实现方式中,通过步骤S104得到检测结果后,进一步还可以将该检测结果显示在操作系统的界面下。
这样,在本申请提供的协同BIOS自检的硬件调测方法中,协同调测模块在接收到符合异步串口通信协议UART的基本输入输出系统BIOS自检信息后,其中,BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的,可以分析BIOS自检信息中的报错信息,生成处理指令,并将该处理指令发送给底层模块,以便底层模块根据该处理指令进行修正,得到修正结果,最后,再根据得到的修正结果进行再次检测,得到检测结果。可见,本申请通过协同调测模块对将PCH的LPC转换成UART后打印的信息进行实时动态分析、处理等不同操作,可以实现对BIOS开机自检报错的自动调测,提高了存储系统整体的硬件调试效率。
为便于理解,现结合图2所示一种协同BIOS自检的硬件调测方法的结构示意图。对本申请实施例提供的协同BIOS自检的硬件调测方法的实现过程进行介绍。
如图2所示,本申请实施例的实现过程为:首先,将与PCH通信的LPC协议转换成UART协议,进而管理模块可以将获取的PCH的LPC转换成的UART后的BIOS自检消息发送给协同调测模块,或者,协同调测模块本身可以直接从PCH获取到符合UART通信协议的BIOS自检信息,然后,协同调测模块可以对BIOS自检信息中的报错信息进行分析以生成相应的处理指令,并将该指令发送至底层相应模块(包括但不限于电源模块、复位模块、FW模块等),以便底层模块根据处理指令进行修正,得到修正结果,进而可以根据修正结果进行检测,得到检测结果,完成对BIOS开机自检报错的自动调测,具体实现过程参见步骤S101-S104。进一步的,如果协同调测模块判断出检测结果中仍包含报错信息,则说明协同调测模块通过与底层模块相互配合对BIOS自检报错硬件进行修正后,仍无法修正成功,此时,可以尝试对PCH进行重新配置,以便当下一次进行BIOS启动自检时,对该报错信息进行屏蔽。并且,本申请还可以在对BIOS自检的硬件进行调测的同时将调测信息实时发送至串口模块,以便串口模块对调测信息进行实时打印和存储,方便用户查询和使用相关信息数据。
基于以上协同BIOS自检的硬件调测方法,本申请还提供了一种协同BIOS自检的硬件调测装置,所述装置包括:
接收单元301,用于接收符合异步串口通信协议UART的基本输入输出系统BIOS自检信息,所述BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的;
分析单元302,用于分析所述BIOS自检信息中的报错信息,生成处理指令;
第一发送单元303,用于将所述处理指令发送给底层模块,以便底层模块根据所述处理指令进行修正,得到修正结果;
检测单元304,用于根据所述修正结果进行检测,得到检测结果。
可选地,所述底层模块包括电源模块、复位模块和基本输入输出系统软件固件FW模块中的至少一种。
可选地,所述装置还包括:
判断单元,用于判断所述检测结果是否包含报错信息;
屏蔽单元,可用于若是,则根据所述调测结果,对PCH进行配置,以便当下一次进行BIOS启动自检时,对所述报错信息进行屏蔽。
可选地,所述装置还包括:
第二发送单元,用于将调测信息实时发送至串口模块,以便串口模块对所述调测信息进行实时打印和存储,所述调测信息为协同调测模块所有的执行动作信息。
可选地,所述装置还包括:
显示单元,用于在操作系统界面下,显示所述检测结果。
这样,在本申请提供的协同BIOS自检的硬件调测装置中,协同调测模块在接收到符合异步串口通信协议UART的基本输入输出系统BIOS自检信息后,其中,BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的,可以分析BIOS自检信息中的报错信息,生成处理指令,并将该处理指令发送给底层模块,以便底层模块根据该处理指令进行修正,得到修正结果,最后,再根据得到的修正结果进行再次检测,得到检测结果。可见,本申请通过协同调测模块对将PCH的LPC转换成UART后打印的信息进行实时动态分析、处理等不同操作,可以实现对BIOS开机自检报错的自动调测,提高了存储系统整体的硬件调试效率。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统或装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种协同BIOS自检的硬件调测方法,其特征在于,应用于协同调测模块,所述方法包括:
接收符合异步串口通信协议UART的基本输入输出系统BIOS自检信息,所述BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的;
分析所述BIOS自检信息中的报错信息,生成处理指令;
将所述处理指令发送给底层模块,以便底层模块根据所述处理指令进行修正,得到修正结果;
根据所述修正结果进行检测,得到检测结果;
所述方法还包括:
判断所述检测结果是否包含报错信息;
若是,则根据所述检测结果,对PCH进行配置,以便当下一次进行BIOS启动自检时,对所述报错信息进行屏蔽。
2.根据权利要求1所述的协同BIOS自检的硬件调测方法,其特征在于,所述底层模块包括电源模块、复位模块和基本输入输出系统软件固件FW模块中的至少一种。
3.根据权利要求1所述的协同BIOS自检的硬件调测方法,其特征在于,所述方法还包括:
将调测信息实时发送至串口模块,以便串口模块对所述调测信息进行实时打印和存储,所述调测信息为协同调测模块所有的执行动作信息。
4.根据权利要求1所述的协同BIOS自检的硬件调测方法,其特征在于,所述根据所述修正结果进行检测,得到检测结果之后,所述方法还包括:
在操作系统界面下,显示所述检测结果。
5.一种协同BIOS自检的硬件调测装置,其特征在于,应用于协同调测模块,所述装置包括:
接收单元,用于接收符合异步串口通信协议UART的基本输入输出系统BIOS自检信息,所述BIOS自检信息是在将与集成南桥PCH连接的并行总线协议LPC转换成UART后打印的;
分析单元,用于分析所述BIOS自检信息中的报错信息,生成处理指令;
第一发送单元,用于将所述处理指令发送给底层模块,以便底层模块根据所述处理指令进行修正,得到修正结果;
检测单元,用于根据所述修正结果进行检测,得到检测结果;
所述装置还包括:
判断单元,用于判断所述检测结果是否包含报错信息;
屏蔽单元,可用于若是,则根据所述检测结果,对PCH进行配置,以便当下一次进行BIOS启动自检时,对所述报错信息进行屏蔽。
6.根据权利要求5所述的装置,其特征在于,所述底层模块包括电源模块、复位模块和基本输入输出系统软件固件FW模块中的至少一种。
7.根据权利要求5所述的装置,其特征在于,所述装置还包括:
第二发送单元,用于将调测信息实时发送至串口模块,以便串口模块对所述调测信息进行实时打印和存储,所述调测信息为协同调测模块所有的执行动作信息。
8.根据权利要求5所述的装置,其特征在于,所述装置还包括:
显示单元,用于在操作系统界面下,显示所述检测结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810836154.2A CN109032880B (zh) | 2018-07-26 | 2018-07-26 | 一种协同bios自检的硬件调测方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810836154.2A CN109032880B (zh) | 2018-07-26 | 2018-07-26 | 一种协同bios自检的硬件调测方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109032880A CN109032880A (zh) | 2018-12-18 |
CN109032880B true CN109032880B (zh) | 2020-07-28 |
Family
ID=64646693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810836154.2A Active CN109032880B (zh) | 2018-07-26 | 2018-07-26 | 一种协同bios自检的硬件调测方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109032880B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112015579A (zh) * | 2019-05-29 | 2020-12-01 | 英业达科技有限公司 | 计算机装置与基本输入输出系统的检测方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200722990A (en) * | 2005-12-14 | 2007-06-16 | Inventec Corp | Power-on self test debugging system and method |
CN102681927A (zh) * | 2012-04-27 | 2012-09-19 | 加弘科技咨询(上海)有限公司 | 计算机自检信息输出方法及系统 |
CN106557392A (zh) * | 2015-09-29 | 2017-04-05 | 鸿富锦精密工业(深圳)有限公司 | 服务器故障检测装置及方法 |
CN105373440A (zh) * | 2015-11-02 | 2016-03-02 | 努比亚技术有限公司 | 故障检测修复装置及方法 |
CN107357694A (zh) * | 2016-05-10 | 2017-11-17 | 佛山市顺德区顺达电脑厂有限公司 | 开机自检过程中错误事件汇报系统及其方法 |
-
2018
- 2018-07-26 CN CN201810836154.2A patent/CN109032880B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109032880A (zh) | 2018-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568254C (zh) | 一种可信平台模块及其主动度量方法 | |
CN106055361B (zh) | 基于bmc的多种不同机型的集成式固件实现方法及系统 | |
CN112270149A (zh) | 验证平台自动化集成方法、系统及电子设备和存储介质 | |
CN109543417B (zh) | 一种基于Qemu平台的漏洞挖掘方法和装置 | |
CN107957939B (zh) | 网页交互界面测试方法及系统 | |
CN106681877B (zh) | 芯片调试系统及方法与系统芯片 | |
CN109032880B (zh) | 一种协同bios自检的硬件调测方法及装置 | |
CN114138527A (zh) | 一种提高服务器性能的方法、装置及介质 | |
CN110688173B (zh) | 一种跨平台界面框架中组件的定位方法、装置及电子设备 | |
CN110362435B (zh) | Purley平台服务器的PCIE故障定位方法、装置、设备及介质 | |
CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
CN113377586A (zh) | 一种服务器自动化检测方法、装置及存储介质 | |
CN112084108A (zh) | 一种测试脚本生成方法、装置及相关组件 | |
CN111427582A (zh) | Rtl代码的管理方法、装置、设备及计算机可读存储介质 | |
CN111124774A (zh) | 一种服务器开机过程稳定性的测试方法及相关装置 | |
CN115756935A (zh) | 嵌入式软件系统的异常故障定位方法、装置及设备 | |
CN116401086A (zh) | 内存漏斗错误上报机制的测试方法、装置、设备及介质 | |
CN115934446A (zh) | 一种自检方法、服务器、设备和存储介质 | |
CN115913913A (zh) | 网卡预启动执行环境功能故障定位方法及装置 | |
CN117667658A (zh) | 测试程序生成方法和测试程序生成设备 | |
CN109491947B (zh) | 一种pcie外接卡热移除信息的发送方法及相关装置 | |
CN112346994A (zh) | 一种测试信息关联方法、装置、计算机设备及存储介质 | |
CN113655846A (zh) | 一种OpenPOWER服务器时间同步方法及系统 | |
TWI709082B (zh) | 應用於開機階段及開機後運行階段的除錯訊息紀錄方法 | |
CN109271188A (zh) | 一种cpld升级方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200701 Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd. Address before: 450018 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601 Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |