CN109032832A - 带外oob布局方法及装置 - Google Patents

带外oob布局方法及装置 Download PDF

Info

Publication number
CN109032832A
CN109032832A CN201710438509.8A CN201710438509A CN109032832A CN 109032832 A CN109032832 A CN 109032832A CN 201710438509 A CN201710438509 A CN 201710438509A CN 109032832 A CN109032832 A CN 109032832A
Authority
CN
China
Prior art keywords
oob
spi nand
layout
spi
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710438509.8A
Other languages
English (en)
Inventor
冯志杰
王春龙
徐群立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201710438509.8A priority Critical patent/CN109032832A/zh
Publication of CN109032832A publication Critical patent/CN109032832A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种带外OOB布局方法及装置，该方法包括：在SPINAND控制器中增加纠错码ECC功能模块开启的情况下，通过SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。通过本发明，解决了通过软件对每个SPI NAND FLASH进行OOB布局，而每个SPI NAND FLASH均由自己的一套规则，导致进行OOB布局时需要软件对每个SPI NAND FLASH进行区分，进而软件处复杂度高的问题。

Description

带外OOB布局方法及装置
技术领域
本发明涉及嵌入式设备领域，具体而言，涉及一种带外(Out of Band，简称为OOB)布局方法及装置。
背景技术
在嵌入式设备领域，一般采用FLASH来存放数据。在写或读的时候，这些数据要保证正确性。其中，纠错码(Error Correcting Code，简称为ECC)算法能够纠正单位错误，保证数据正确性，而OOB自由(free)区能够支持Linux文件系统。
随着技术发展，产品都在往小型化发展。因为串行外围接口(Serial PeripheralInterface，简称为SPI)FLASH管脚比并行FLASH管脚少，硬件印刷电路板(Printed CircuitBoard，简称为PCB)面积可以做到更小，SPI NAND FLASH已经变为嵌入式设备主流存储设备。
现有的系统级芯片(System on Chip，简称为SoC)的SPI NAND FLASH器件本身提供有OOB构图Layout，但是每款SPI NAND FLASH的OOB Layout在布局OOB的坏块标识(BadBlock Marker),OOB free区，OOB ECC区有自己的一套规则，无法做到统一，并且，有的OOBLayout甚至没有OOB free区。因此，在配置OOB Layout时，需要软件进行区分，这些增加了软件处理的复杂度甚至对Linux文件系统不支持。
发明内容
本发明实施例提供了一种带外OOB布局方法及装置，以至少解决相关技术中由于通过软件对每个SPI NAND FLASH进行OOB布局，而每个SPI NAND FLASH均由自己的一套规则，导致进行OOB布局时需要软件对每个SPI NAND FLASH进行区分，进而软件处复杂度高的问题。
根据本发明的一个实施例，提供了一种带外OOB布局方法，包括：在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过所述SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
可选地，在通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局之后，还包括：通过所述ECC功能模块对中央处理器读入的数据进行纠错处理；将纠错处理结果记录到所述控制器中增加的ECC状态寄存器中。
可选地，通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局包括：通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH的坏块标识BadBlock Marker区，OOB空闲区和OOB保护区进行布局。
可选地，在通过所述SPI NAND控制器中的布局规则对所述SPINAND FLASH进行OOB布局之前，还包括：关闭所述SPI NAND FLASH的ECC功能模块。
根据本发明的另一个实施例，提供了一种带外OOB布局装置，包括：布局模块，用于在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过所述SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
可选地，所述布局模块，还用于在通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局之后，通过所述ECC功能模块对中央处理器读入的数据进行纠错处理；将纠错处理结果记录到所述控制器中增加的ECC状态寄存器中。
可选地，所述布局模块，还用于通过所述SPI NAND控制器中的布局规则对所述SPINAND FLASH的坏块标识Bad Block Marker区，OOB空闲区和OOB保护区进行布局。
可选地，所述布局模块，还用于在通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局之前，关闭所述SPI NAND FLASH的ECC功能模块。
根据本发明的又一个实施例，还提供了一种存储介质，所述存储介质包括存储的程序，其中，所述程序运行时执行上述任一项所述的方法。
根据本发明的又一个实施例，还提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行上述任一项所述的方法。
通过本发明，在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过所述SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。由于在SPI NAND控制器中增加了纠错码ECC功能模块，使得在ECC功能模块开启的情况下，控制器具备ECC计算能力，进而可以通过控制器内的布局规则对串行外围设备SPI NAND FLASH进行统一的OOB布局，实现了对不同厂商或者不同型号的SPI NAND FLASH的OOB Layout集中管理，降低了软件处理的复杂度，并且避免了对Linux文件系统的不支持的问题。因此，相关技术中由于通过软件对每个SPI NAND FLASH进行OOB布局，而每个SPI NAND FLASH均由自己的一套规则，导致进行OOB布局时需要软件对每个SPI NAND FLASH进行区分，进而软件处复杂度高的问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明实施例的一种带外OBB布局方法的控制器的硬件结构框图；
图2是根据本发明实施例的带外OBB布局方法的流程图；
图3是根据本发明实施例的一种对SPI NNAD FLASH进行OOB布局的优选实现方法的硬件示意图；
图4是根据本发明实施例的软件实现OOB布局和判断ECC状态流程示意图；
图5是根据本发明实施例的带外OOB布局装置的结构框图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
实施例1
本申请实施例1所提供的方法实施例可以在控制器、移动终端、计算机终端或者类似的运算装置中执行。以运行在控制器上为例，图1是本发明实施例的一种带外OBB布局方法的控制器的硬件结构框图。如图1所示，控制器10可以包括一个或多个(图中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)、用于存储数据的存储器104、以及用于通信功能的传输装置106。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述电子装置的结构造成限定。例如，控制器10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的带外OBB布局方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至控制器10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括控制器10的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
在本实施例中提供了一种运行于上述控制器的带外OBB布局方法，图2是根据本发明实施例的带外OBB布局方法的流程图，如图2所示，该流程包括如下步骤：
步骤S202，在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
通过上述步骤，由于在控制器中增加了纠错码ECC功能模块，使得在ECC功能模块开启的情况下，控制器具备ECC计算能力，进而可以通过控制器内的布局规则对串行外围设备SPI NAND FLASH进行统一的OOB布局，实现了对不同厂商或者不同型号的SPI NANDFLASH的OOB Layout集中管理，降低了软件处理的复杂度，并且避免了对Linux文件系统的不支持的问题。因此，解决相关技术中由于通过软件对每个SPI NAND FLASH进行OOB布局，而每个SPI NAND FLASH均由自己的一套规则，导致进行OOB布局时需要软件对每个SPINAND FLASH进行区分，进而软件处复杂度高的问题。
上述控制器中的布局规则可以根据实际情况进行设定，例如可以是某个SPI NANDFLASH的OOB布局规则，也可以是重新设定的OOB布局规则。
例如，在SPI NAND控制器(controller)中增加ECC逻辑(logic)模块，实现硬件ECC计算功能，从而实现OOB布局能力。
可选地，在通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH进行OOB布局之后，还包括：通过ECC功能模块对中央处理器读入的数据进行纠错处理；将纠错处理结果记录到控制器中增加的ECC状态寄存器中，使得用户可以根据该纠错处理结果判断ECC功能模块是否对上述数据纠错处理成功。
例如，在SPI NAND controller中增加ECC SetAndStatus Register,实现在读SPINAND FLASH数据时，软件能够根据ECC SetAndStatus Register内记录的内容判断ECC状态。
可选地，通过所述SPI NAND控制器中的布局规则对SPI NNAD FLASH进行OOB布局包括：通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH的坏块标识Bad BlockMarker区，OOB空闲区和OOB保护区进行布局，例如，可以根据控制器内的EEC算法进行OOB布局。
可选地，在通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH进行OOB布局之前，还包括：关闭SPI NAND FLASH的ECC功能模块。
下面对上述实施例进行详细的说明，本发明实施例提供了一种对SPI NAND FLASH进行OOB布局的优选实现方法，以SPI NAND控制器(controller)为例：
本发明实施例的具体实现方式如下：在SPI NAND controller添加ECCSetAndStatus Register(相当于上述ECC状态寄存器)和硬件ECC logic功能模块(相当于上述ECC功能模块)，根据ECC算法(algorithm)配置FLASH OOB Layout，其中，OOB Layout包括OOB的Bad Block Marker区，OOB free区(相当于上述OOB空闲区)，OOB ECC区(相当于上述OOB保护区)。本发明实施例实现了对不同厂商或者不同型号的SPI NAND FLASH的OOBLayout集中管理。解决了由于不同厂商或者不同型号的SPI NAND FLASH的OOB Layout不同，有的甚至没有OOB free区，导致的软件处理复杂度增大甚至不支持Linux文件系统的问题。
上述OOB free区可以定义为不受ECC保护的SPI NAND FLASH OOB区域。
图3是根据本发明实施例的一种对SPI NNAD FLASH进行OOB布局的优选实现方法的硬件示意图。
在SPI NAND controller中增加ECC_logic模块和ECC SetAndStatus Register。初始化时，开启SPI NAND controller的ECC功能，即，打开ECC logic模块。当CPU有数据需要写入时，ECC_logic根据硬件定义的算法对一个page计算ECC，判断ECC处理是否完成后，数据以page+OOB的形式将数据写入SPI NAND FLASH中。当CPU有数据需要读入时，ECC_logic会对每一个page的数据进行ECC处理同时返回处理结果到ECC SetAndStatusRegister，此时CPU再读取ECC SetAndStatus Register，判断ECC处理是否完成和ECC处理结果。
ECC SetAndStatus Register的内容由下组成：
ECC_EN位决定是否开启SPI NAND controller的ECC_logic模块，读写。
ECC处理是否完成由ECC Done位来决定,只读。
ECC处理结果由ECCS0-3位来决定，只读。
SPI NAND controller的读，写，擦功能是否完成通过SPI NAND FLASH的FeatureStatus进行判断。
图4是根据本发明实施例的软件实现OOB布局和判断ECC状态流程示意图。包括如下：
步骤1：嵌入式设备启动。
步骤2：初始化SPI NAND controller。
步骤3：关闭SPI NAND flash的ECC功能。
步骤4：开启SPI NAND controller的ECC功能，打开ECC logic模块。
步骤5：SPI NAND controller进行FLASH OOB Layout布局，包括布局OOB的BadBlock Marker,OOB free区，OOB ECC区。
步骤6：SPI NAND controller指定Linux文件系统jffs2的清除标记clean marker在OOB free区。
步骤7：SPI NAND controller指定由ECC_logic计算出的ECC存放在OOB ECC区。
步骤8：Linux挂载jffs2文件系统，clean marker写在OOB free区。
步骤9：用户写文件到jffs2文件系统，SPI NAND controller用ECC_logic计算出ECC,存到OOB ECC区。
步骤10：用户从jffs2文件系统读文件，SPI NAND controller用ECCSetAndStatus Register判断出ECC状态，并将判断结果返回用户，结束。
本发明实施例提供了一种对串行外围接口(Serial Peripheral Interface，简称为SPI)NAND FLASH的带外(Out of Band，简称为OOB)实现方法和控制器。通过在SPI NAND控制器(controller)添加ECC SetAndStatus Register和硬件ECC logic功能，进而控制器根据纠错码(Error Correcting Code，简称为ECC)算法(algorithm)配置FLASH OOB构图(Layout),包括OOB的坏块标识(Bad Block Marker),OOB free区，OOB ECC区，实现对不同厂商或者不同型号的SPI NAND FLASH的OOB Layout集中管理。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
实施例2
在本实施例中还提供了一种带外OOB布局装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
图5是根据本发明实施例的带外OOB布局装置的结构框图，如图5所示，该装置包括：
布局模块502，用于在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过所述SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
可选地，布局模块502，还用于在通过所述SPI NAND控制器中的布局规则对SPINAND FLASH进行OOB布局之后，通过ECC功能模块对中央处理器读入的数据进行纠错处理；将纠错处理结果记录到控制器中增加的ECC状态寄存器中。
可选地，布局模块502，还用于通过所述SPI NAND控制器中的布局规则对SPI NANDFLASH的坏块标识Bad Block Marker区，OOB空闲区和OOB保护区进行布局。
可选地，布局模块502，还用于在通过所述SPI NAND控制器中的布局规则对SPINAND FLASH进行OOB布局之前，关闭SPI NAND FLASH的ECC功能模块。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
实施例3
本发明的实施例还提供了一种存储介质，该存储介质包括存储的程序，其中，上述程序运行时执行上述任一项所述的方法。
可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
S1，在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过所述SPINAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
可选地，存储介质还被设置为存储用于执行以下步骤的程序代码：在通过所述SPINAND控制器中的布局规则对SPI NAND FLASH进行OOB布局之后，还包括：
S1，通过ECC功能模块对中央处理器读入的数据进行纠错处理；
S2，将纠错处理结果记录到控制器中增加的ECC状态寄存器中。
可选地，存储介质还被设置为存储用于执行以下步骤的程序代码：通过所述SPINAND控制器中的布局规则对SPI NAND FLASH进行OOB布局包括：
S1，通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH的坏块标识BadBlock Marker区，OOB空闲区和OOB保护区进行布局。
可选地，存储介质还被设置为存储用于执行以下步骤的程序代码：在通过所述SPINAND控制器中的布局规则对SPI NAND FLASH进行OOB布局之前，还包括：关闭SPI NANDFLASH的ECC功能模块。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本发明的实施例还提供了一种处理器，该处理器用于运行程序，其中，该程序运行时执行上述任一项方法中的步骤。
可选地，在本实施例中，上述程序用于执行以下步骤：
S1，在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过所述SPINAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
可选地，在本实施例中，上述程序用于执行以下步骤：在通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH进行OOB布局之后，还包括：
S1，通过ECC功能模块对中央处理器读入的数据进行纠错处理；
S2，将纠错处理结果记录到控制器中增加的ECC状态寄存器中。
可选地，在本实施例中，上述程序用于执行以下步骤：通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH进行OOB布局包括：
S1，通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH的坏块标识BadBlock Marker区，OOB空闲区和OOB保护区进行布局。
可选地，在本实施例中，上述程序用于执行以下步骤：在通过所述SPI NAND控制器中的布局规则对SPI NAND FLASH进行OOB布局之前，还包括：关闭SPI NAND FLASH的ECC功能模块。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种带外OOB布局方法，其特征在于，包括：
在SPI NAND控制器中增加纠错码ECC功能模块开启的情况下，通过所述SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
2.根据权利要求1所述的方法，其特征在于，在通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局之后，还包括：
通过所述ECC功能模块对中央处理器读入的数据进行纠错处理；
将纠错处理结果记录到所述控制器中增加的ECC状态寄存器中。
3.根据权利要求1所述的方法，其特征在于，通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局包括：
通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH的坏块标识Bad BlockMarker区，OOB空闲区和OOB保护区进行布局。
4.根据权利要求1所述的方法，其特征在于，在通过所述SPI NAND控制器中的对所述SPI NAND FLASH进行OOB布局之前，还包括：
关闭所述SPI NAND FLASH的ECC功能模块。
5.一种带外OOB布局装置，其特征在于，包括：
布局模块，用于在SPI NAND控制器中增加的纠错码ECC功能模块开启的情况下，通过所述SPI NAND控制器中的布局规则对串行外围设备SPI NAND FLASH进行OOB布局。
6.根据权利要求5所述的装置，其特征在于，所述布局模块，还用于在通过所述SPINAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局之后，通过所述ECC功能模块对中央处理器读入的数据进行纠错处理；将纠错处理结果记录到所述控制器中增加的ECC状态寄存器中。
7.根据权利要求5所述的装置，其特征在于，所述布局模块，还用于通过所述SPI NAND控制器中的布局规则对所述SPI NAND FLASH的坏块标识Bad Block Marker区，OOB空闲区和OOB保护区进行布局。
8.根据权利要求5所述的装置，其特征在于，所述布局模块，还用于在通过所述SPINAND控制器中的布局规则对所述SPI NAND FLASH进行OOB布局之前，关闭所述SPI NANDFLASH的ECC功能模块。
9.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，所述程序运行时执行权利要求1至4中任一项所述的方法。
10.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1至4中任一项所述的方法。
CN201710438509.8A 2017-06-12 2017-06-12 带外oob布局方法及装置 Withdrawn CN109032832A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710438509.8A CN109032832A (zh) 2017-06-12 2017-06-12 带外oob布局方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710438509.8A CN109032832A (zh) 2017-06-12 2017-06-12 带外oob布局方法及装置

Publications (1)

Publication Number Publication Date
CN109032832A true CN109032832A (zh) 2018-12-18

Family

ID=64628515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710438509.8A Withdrawn CN109032832A (zh) 2017-06-12 2017-06-12 带外oob布局方法及装置

Country Status (1)

Country Link
CN (1) CN109032832A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176325A (zh) * 2011-02-28 2011-09-07 浪潮电子信息产业股份有限公司 一种用于固态硬盘的闪存控制器
CN102568605A (zh) * 2011-12-23 2012-07-11 青岛海信信芯科技有限公司 系统总线检错纠错方法和nand flash控制器
CN106776106A (zh) * 2016-11-11 2017-05-31 南京南瑞集团公司 一种基于NandFlash的数据存储方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176325A (zh) * 2011-02-28 2011-09-07 浪潮电子信息产业股份有限公司 一种用于固态硬盘的闪存控制器
CN102568605A (zh) * 2011-12-23 2012-07-11 青岛海信信芯科技有限公司 系统总线检错纠错方法和nand flash控制器
CN106776106A (zh) * 2016-11-11 2017-05-31 南京南瑞集团公司 一种基于NandFlash的数据存储方法

Similar Documents

Publication Publication Date Title
CN109558160A (zh) 升级方法、嵌入式系统
CN107704285B (zh) 现场可编程门阵列多版本配置芯片、系统和方法
CN103154900A (zh) 编入程序更新方法、编入程序更新程序、电子设备、网络系统
RU2524862C2 (ru) Интегральная микросхема, аппарат для обработки информации, способ управления модулем программного обеспечения, система обработки информации, способ обработки информации и программа
JPH03240127A (ja) プログラム制御システム
CN110286932A (zh) 一种程序下载方法及装置
CN110046088A (zh) 一种接口测试方法、装置及设备
CN107070747A (zh) 一种在网卡绑定模式下自动化测试网卡网络连接稳定性的方法
CN102377423A (zh) Fpga在线配置方法
CN104484211B (zh) 共享镜像文件的方法及装置
CN104267985A (zh) 一种软件加载方法和设备
CN103210375B (zh) 分级软性错误之关键性并基于该关键性减轻该软性错误
CN109032832A (zh) 带外oob布局方法及装置
CN107667346A (zh) 基于熔断的固件块分派
CN106549814B (zh) 设备参数有效性的校验方法及设备
CN109445975A (zh) 异常处理方法、逻辑装置及成员设备
CN104636271A (zh) 访问命令/地址寄存器装置中存储的数据
CN108170456A (zh) 电子设备的固件升级方法及装置
CN109725940A (zh) 用于计算系统启动的方法和计算系统
CN108345430A (zh) 一种Nand flash元件及其运行控制方法和装置
CN104575605B (zh) 存储器装置及使用非易失性存储器对系统进行开机的方法
CN106330595A (zh) 分布式平台的心跳检测方法和装置
CN103559074B (zh) 一种模拟通信插件及其工作方法
CN105513630B (zh) Dram的初始化方法及装置
CN108108182A (zh) 游戏版本制作方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181218

WW01 Invention patent application withdrawn after publication