CN108989317A - 一种基于FPGA的RoCE网卡数据传输方法及网卡 - Google Patents

Abstract

本发明公开了一种基于FPGA的RoCE网卡数据传输方法、RoCE网卡及内存系统，由于本方案中的这种基于FPGA的RoCE网卡，具有QPI接口，便可通过该接口获取本地CPU发送的QPI协议的信息，转换为IB协议的信息之后便可直接发送至远地RoCE网卡；同样的，接收到远地RoCE网卡发送的IB协议的信息之后便直接转换为QPI协议的信息，并发送至本地CPU，从而使得RoCE网卡和CPU之间的传输延时大大缩短，提升传输效率。

Description

一种基于FPGA的RoCE网卡数据传输方法及网卡

技术领域

本发明涉及，更具体地说，涉及一种基于FPGA的RoCE网卡数据传输方法、RoCE网卡及内存系统。

背景技术

RDMA(Remote Direct Memory Access，远程直接数据存取)是一种新的内存访问技术，允许在两台服务器的内存之间直接转移数据，而无需任何一台服务器的CPU参与，因此可实现更高效的通信。RDMA传输会避开系统内核的TCP/IP堆栈以及网卡驱动，直接将数据传送到目标服务器上的进程工作内存中。由于无需将数据在接收和发送服务器的内存中反复拷贝，并且将原本由软件实现的传输协议栈用网卡的硬件实现，大大降低了服务器的CPU、I/O工作负载，有效减少了数据通信延时。

IBTA组织于2000年推出了InfiniBand网络协议，率先实现了对RDMA功能的支持。2010年IBTA组织在InfiniBand协议的基础上推出了初始的RoCE规范，即RDMA overConverged Ethernet，可以利用现有的以太网实现RDMA功能。但它在链路层之上采用的仍旧是InfiniBand协议规范，无法通过基于IP的路由器进行路由，将该协议的应用范围限制在了单个子网内。随着虚拟化、云计算和分散式大数据存储库的发展，网络通信的带宽和延时瓶颈不再局限于单个子网络，而是扩展到整个数据中心。为了适应这一技术发展趋势，IBTA于2014年推出了增强版的RoCE规范，即RoCEv2。RoCEv2规范用IP报头和UDP报头替代了RoCEv1中的InfiniBand网络层。这样，就可以在基于IP的传统路由器之间路由RoCE报文，大大扩展了RoCE的应用规模。

参见图1，为现有技术中的本地计算机与远地计算机数据传输示意图，从该图中可以看出，目前支持RoCE的网卡均采用PCIe接口接入内存系统，在网卡和主机通信时采用直接内存访问(LocalDMA)的方式。这种采用PCIe总线接口将网卡接入系统，报文需要从PCIe总线转换至其它前端总线类型，如Intel的QPI/UPI总线，转换后后才能进入内存系统，报文传输延时较大。

因此，如何减少数据在本地CPU和网卡之间的传输延时，是本领域技术人员需要解决的问题。

发明内容

本发明的目的在于提供一种基于FPGA的RoCE网卡数据传输方法、RoCE网卡及内存系统，以实现减少数据在本地CPU和网卡之间的传输延时。

为实现上述目的，本发明实施例提供了如下技术方案：

一种基于FPGA的RoCE网卡数据传输方法，所述RoCE网卡具有QPI接口；所述数据传输方法包括：

本地RoCE网卡将本地CPU发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；

将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

其中，在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

其中，所述将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache，包括：

判断本地计算机对本地Cache的访问频率是否大于远地计算机对远地Cache的访问频率；

若是，则将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中；若否，则将本地内存数据及数据状态保存在远地RoCE网卡的远地Cache。

一种基于FPGA的RoCE网卡，包括协议转换模块；

所述协议转换模块，用于将本地CPU通过QPI接口发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

其中，本方案还包括：本地Cache和远地Cache；

其中，在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

其中，本方案还包括：

QPI物理层，QPI链路层，QPI协议层，InfiniBand传输协议模块，网络层模块和以太网链路层和物理层模块。

其中，若所述RoCE网卡采用RocEv2规范，所述网络层模块实现UDP和IP逻辑；若所述RoCE网卡采用RocEv1规范，则所述网络层模块实现IB网络层逻辑。

一种基于FPGA的RoCE网卡的内存系统，包括：

内存，本地CPU和本地RoCE网卡；其中，所述RoCE网卡具有QPI接口，通过QPI总线与所述本地CPU和所述内存相连；

所述本地RoCE网卡，用于将本地CPU发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

其中，所述本地RoCE网卡包括：本地Cache和远地Cache；在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

其中，所述本地CPU还用于：判断本地计算机对本地Cache的访问频率是否大于远地计算机对远地Cache的访问频率；若是，则将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中；若否，则将本地内存数据及数据状态保存在远地RoCE网卡的远地Cache。

通过以上方案可知，本发明实施例提供的一种基于FPGA的RoCE网卡数据传输方法，所述RoCE网卡具有QPI接口；所述数据传输方法包括：本地RoCE网卡将本地CPU发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

可见，由于本方案中的这种基于FPGA的RoCE网卡，具有QPI接口，便可通过该接口获取本地CPU发送的QPI协议的信息，转换为IB协议的信息之后便可直接发送至远地RoCE网卡；同样的，再接收到远地RoCE网卡发送的IB协议的信息之后便直接转换为QPI协议的信息并发送至本地CPU，从而使得RoCE网卡和本地CPU之间的传输延时大大缩短，提升传输效率。

本发明还公开了一种基于FPGA的RoCE网卡及内存系统，同样能实现上述技术效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的本地计算机与远地计算机数据传输示意图；

图2为现有技术中的RoCE网卡具体结构示意图；

图3为本发明实施例公开的一种基于FPGA的RoCE网卡结构示意图；

图4为本发明实施例公开的本地计算机与远地计算机数据传输示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种基于FPGA的RoCE网卡数据传输方法、RoCE网卡及内存系统，以实现减少数据在本地CPU和网卡之间的传输延时。

本发明实施例提供一种基于FPGA的RoCE网卡，该RoCE网卡具体包括：协议转换模块；

所述协议转换模块，用于将本地CPU通过QPI接口发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

具体的，在本实施例中，RoCE网卡为使用现场可编程门阵列FPGA实现带QPI接口的RocE网卡，并且RoCE网卡和CPU之间通过QPI进行通信；RoCE网卡中的协议转换模块用于实现InfiniBand协议和QPI总线协议的转换，具体来说，协议转换模块主要将本地CPU通过发送的QPI协议的信息，转换为IB协议的信息发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的信息转换为QPI协议的信息，发送至本地CPU。这种传输方法与现有技术相比，避免了将IB协议的信息转换为PCIe协议的信息的过程，从而减少了传输延时。

参见图2，为现有技术中的RoCE网卡具体结构示意图，可以看出，该RoCE网卡中是通过PCIe总线与CPU通信；参见图3，本实施例提供的一种RoCE网卡具体结构示意图，可以理解的是，该RoCE网卡处理包括进行协议转换的协议转换模块100之外，还包括实现QPI总线协议模块和RoCE功能模块，具体包括：

QPI物理层01，QPI链路层02，QPI协议层03，协议转换模块04，本地Cache05，远地Cache06，InfiniBand传输协议模块07，网络层模块08和以太网链路层和物理层模块09，其每个模块所实现的功能如下所示：

QPI物理层01，该模块按照QPI总线协议实现QPI总线的物理层逻辑和电气特性。

QPI链路层02，该模块实现QPI总线的链路层逻辑。

QPI协议层03，该模块实现Cache一致性和非Cache一致性协议，根据RDMA的应用场景可做适当裁剪。

协议转换模块04，该模块用于InfiniBand协议和QPI总线协议的转换。

本地Cache05，该模块为本地计算机Cache数据副本的存储空间，保存本地计算机特定内存空间的Cache数据和数据状态，在系统中具有和本地CPU Cache同等的地位。

远地Cache06，该模块为远地计算机Cache数据副本的存储空间，保存远地计算机特定内存空间的Cache数据和数据状态，在系统中具有和远地CPU Cache同等的地位。

InfiniBand传输协议模块07，该模块是实现RDMA技术的基础协议层逻辑。

网络层模块08，当采用RocEv2时，该模块实现UDP和IP逻辑，如果采用RocEv1则实现IB网络层逻辑。

以太网链路层和物理层模块09，该模块实现以太网链路层和物理层逻辑。

其中，若RoCE网卡采用RocEv2规范，网络层模块实现UDP和IP逻辑；若RoCE网卡采用RocEv1规范，则网络层模块实现IB网络层逻辑。具体来说，根据IT系统搭建决策，来决定FPGA实现哪种版本，从而通过FPGA烧录不同的逻辑实现RoCEv1或RoCEv2。

基于上述任意实施例，在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

具体的，现有技术中的PCIe协议本身不能保证系统Cache一致性，远程计算机与本地计算机只能进行基于非Cache一致性的内存数据交互。而由于FPGA内部具有维护系统Cache一致性的功能，本地计算机和远地计算机可进行基于Cache的数据交换，提升了通信效率，提升系统灵活性。参见图4，为本实施例提供的本地计算机与远地计算机数据传输示意图；可以看出，CPU和网卡之间通过QPI总线直接通信，同时远地计算机可以和本地计算机实现基于Cache一致性的数据交互。需要说明的是，如果远地计算机和本地计算机需要进行基于Cache的交互，首先需要远地计算机在本地计算机中注册一个特殊内存区域，该内存区在本地或者远地FPGA中保存一个Cache副本和数据使用状态记录。数据保存在本地还是远地由软件配置，适用于不同的使用模型。

需要说明的是，通过Cache一致性协议进行数据传输的具体传输方式并不具体限定，在本实施例中仅列举一种实现方式。在本实施例中，若本地计算机对本地Cache的访问频率高于远地计算机对远地Cache的访问频率，则将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，否则，保存在远地RoCE网卡的远地Cache中。本实施例中的本地内存数据是指本地计算机和远地计算机的数据处理对象，本地内存数据的数据状态可以包括：独占态E，此时数据只有当前一个副本；共享态S，此时数据可能有多于一个副本在不同Cache中；脏态M，此时数据只有当前一个副本且和内存中的数据不一致；无效态I，当前数据副本无效。

可以理解的是，本地计算机与远地计算机进行数据交互时，本地计算机中的本地CPU发往本地RoCE网卡的信息，均为QPI协议的信息，均需要通过本地RoCE网卡中的QPI物理层、QPI链路层、QPI协议层到达协议转换模块，通过协议转换模块转换为IB协议，之后在通过IB传输协议模块、网络层模块、以太网链路层和物理层模块发送到以太网，路由至远地计算机，远地计算机中的远地RoCE网卡接收到IB协议的信息后，再通过以太网链路层和物理层模块、网络层模块、IB传输协议模块传输至远地RoCE网卡的协议转换模块，经过协议转换后在通过QPI协议层、QPI链路层和QPI物理层之后发送至远地CPU，所有的数据交互均为上述过程，因此在描述基于Cache一致性协议进行数据传输时，便不具体说明。

一、基于Cache一致性协议进行数据传输时，本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中：

特殊内存注册完成后，远地CPU发送针对该内存地址的QPI请求(非Cache一致性请求)到远地FPGA，远地FPGA将QPI请求转换为IB协议后发送至本地FPGA，本地FPGA通过协议转换模块将远地计算机发送的数据请求转换为QPI协议(Cache一致性请求)，并发往本地CPU。

本地CPU接收到数据请求后回传响应报文，协议层解析出响应报文中包含的数据并发往本地Cache模块，本地FPGA的本地Cache模块将保存该数据副本及数据状态，该数据状态根据远地计算机的CPU发出的请求类型决定，如果远地FPGA请求独占该数据副本，此时本地Cache中的数据为独占态；远地请求共享该数据副本，对应的数据状态为共享态。

进而，如果远地计算机的请求是读操作，本地FPGA的协议转换模块将从本地Cache模块中读出数据并以IB协议发往远地FPGA。对于写操作，本地FPGA完成数据操作后只以IB报文的形式发送写完成响应到远地FPGA。远地FPGA接收到该IB响应报文后交由协议转换模块转换为QPI报文，并返回给远地CPU。

之后，远地计算机的数据请求都遵循这一路径，从远地FPGA发送往本地FPGA。本地FPGA的协议转换模块接收到远地的IB协议请求后，首先判断本地FPGA中的本地Cache数据是否有效。如果数据处于独占态或脏态，则可以对数据进行读或写操作。处于独占态时写操作完成后本地FPGA协议转换模块需要向本地FPGA的QPI协议层模块发送QPI消息报文通知本地CPU并将数据状态改为脏态。如果通过查询发现本地Cache数据为共享态，则只能读数据。如果本地Cache数据为无效状态，则本地FPGA的协议转换模块需要通过QPI协议层向本地CPU发起数据请求重新获得数据，之后再根据缓存的远地请求完成数据操作。

本地协议转换模块完成数据读写操作后都需要向远地FPGA发送IB响应报文。当本地CPU要改变Cache数据状态时，会发送QPI协议通知本地FPGA，本地FPGA的QPI协议层模块负责返回QPI响应报文并更改Cache数据状态。该模型适合于本地计算机对该Cache空间读写较频繁的情景。

二、基于Cache一致性协议进行数据传输时，本地内存数据及数据状态保存在远地RoCE网卡的远地Cache中：

特殊内存注册完成后远地CPU发送针对该内存地址的QPI请求(非Cache一致性请求)到远地FPGA，转换为IB协议后通过以太网路由至本地FPGA，本地FPGA通过协议转换模块将远地计算机发送的数据请求转换为QPI协议(Cache一致性请求)，并发往本地CPU。

本地CPU回传响应报文，本地FPGA的QPI协议层解析报文后直接将报文发送至协议转换模块，将QPI报文转换为IB报文，连同响应数据也通过IB报文的形式直接发往远地FPGA。远地计算机将报文中包含的响应数据，保存在远地FPGA的远地Cache模块，数据状态与上文中保存在本地RoCE网卡的本地Cache中情况相同。

远地FPGA的协议转换模块根据远地CPU的初始请求对远地Cache数据进行操作，并将操作结果以QPI响应报文的形式发往QPI协议层模块，QPI协议层模块遵循QPI协议响应远地CPU的初始QPI请求。此后，远地计算机的QPI数据请求被远地FPGA的QPI协议层接收后，首先由协议转换模块判断远地FPGA中的远地Cache数据是否有效。如果数据处于独占态或脏态，则远地FPGA的协议转换模块可以对数据进行读或写操作，并发送QPI完成报文到远地FPGA的QPI协议层。处于独占态时写操作完成后协议转换模块需发送IB消息报文通知本地CPU并将数据状态改为脏态。

如果通过查询发现远地Cache数据为共享态，则只能读数据。如果远地Cache数据为无效状态，则需要远地协议转换模块发送IB报文向本地CPU请求重新获得数据。本地FPGA接收到本地CPU的QPI响应报文后将其转换为IB报文发往远地FPGA，远地FPGA的协议转换模块接收到该IB响应报文后重新载入数据，完成相应操作并通知QPI协议层。

当本地CPU要改变Cache数据状态时会发送QPI协议报文通知本地FPGA，本地FPGA将该QPI协议转换为IB协议发往远端，通知远地计算机Cache状态改变。远地FPGA的协议转换模块接收到该通知后更改数据状态并以IB报文的形式返回响应报文给本地FPGA。本地FPGA最终将该响应返回至本地CPU。该模型适合于远地计算机对该Cache空间读写较频繁的情景。

可以理解的是，在上述两种情况中，修改FPGA内部Cache的数据状态，同时CPU内部Cache数据状态也会有相应改变，状态转移策略遵循QPI协议。

综上可以看出，本方案通过FPGA实现基于QPI接口的RoCE网卡，使得网卡和本地系统内存数据交换延时大大缩短，同时维持两个Cache空间，便于进程在不同处理器间的交互访问。

下面对本发明实施例提供的内存系统进行介绍，下文描述的内存系统与上文描述的RoCE网卡可以相互参照。

本发明实施例提供一种基于FPGA的RoCE网卡的内存系统，包括：

内存，本地CPU和本地RoCE网卡；其中，所述RoCE网卡具有QPI接口，通过QPI总线与所述本地CPU和所述内存相连；

所述本地RoCE网卡，用于将本地CPU发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

其中，所述本地RoCE网卡包括：本地Cache和远地Cache；在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

其中，所述本地CPU还用于：判断本地计算机对本地Cache的访问频率是否大于远地计算机对远地Cache的访问频率；若是，则将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中；若否，则将本地内存数据及数据状态保存在远地RoCE网卡的远地Cache。

下面对本发明实施例提供的RoCE网卡数据传输方法进行介绍，下文描述的RoCE网卡数据传输方法与上文描述的RoCE网卡可以相互参照。

本发明实施例提供一种基于FPGA的RoCE网卡数据传输方法，所述RoCE网卡具有QPI接口；所述数据传输方法包括：

本地RoCE网卡将本地CPU发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；

将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

可以理解的是，本方案中的数据传输方法，并不具体限定本地RoCE网卡的执行顺序，也就是说，本地RoCE网卡将QPI协议的第一信息转换为IB协议的第一信息发送至远地RoCE网卡，与本地RoCE网卡将IB协议的第二信息转换为QPI协议的第二信息发送至本地CPU的执行顺序，并不具体限定，可以先执行前者再执行后者，或者先执行后者，在执行前者。

其中，在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

其中，所述将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache，包括：

判断本地计算机对本地Cache的访问频率是否大于远地计算机对远地Cache的访问频率；

若是，则将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中；若否，则将本地内存数据及数据状态保存在远地RoCE网卡的远地Cache。

综上可以看出，本方案通过在FPGA中实现QPI总线协议模块和RoCE功能模块，构成一个基于QPI总线接口的RDMA网卡，使得网卡和内存系统的通信延时大大降低。且由于FPGA内部具有维护系统Cache一致性的功能，本地计算机和远地计算机可进行基于Cache的数据交换，提升了通信效率。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基于FPGA的RoCE网卡数据传输方法，其特征在于，所述RoCE网卡具有QPI接口；所述数据传输方法包括：

本地RoCE网卡将本地CPU发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；

将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

2.根据权利要求1所述的RoCE网卡数据传输方法，其特征在于，

在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

3.根据权利要求2所述的RoCE网卡数据传输方法，其特征在于，所述将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache，包括：

判断本地计算机对本地Cache的访问频率是否大于远地计算机对远地Cache的访问频率；

若是，则将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中；若否，则将本地内存数据及数据状态保存在远地RoCE网卡的远地Cache。

4.一种基于FPGA的RoCE网卡，其特征在于，包括协议转换模块；

所述协议转换模块，用于将本地CPU通过QPI接口发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

5.根据权利要求4所述的RoCE网卡，其特征在于，还包括：本地Cache和远地Cache；

其中，在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

6.根据权利要求5所述的RoCE网卡，其特征在于，还包括：

QPI物理层，QPI链路层，QPI协议层，InfiniBand传输协议模块，网络层模块和以太网链路层和物理层模块。

7.根据权利要求6所述的RoCE网卡，其特征在于，若所述RoCE网卡采用RocEv2规范，所述网络层模块实现UDP和IP逻辑；若所述RoCE网卡采用RocEv1规范，则所述网络层模块实现IB网络层逻辑。

8.一种基于FPGA的RoCE网卡的内存系统，其特征在于，包括：

内存，本地CPU和本地RoCE网卡；其中，所述RoCE网卡具有QPI接口，通过QPI总线与所述本地CPU和所述内存相连；

所述本地RoCE网卡，用于将本地CPU发送的QPI协议的第一信息，转换为IB协议的第一信息，并发送至远地RoCE网卡；将远地RoCE网卡发送的IB协议的第二信息转换为QPI协议的第二信息，并发送至本地CPU。

9.根据权利要求8所述的内存系统，其特征在于，所述本地RoCE网卡包括：本地Cache和远地Cache；

其中，在数据传输过程中，将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中，或者保存在远地RoCE网卡的远地Cache中，本地RoCE网卡与远端RoCE网卡之间通过Cache一致性协议进行数据传输。

10.根据权利要求9所述的内存系统，其特征在于，

所述本地CPU还用于：判断本地计算机对本地Cache的访问频率是否大于远地计算机对远地Cache的访问频率；若是，则将本地内存数据及数据状态保存在本地RoCE网卡的本地Cache中；若否，则将本地内存数据及数据状态保存在远地RoCE网卡的远地Cache。