CN108988815B - 针对屏蔽差分硅通孔的rl无源均衡器结构及其设计方法 - Google Patents
针对屏蔽差分硅通孔的rl无源均衡器结构及其设计方法 Download PDFInfo
- Publication number
- CN108988815B CN108988815B CN201810575644.1A CN201810575644A CN108988815B CN 108988815 B CN108988815 B CN 108988815B CN 201810575644 A CN201810575644 A CN 201810575644A CN 108988815 B CN108988815 B CN 108988815B
- Authority
- CN
- China
- Prior art keywords
- differential
- silicon
- shielding
- hole
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/06—Frequency selective two-port networks including resistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种针对屏蔽差分硅通孔的RL无源均衡器结构及其设计方法。本发明由多个单元构成;所述单元由硅衬底到金属层方向依次包括位于硅衬底中的屏蔽差分硅通孔,位于绝缘层中的两个输入端口和构成均衡器的片上电阻,以及位于最外层金属层的片上电容和输出端口;此结构利用电阻‑电感(Resistance‑Inductance,RL)谐振电路的思路设计而成。此结构可以有效解决数字差分信号传输系统中存在的码间串扰问题,使传输频带变得平坦,有效提高了高速数字信号的传输质量。
Description
技术领域
本发明属于无源电子器件技术领域,涉及一种针对差分信号传输的RL无源均衡器结构及其设计方法。
背景技术
差分传输方式已经成为高速数字信号传输系统的一项重要技术。差分传输对外界干扰拥有较高的效抑制能力,可有效提升信号的传输质量。在三维集成电路中,针对硅通孔技术的差分传输结构可以有效提高系统集成度、降低能量损耗、提高系统稳定性。对此,研究人员提出地-信号-信号-地(Ground-Signal-Signal-Ground,G-S-S-G)结构的差分硅通孔传输结构来改善高速信号的传输质量,但此结构无法消除差分对之间的串扰。中国专利号第105810663 A号专利中提出的屏蔽差分硅通孔(Shield Differential Through-Silicon Via,SD-TSV)结构有效弥补了G-S-S-G结构的不足。此结构可以在传输差分信号的同时,有效屏蔽差分对之间的串扰,进而更加改善差分信号传输质量。
但随着信号频率提高到GHz频段,由硅通孔结构导致的信号传输损耗也变得越来越严重。硅通孔周围的氧化层所形成的氧化层电容会起到隔绝直流泄漏的作用,但会加剧高频信号泄漏到衬底中。随着三维集成电路堆叠层数的增加,硅通孔造成的传输损耗变得越来越明显,具体表现在高速数字信号传输系统中眼图的质量变差。研究表明,当硅通孔的堆叠层数超过8层时,高速数字信号的眼图会完全闭合。此外,差分传输结构也很难解决数字通信系统中存在的码间串扰问题。随着信号传输速率的提高,硅衬底造成的频率损耗也带来了显著的码间串扰问题。
因此,在针对硅通孔的高速数字信号传输系统中需要均衡器来提高信号的传输质量。有源均衡器是解决码间串扰问题最普遍和传统的方法,但其带来的限制系统带宽和过多的接口能量损耗等负面效应影响了其功能的发挥。为解决有源均衡器所带来的问题,学者们提出利用无源均衡器进行频率补偿的思路。无源均衡器适用于高带宽、低功耗系统,因此其更具发展潜力。但是针对高速数字信号传输系统中屏蔽差分硅通孔传输存在的码间串扰问题还没有特制的无源均衡器。
发明内容
本发明针对现有技术的不足,公开一种针对屏蔽差分硅通孔的RL无源均衡器结构及其设计方法,此结构利用电阻-电感(Resistance-Inductance,RL)谐振电路的思路设计而成。此结构可以有效解决数字差分信号传输系统中存在的码间串扰问题,使传输频带变得平坦,有效提高了高速数字信号的传输质量。
本发明针对屏蔽差分硅通孔的RL无源均衡器由多个单元构成,输入端口位于最底层屏蔽差分硅通孔内部,输出端口位于最底部金属层上。
所述单元由硅衬底到金属层向上方向依次包括位于硅衬底中的屏蔽差分硅通孔,位于最底部金属层的输出端口,连接均衡器的片上过孔和位于最外层金属层的螺旋电感。
所述屏蔽差分硅通孔位于硅衬底中,由内向外依次包括内部差分硅通孔对和屏蔽外壳。所述内部差分硅通孔对由两个结构相同的柱状硅通孔组成,用于三维集成电路中层间差分信号的传输,其中柱状硅通孔由金属内芯和外圈氧化层组成,金属内芯用于传输电流,外圈氧化层用于隔绝直流泄漏。所述屏蔽外壳由环形金属内芯和内外两层氧化层组成,用于充当电流返回路径的同时隔绝外界干扰,其中环形金属内芯接地用于充当电流返回路径,内外圈氧化层用于隔绝直流泄漏。
所述差分传输结构的输入端口位于最底层屏蔽差分硅通孔内部,也就是最底层屏蔽差分硅通孔的内部差分柱状硅通孔。所述差分传输结构的输出端口位于最底部金属层上,输出端口与屏蔽差分硅通孔的内部差分硅通孔对相连。差分信号流经屏蔽差分硅通孔和RL无源均衡器后由输出端口流出。
所述螺旋电感位于最外层金属层上,其为金属线的螺旋结构,可提供均衡器所需的电感和电阻参数。
为使均衡器达到最佳工作效果,所述构成均衡器的器件参数需要通过实际应用推导得出。本发明的另一种目的是公开上述针对差分屏蔽硅通孔的RL无源均衡器的器件参数计算方法,该方法包括以下步骤:
步骤一,输入屏蔽差分硅通孔的制造工艺信息:
所述屏蔽差分硅通孔的制造工艺信息包括第一、二氧化层厚度,硅通孔高度,金属内芯、环形金属内芯的半径以及氧化层、金属内芯、环形金属内芯、硅衬底的电学参数 (介电常数、磁导率、电导率)。
步骤二,利用步骤(1)的制造工艺信息计算差分屏蔽硅通孔的电学参数
所述的差分屏蔽硅通孔电学参数包括电阻R、电感L、互感Lm、第一氧化层电容Cox1、第二氧化层电容Cox2、第一衬底电容Csi1、第二衬底电容Csi2、第一衬底电导Rsi1和第二衬底电导Rsi2等。这里属于常规技术,故不详解。
步骤三,利用步骤(2)获得的差分屏蔽硅通孔的电学参数推导等效电路图,由于差分屏蔽硅通孔被用于传输差分信号,遂由初始等效电路图再次推导差分信号传输时的奇模等效电路;这里属于常规技术,故不详解。
步骤四,保证屏蔽差分硅通孔传输损耗在可接受误差(本领域技术人员根据经验获得)的条件下,将步骤(3)得出的奇模等效电路化简,以方便后续推导。
步骤五,在步骤(4)的最简化奇模等效电路中,求得差分传输系统的频率响应,并计算均衡器参数。
所述系统频率响应的计算公式属于常规技术。
由于常规系统频率响应均为复频率s的函数,但是为达到均衡目的,需要设计合适均衡器电阻Req和电容Leq,使得系统频率响应与复频率s无关,此时均衡器工作在最优状态。故而将系统频率响应计算公式中包含复频率s的项消去,即可求得电阻Req和电容 Leq。
本发明的有益效果:
本发明设计了针对屏蔽差分硅通孔的RL无源均衡器,并公开了一种针对差分信号的无源均衡器器件参数设计方法,有益效果主要体现在:
1、本发明可使得差分信号传输系统的频带变得平坦,显著提高了高频差分信号的传输质量,尤其体现在高速数字差分传输系统眼图质量变好。
2、本发明可精确计算特定差分传输系统所需的RL无源均衡器的器件参数,可使得差分传输信号的质量达到最优。
3、本发明适用于高带宽、低功耗差分信号传输系统。
附图说明
图1A-B为中国专利第105810663A号专利中提出的屏蔽差分硅通孔俯视图和剖视图;
图2为本发明螺旋电感组件的结构图;
图3A-B分别为本发明针对屏蔽差分硅通孔的RL无源均衡器剖视图和俯视图;
图4为本发明屏蔽差分硅通孔的完整等效电路图;
图5为本发明屏蔽差分硅通孔的简化电路以及与均衡器电路连接示意图;
图6为本发明针对屏蔽差分硅通孔的RL无源均衡器的工作效果图。
图7A为本发明屏蔽差分硅通孔传输结构的传输眼图;
图7B为本发明加入均衡器之后屏蔽差分硅通孔传输结构的传输眼图;
图1A-B中标记如下:屏蔽差分硅通孔100,内部柱状硅通孔内芯101,第一氧化层102,第二氧化层103,环形屏蔽外壳内芯104,第三氧化层105;
图2中标记如下:螺旋电感200,电感第一端口201,电感第二端口202。
图3A-B中标记如下:片上第一过孔301,片上第二过孔302,输出端口303,其他标记同图1A-B和图2相同。
具体实施方式
以下结合附图对本发明作进一步说明。
图1A-B为中国专利号第105810663A号公开的屏蔽差分硅通孔100结构的俯视图和中心剖视图。所述屏蔽差分硅通孔100位于硅衬底中,由内向外依次包括内部差分硅通孔对和屏蔽外壳。所述内部差分硅通孔对由两个结构相同的柱状硅通孔组成,用于三维集成电路中层间差分信号的传输。所述柱状硅通孔由金属内芯101和外圈氧化层102 组成,其中金属内芯101用于传输电流,外圈氧化层102用于隔绝直流泄漏。所述屏蔽外壳由内层氧化层103、环形金属内芯104和外层氧化层105组成,用于充当电流返回路径的同时隔绝外界干扰。所述环形金属内芯104接地用于充当电流返回路径,内外圈氧化层103和105用于隔绝直流泄漏;
图2为本发明螺旋电感200的结构图,所述螺旋电感200位于最外层金属层上,其为金属线的螺旋结构,可提供均衡器所需的电感和电阻参数。螺旋电感包含第一端口201 和第二端口202,用于与差分传输结构相连。
图3A-B为本发明针对屏蔽差分硅通孔的RL无源均衡器结构中心剖视图和俯视图。所述差分传输结构的输入端口位于最底层屏蔽差分硅通孔100内部,也就是最底层屏蔽差分硅通孔的内部差分柱状硅通孔101。所述差分传输结构的输出端口303位于最底部金属层上,输出端口303与屏蔽差分硅通孔的内部差分硅通孔101对相连。差分信号流经屏蔽差分硅通孔100和螺旋电感200后由输出端口303流出。
本发明的工作过程如下:差分信号由最底层屏蔽差分硅通孔100的内部差分硅通孔 (输入端口)流入,之后流经片上第一过孔301和电感第一端口201(螺旋电感的外侧端口)后,实现均衡作用,之后由电感第二端口202(螺旋电感的内侧端口)流入屏蔽差分硅通孔100的屏蔽外壳104中。与此同时,差分信号流经第二过孔302由输出端口303输出。
为使均衡器达到最佳工作效果,所述构成均衡器的电阻和电感组件的器件参数需要通过实际应用推导得出。本发明的另一种目的是公开上述针对差分屏蔽硅通孔的RL无源均衡器的器件参数计算方法,该方法包括以下具体步骤:
步骤一,输入屏蔽差分硅通孔的制造工艺信息:
所述屏蔽差分硅通孔的制造工艺信息包括第一、二氧化层厚度,硅通孔高度,金属内芯、环形金属内芯的半径以及氧化层、金属内芯、环形金属内芯、硅衬底的电学参数 (介电常数、磁导率、电导率)。
步骤二,利用步骤(1)的制造工艺信息计算差分屏蔽硅通孔的电学参数
所述的差分屏蔽硅通孔电学参数包括电阻R、电感L、互感Lm、第一氧化层电容Cox1、第二氧化层电容Cox2、第一衬底电容Csi1、第二衬底电容Csi2、第一衬底电导Rsi1和第二衬底电导Rsi2等。这里属于常规技术,故不详解。
步骤三,利用步骤(2)获得的差分屏蔽硅通孔的电学参数推导等效电路图(如图4),由于差分屏蔽硅通孔被用于传输差分信号,遂由初始等效电路图再次推导差分信号传输时的奇模等效电路;这里属于常规技术,故不详解。
步骤四,保证屏蔽差分硅通孔传输损耗在可接受误差(本领域技术人员根据经验获得)的条件下,将步骤(3)得出的奇模等效电路化简,以方便后续推导。如图5所示。简化电路推导步骤如下:
因为硅衬底导纳在高频时对系统传输特性其主要影响,第二氧化层电容Cox2,第一衬底电容Csi1和第二衬底电容Csi2可以忽略,此时硅衬底导纳参数为Rsi=1/(2Gsi1+Gsi2)。且通过比较传输结构的串联阻抗Zserise=(R+jω(L-Lm))/Z0和并联导纳 Yshunt=Z0/(Rsi+1/(2Csi1+Csi2))可知,Zserise远小于Yshunt,因此可将R,L,Lm忽略。步骤五,在步骤(4)的最简化奇模等效电路中,求得差分传输系统的频率响应,并计算均衡器参数。所述系统频率响应为:
由频率响应计算结果可以看出,其为复频率s的函数,其中均衡器电阻Req和电感Leq为未知数。只需将包含复频率s的项消去,联立方程组:
得电阻Req和电感Leq即为使得均衡器工作在最优状态的器件参数,如下:
步骤五,利用公式求得器件参数并设计均衡器,均衡结果如图6所示。可见差分传输系统的频带相比无均衡传输时明显平坦很多,因此本发明达到提高高频差分信号传输质量的目的。同时,通过仿真得到本差分传输系统的眼图,可以看到相较无均衡器的情况(图7A),加入RL均衡器之后差分系统的眼高和眼宽都有明显增大(图7B)。所述眼高由33mV增大到0.184V,眼宽由22ps增大到48.75ps。
Claims (1)
1.针对屏蔽差分硅通孔的RL无源均衡器结构的器件参数设计方法,其中所述针对屏蔽差分硅通孔的RL无源均衡器结构,由多个单元构成,所述单元由硅衬底到金属层方向依次包括位于硅衬底中的屏蔽差分硅通孔,位于最底层屏蔽差分硅通孔内部的输入端口,位于最底部金属层的输出端口,连接均衡器的片上过孔和位于最外层金属层的螺旋电感;
所述屏蔽差分硅通孔由内向外依次包括内部差分硅通孔对和屏蔽外壳;所述内部差分硅通孔对由两个结构相同的柱状硅通孔组成,用于三维集成电路中层间差分信号的传输,其中柱状硅通孔由金属内芯和外圈氧化层组成,金属内芯用于传输电流,外圈氧化层用于隔绝直流泄漏;所述屏蔽外壳由环形金属内芯和内外两层氧化层组成,用于充当电流返回路径的同时隔绝外界干扰,其中环形金属内芯接地用于充当电流返回路径,内外圈氧化层用于隔绝直流泄漏;
所述输入端口位于最底层屏蔽差分硅通孔的内部差分硅通孔;
所述输出端口与屏蔽差分硅通孔的内部差分硅通孔相连;
差分信号由最底层屏蔽差分硅通孔的内部差分硅通孔流入,经片上过孔和螺旋电感外侧端口流入螺旋电感,实现均衡作用后,再由螺旋电感内侧端口流入屏蔽差分硅通孔的屏蔽外壳中 ;同时,差分信号经片上过孔由输出端口输出;
其特征在于包括以下步骤:
步骤一,输入屏蔽差分硅通孔的制造工艺信息:
所述屏蔽差分硅通孔的制造工艺信息包括第一氧化层厚度,第二氧化层厚度,硅通孔高度,金属内芯、环形金属内芯的半径以及氧化层、金属内芯、环形金属内芯、硅衬底的电学参数;
步骤二,利用步骤(1)的制造工艺信息计算差分屏蔽硅通孔的电学参数
所述的差分屏蔽硅通孔电学参数包括电阻R、电感L、互感Lm、氧化层电容Cox、衬底电容Csi、衬底电导Gsi;
步骤三,利用步骤(2)获得的差分屏蔽硅通孔的电学参数推导等效电路图,由于差分屏蔽硅通孔被用于传输差分信号,遂由初始等效电路图再次推导差分信号传输时的奇模等效电路;
步骤四,保证屏蔽差分硅通孔传输损耗在可接受误差的条件下,将步骤(3)得出的奇模等效电路化简,以方便后续推导;
步骤五,在步骤(4)的最简化奇模等效电路中,求得差分传输系统的频率响应,并计算均衡器参数;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810575644.1A CN108988815B (zh) | 2018-06-06 | 2018-06-06 | 针对屏蔽差分硅通孔的rl无源均衡器结构及其设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810575644.1A CN108988815B (zh) | 2018-06-06 | 2018-06-06 | 针对屏蔽差分硅通孔的rl无源均衡器结构及其设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108988815A CN108988815A (zh) | 2018-12-11 |
CN108988815B true CN108988815B (zh) | 2022-03-22 |
Family
ID=64540869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810575644.1A Active CN108988815B (zh) | 2018-06-06 | 2018-06-06 | 针对屏蔽差分硅通孔的rl无源均衡器结构及其设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108988815B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110868190B (zh) * | 2019-10-11 | 2024-04-16 | 中国电子科技集团公司第十三研究所 | 声学谐振器封装结构及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101278442B1 (ko) * | 2012-01-19 | 2013-07-01 | 한국과학기술원 | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 |
CN105810663A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 一种屏蔽差分硅通孔结构及制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI497661B (zh) * | 2012-08-15 | 2015-08-21 | Ind Tech Res Inst | 半導體基板 |
US9936570B2 (en) * | 2014-12-15 | 2018-04-03 | Intel Corporation | Interconnect topology with staggered vias for interconnecting differential signal traces on different layers of a substrate |
US10446487B2 (en) * | 2016-09-30 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
-
2018
- 2018-06-06 CN CN201810575644.1A patent/CN108988815B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101278442B1 (ko) * | 2012-01-19 | 2013-07-01 | 한국과학기술원 | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 |
CN105810663A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 一种屏蔽差分硅通孔结构及制作方法 |
Non-Patent Citations (1)
Title |
---|
Passive Equalizer Design for Through Silicon Vias with Perfect Compensation;Ruey-Bo Sun et al;《IEEE TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY》;20111130;第1815-1822页 * |
Also Published As
Publication number | Publication date |
---|---|
CN108988815A (zh) | 2018-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI407461B (zh) | 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構 | |
TWI405223B (zh) | 寬頻平面變壓器及其製造方法 | |
CN108198803B (zh) | 一种基于硅通孔技术的三维带通滤波器 | |
TWI485983B (zh) | 信號傳輸電路與其信號傳輸單元 | |
US20140225698A1 (en) | Integrated transformer balun with enhanced common-mode rejection for radio frequency, microwave, and millimeter-wave integrated circuits | |
US9502168B1 (en) | Interleaved T-coil structure and a method of manufacturing the T-coil structure | |
US20100127348A1 (en) | Integrated capicitor with cabled plates | |
US9245835B1 (en) | Integrated circuit package with reduced pad capacitance | |
CN107293393A (zh) | 片上变压器巴伦 | |
WO2021244648A1 (zh) | 一种3dB正交混合耦合器及射频前端模块、通信终端 | |
CN108988815B (zh) | 针对屏蔽差分硅通孔的rl无源均衡器结构及其设计方法 | |
CN106207334A (zh) | 一种基于硅通孔的硅基集成低通滤波器 | |
CN108964627B (zh) | 针对屏蔽差分硅通孔的rc无源均衡器结构及其设计方法 | |
CN111656467A (zh) | 静电保护装置 | |
CN103915665B (zh) | 一种紧凑型超宽带双带陷的平衡带通滤波器 | |
CN109309484B (zh) | 针对差分硅通孔传输通道的无源均衡器及其设计方法 | |
CN103326091A (zh) | 一种高选择性、高共模抑制的阶梯阻抗梳状线平衡微带带通滤波器 | |
WO2022241815A1 (zh) | 面向5g通信的高阻带抑制低通滤波器的制备封装工艺 | |
Sun et al. | Passive equalizer design for through silicon vias with perfect compensation | |
CN110349936A (zh) | 基于tsv垂直开关的惠斯通电桥可变电感器 | |
CN107994008A (zh) | 一种运用螺线管式硅通孔电感的新型低通滤波器 | |
CN102594284B (zh) | 一种多线圈集成lc单元构成的平面emi滤波器 | |
CN107768346A (zh) | 一种运用垂直螺旋式硅通孔电感的新型超紧凑无源谐振器 | |
JP2012095259A (ja) | フィルターおよびそのレイアウト構造 | |
CN104409441B (zh) | 运用多导体硅通孔的三维螺线管式电感与变压器结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |