CN108983065A - 一种电压放大电路、检测电路及其电路检测方法 - Google Patents

Abstract

本发明实施例提供一种电压放大电路、检测电路及其电路检测方法，通过连接在待测电子元件与差分放大器之间的偏置电压电路采集该待测电子元件两端的电压差，并对采集的电压差进行偏置电压叠加处理后发送给差分放大器，差分放大器对叠加了偏置电压的电压差进行放大并输出，由于会在采集的待测电子元件两端电压差的基础上叠加一个偏置电压，因此发送给差分放大器的电压值就会大于该待测电子元件两端的实际电压差，从一定程度上解决了现有技术中在对待测电路中的微小电压信号进行放大处理时，经放大处理后的电压变化情况与该待测电路中电压信号的实际变化情况不能同步的问题，提升了通过放大的电压来反应待测电路中电压信号实际变化情况的精度。

Description

一种电压放大电路、检测电路及其电路检测方法

技术领域

本发明涉及电子电路技术领域，尤其涉及一种电压放大电路、检测电路及其电路检测方法。

背景技术

在信号处理与控制系统中，经常需要使用放大电路来调整、传输、增强、或缩放信号，随着电子技术的发展，精密准确的输出值越来越重要，尤其是对于微小信号输出电路而言更是如此。电压放大电路是用于提高电压信号的装置，用于对弱信号进行放大，现有技术中通常会使用如图1所示的电压放大电路对待测电路中微小的电压信号进行放大以便于可以实时反映出该电路中电压的变化情况，图1中差分放大器101的两个输入端分别与待测电阻R0的输入端和输出端相连，由于差分放大器101“输入失调电压”与“输出轨至轨最小电压”这两个固定参数的存在，现有的电压放大电路无法精确反映出待测电阻对应电压信号的实时变化情况。

“输入失调电压”是指差分放大器的输入端输入电压为零时，其输出端输出的电压值的大小，“输出轨至轨最小电压”是指该差分放大器输出端的下限值，因此若在一个时间段中待测电路中的电压信号变化很小，甚至小于差分放大器的输入失调电压，此时该差分放大器在这个时间段中可能就会输出一个固定的电压值也即该差分放大器的输入失调电压，这样该差分放大器输出的电压值就无法准确反映出这一时段下该电路中电压信号实时的变化情况，另外，由于该待测电路的电压信号变化很小，所以经差分放大器放大后的电压值也可能很小，甚至可能会小于该差分放大器的输出轨至轨最小电压，所以此时该差分放大器在这个时间段下依旧会输出一个固定的电压值也即该差分放大器的输出轨至轨最小电压。也即现有技术中在对待测电路中的电压信号进行放大时，经放大后的电压信号的变化情况与该待测电路实际电压信号的变化情况可能并不匹配，若利用该差分放大器的输出电压值对该待测电路的电压信号进行测量分析，就会导致测量的精确度不高，因此，如何对一个电路中微小的电压信号进行放大以便于能精确实时地反应该电路的电压变化情况成为了亟待解决的重要问题。

发明内容

本发明实施例提供的电压放大电路、检测电路及其电路检测方法，主要解决的技术问题是：现有技术中在对待测电路中的微小电压信号进行放大处理时，经放大处理后的电压变化情况与该待测电路中电压信号的实际变化情况并不同步，导致不能通过放大的电压来准确反映该待测电路中电压信号实时变化情况的问题。

为解决上述技术问题，本发明实施例提供一种电压放大电路，包括：偏置电压电路与差分放大器；

所述偏置电压电路包括电压采集电路、电压输出电路以及连接于所述电压采集电路与所述电压输出电路之间的电压处理电路；所述电压采集电路与待测电子元件连接，用于采集所述待测电子元件两端的电压差后发送给所述电压处理电路；所述电压处理电路用于对所述电压差进行偏置电压叠加处理后发送给所述电压输出电路；所述电压输出电路与所述差分放大器连接，用于将所述叠加了偏置电压的电压差发送给所述差分放大器；

所述差分放大器用于对所述叠加了偏置电压的电压差进行放大并输出。

本发明实施例还提供一种检测电路，包括：

数字处理电路以及上述的电压放大电路，所述数字处理电路与所述电压放大电路中差分放大器的输出端相连，用于获取所述差分放大器的输出电压值，并将所述输出电压值除以所述差分放大器的放大倍数后减去所述偏置电压以得到所述待测电子元件两端的电压差。

本发明实施例还提供一种上述检测电路的电路检测方法，包括：

所述电压放大电路采集所述待测电子元件两端的电压差，并对所述电压差进行偏置电压叠加处理后进行放大并发送给所述数字处理电路；

所述数字处理电路将接收到的经偏置电压叠加处理并放大后的电压差除以所述差分放大器的放大倍数并减去所述偏置电压以得到所述待测电子元件两端的电压差。

本发明实施例还提供一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行前述的检测电路的电路检测方法。

本发明的有益效果是：

本发明实施例提供的电压放大电路、检测电路及其电路检测方法以及计算机存储介质，通过连接在待测电子元件与差分放大器之间的偏置电压电路采集该待测电子元件两端的电压差，并对采集的电压差进行偏置电压叠加处理后发送给差分放大器，差分放大器对叠加了偏置电压的电压差进行放大并输出，也即本申请提供的方案中，偏置电压电路在采集了待测电子元件上的电压降之后还会在该电压降的基础之上叠加一个偏置电压，因此发送给差分放大器的电压值就会大于该待测电子元件两端的实际电压差，这样，即使该待测电子元件两端的电压差很小，由于会为该电压降叠加偏置电压，所以发送给差分放大器的电压差也不至于过小，相对于现有技术中直接对采集得到的待测电子元件两端的电压降进行放大处理的方案而言，本申请从一定程度上解决了在对待测电路中的微小电压信号进行放大处理时，经放大处理后的电压变化情况与该待测电路中电压信号的实际变化情况不能同步的问题，提升了通过放大的电压来反应待测电路中电压信号实际变化情况的精度。

附图说明

图1为本发明现有电压放大电路的电路结构示意图；

图2为本发明实施例一中电压放大电路的电路结构示意图；

图3为本发明实施例一中第一种示例提供的电压放大电路的第一结构示意图；

图4为本发明实施例一中第一种示例提供的电压放大电路的第二结构示意图；

图5为本发明实施例一中第二种示例提供的电压放大电路的第一结构示意图；

图6为本发明实施例一中第二种示例提供的电压放大电路的第二结构示意图；

图7为本发明实施例二中检测电路的电路结构示意图；

图8为本发明实施例二中检测电路的电路检测方法的流程示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明实施例作进一步详细说明。

实施例一：

为了解决现有技术中在对待测电路中的微小电压信号进行放大处理时，经放大处理后的电压变化情况与该待测电路中电压信号的实际变化情况不能同步的问题，请参见图2所示，本实施例提供一种电压放大电路20，包括：偏置电压电路22与差分放大器23，其中，偏置电压电路包括电压采集电路221、电压输出电路223以及连接于电压采集电路221与电压输出电路223之间的电压处理电路222；电压采集电路221与待测电子元件21连接，用于采集待测电子元件21两端的电压差后发送给电压处理电路222；电压处理电路222用于对电压差进行偏置电压叠加处理后发送给电压输出电路223；电压输出电路223与差分放大器23连接，用于将叠加了偏置电压的电压差发送给差分放大器23；差分放大器23用于对叠加了偏置电压的电压差进行放大并输出。

由于偏置电压在采集完待测电子元件21两端的电压值后，会对采集得到的电压值进行偏置处理，在这个电压值的基础上叠加一个偏置电压，因此输送给差分放大器23的电压就会大于实际采集到的待测电子元件21两端的电压差。本实施例主要以两个示例对电压放大电路20进行说明。

示例一：

本实施例的第一种示例提供一种电压放大电路20，请参见图3所示，图3为第一种示例中电压放大电路20的结构示意框图。

本示例中的电压采集电路221包括第一电压采集子电路与第二电压采集子电路；电压输出电路包括第一电压输出子电路与第二电压输出子电路；电压处理电路包括第一电压处理子电路2221与第二电压处理子电路2222；第一电压处理子电路2221包括连接在第一电压采集子电路与第一电压输出子电路之间的第一压降模块22211以及与第一压降模块22211的输出端相连的第一压降辅助模块22212；第一电压采集子电路与所述待测电子元件21的输出端连接，用于采集待测电子元件21输出端电压值并发送至第一压降模块22211；第一压降模块22211与第一压降辅助模块22212用于对采集到的输出端电压值进行降压后通过第一压降模块22211的输出端与第一电压输出子电路发送给差分放大器进行放大；第二电压采集子电路与待测电子元件21的输入端连接，用于采集待测电子元件21输入端电压值并发送给第二电压处理子电路2222后经由第二电压输出子电路发送给差分放大器23进行放大。应当说明的是，本示例中的第二电压处理子电路2222可以是由导线短接的短路电路，也即是说该第二电压处理子电路上可以没有电压降。

假设第二电压采集子电路采集到的待测电子元件21输入端的电压值为U1，第一电压采集子电路采集到的待测电子元件21输出端的电压值为U2，由于第一电压处理子电路2221中的第一压降模块22211与第一压降辅助模块22212会对采集得到的电压进行降压处理，因此，从第一压降模块22211输出端输出的电压U3就应当小于U2，也即差分放大器23的输入电压为U1-U3，偏置电压为U2-U3，相对于现有输送给差分放大器23的电压为U1-U2的方案而言，本实施例中的U1-U3>U1-U2，因此可以相对提升通过放大的电压来反应待测电路中电压信号实际变化情况的精度。

应当理解的是，本实施例中的第一压降辅助模块22212与第一压降模块22211内部的电路结构并不受限，只要满足能够对待测电子元件21输出端的电压进行降压处理即可，例如，第一压降辅助模块22212与第一压降模块22211内部可以包括但不限于电阻、电感以及电容等电子元器件。应当理解的是，本实施例中的第一压降辅助模块22212的第一阻抗值可以远远大于第一压降模块22211的第二阻抗值。可选地，本示例中的第一压降辅助模块22212的第一阻抗值应当大于等于第一压降模块22211的第二阻抗值的1000倍。

为了更好的对本示例所提供的电压放大电路20进行说明，可以参见图4所示，下面以本示例中的第一压降辅助模块22212为第一电阻R1，第一压降模块22211为第二电阻R2为例来进行具体说明，本示例中第一电阻R1的一端与第二电阻R2的输出端连接，第一电阻R1的另一端接地，应当理解的是，在其他一些实施例中，第一电阻R1的一端与第二电阻R2的输出端连接，第一电阻R1的另一端也可以连接在一个提供恒定电压值的电路结构中。

为便于说明，这里假设待测电子元件21输入端的电压值为VIN，待测电子元件21的阻抗值为R，流入该待测电子元件21的电流为I，则该待测电子元件21上的电压降为IR，此时差分放大器23的输入端获取到的电压值ΔV₁为：

应当理解的是，ΔV₁-IR也即为本示例中偏置电压电路22为采集得到的待测电子元件21的电压差叠加的偏置电压Δ1的大小，因此，优选地，本示例中的R1应当远远大于R2，可选地，R1≥1000*R2，此时有：

此时偏置电压的大小为：

为了使差分放大器23能够反映出该待测电子单元微小的电压变化，优选地，本实施例中ΔV₁-IR应当大于等于预设电压阈值Umax，也即待测电子元件21输入端电压值与第二阻抗值之积与第一阻抗值与第二阻抗值之和的比值应当大于等于预设电压阈值,此时有：

所以本示例中在VIN一定的情况下，R1和R2都可以任意选择，只需满足ΔV₁-IR≥Umax即可。需要说明的是，本实施例中的预设电压阈值Umax可以大于等于差分放大器23的输入失调电压值V1，即Umax≥V1；或者也可以大于等于差分放大器23的输出电压为输出轨至轨最小电压时，该差分放大器23的输入端最大电压值的大小V2，即Umax≥V2，优选地，本示例中的Umax≥V1，且Umax≥V2。这样，即使待测电子元件21的电压变化很小，输入给差分放大器23的电压值也可以大于等于V1和V2，从而可以使差分放大器23的输出端也能准确反映出待测电子元件21的电压变化情况。

示例二：

本实施例的第二种示例也提供一种电压放大电路20，请参见图5所示，图5为第二种示例中电压放大电路20的结构示意框图。

本示例中的电压采集电路221包括第一电压采集子电路与第二电压采集子电路，需要说明的是，本实施例中的第一电压采集子电路与第二电压采集子电路可以是短接电路，也可以包括一些普通电路，例如滤波电路等等，电压输出电路223包括第一电压输出子电路与第二电压输出子电路；电压处理电路222包括第一电压处理子电路2221与第二电压处理子电路2222；第一电压处理子电路2221包括连接在第一电压采集子电路与第一电压输出子电路之间的第一压降模块22211以及与第一压降模块22211的输出端相连的第一压降辅助模块22212；第一电压采集子电路与待测电子元件21的输出端连接，用于采集待测电子元件21输出端电压值并发送至第一压降模块22211；第一压降模块22211与第一压降辅助模块22212用于对采集到的输出端电压值进行降压后通过第一压降模块22211的输出端与第一电压输出子电路发送给差分放大器进行放大；第二电压采集子电路与待测电子元件21的输入端连接，用于采集待测电子元件21输入端电压值并发送给第二电压处理子电路2222后经由第二电压输出子电路发送给差分放大器23进行放大；第二电压处理子电路2222还包括连接于第二电压采集子电路与第二电压输出子电路之间的第二压降模块22221以及与第二压降模块22221的输出端相连的第二压降辅助模块22222；第二压降模块22221与第二压降辅助模块22222用于对第二电压采集子电路采集到的待测电子元件21输入端电压值进行降压后，通过第二压降模块22221的输出端和第二电压输出子电路发送给差分放大器23进行放大。

本示例中为了使第二采集子电路中的电压降小于第一采集子电路中的电压降，也即为了使输入差分放大器23的电压大于待测电子元件21上实际的电压差，本示例中第二压降模块22221的第三阻抗值与第二压降辅助模块22222的第四阻抗值之比应当小于第一压降模块22211的第二阻抗值与第一压降辅助模块22212的第一阻抗值之比。

为了更好的对本示例所提供的电压放大电路20进行说明，可以参见图6所示，下面以本示例中的第一压降辅助模块22212为第一电阻R1，第一压降模块22211为第二电阻R2，第二压降模块22221为第三电阻R3，第二压降辅助模块22222为第四电阻R4为例来进行具体说明，本示例中第一电阻R1的一端与第二电阻R2的输出端连接，第一电阻R1的另一端接地，应当理解的是，在其他一些实施例中，第一电阻R1的一端与第二电阻R2的输出端连接，第一电阻R1的另一端也可以连接在一个提供恒定电压值的电路结构中。同样的，本示例中第四电阻R4的一端与第三电阻R3的输出端连接，第四电阻R4的另一端接地，应当理解的是，在其他一些实施例中，第四电阻R4的一端与第三电阻R3的输出端连接，第四电阻R4的另一端也可以连接在一个提供恒定电压值的电路结构中。

同样的，为便于说明，这里假设待测电子元件21输入端的电压值为VIN，待测电子元件21的阻抗值为R，流入该待测电子元件21的电流为I，则该待测电子元件21上的电压降为IR，此时差分放大器23的输入端获取到的电压值ΔV₂为：

应当理解的是，ΔV₂-IR也即为本示例中偏置电压电路22为采集得到的待测电子元件21的电压差叠加的偏置电压的大小。因此，优选地，本示例中的R1应当远远大于R2，此时偏置电压Δ2为：

由于，本示例中第二压降模块222212221的第三阻抗值与第二压降辅助模块222222222的第四阻抗值之比应当小于第一压降模块222112211的第二阻抗值与第一压降辅助模块222122212的第一阻抗值之比，也即是说R3/R4<R2/R1，也即由R4远远大于R3，可选地，本示例中R1≥1000*R2，R4≥1000*R3，此时有：

为了使差分放大器23能够反映出该待测电子单元微小的电压变化，优选地，本实施例中ΔV₁-IR应当大于等于预设电压阈值Umax，也即电子元件输入端电压值与所述第四阻抗值之积与所述第四阻抗值与所述第三阻抗值之和的比值减去所述电子元件输入端电压值与所述第一阻抗值之积与所述第一阻抗值与所述第二阻抗值之和的比值大于等于预设电压阈值，此时有：

所以本示例中在VIN一定的情况下，R1、R2、R3以及R4都可以任意选择，只需满足ΔV₂-IR≥Umax即可。需要说明的是，本实施例中的预设电压阈值Umax可以大于等于差分放大器23的输入失调电压值V1，即Umax≥V1；或者也可以大于等于差分放大器23的输出电压为输出轨至轨最小电压时，该差分放大器23的输入端最大电压值的大小V2，即Umax≥V2，优选地，本示例中的Umax≥V1，且Umax≥V2。这样，即使待测电子元件21的电压变化很小，输入给差分放大器23的电压值也可以大于等于V1和V2，从而可以使差分放大器23的输出端也能准确反映出待测电子元件21的电压变化情况。

最后需要说明的是，示例二相比于示例一，通过在第二采集子电路中也设置相应的压降模块与压降辅助模块，可以使第一压降模块22211与第一压降辅助模块22212的选取更加多样化。因为若仅通过示例一的方式为采集到的待测电子元件21两端的电压差叠加偏置电压，往往需要保证第一压降模块22211和第一压降辅助模块22212具有较高的阻抗值，这就会对第一压降模块22211与第一压降辅助模块22212的具体选取或者实现方式有限制。

本发明实施例提供的电压放大电路，通过连接在待测电子元件与差分放大器之间的偏置电压电路采集该待测电子元件两端的电压差，并对采集的电压差进行偏置电压叠加处理后发送给差分放大器，差分放大器对叠加了偏置电压的电压差进行放大并输出，也即本申请提供的方案中，偏置电压电路在采集了待测电子元件上的电压降之后还会在该电压降的基础之上叠加一个偏置电压，因此发送给差分放大器的电压值就会大于该待测电子元件两端的实际电压差，从一定程度上解决了在对待测电路中的微小电压信号进行放大处理时，经放大处理后的电压变化情况与该待测电路中电压信号的实际变化情况不能同步的问题。

实施例二：

请参见图7所示，本实施例在实施例一的基础上提供一种检测电路，包括数字处理电路24以及如实施例一中的任意一种电压放大电路20，本实施例中的数字处理电路24与电压放大电路20中差分放大器23的输出端相连，用于获取差分放大器23的输出电压值，并将获取到的输出电压值除以差分放大器23的放大倍数后减去偏置电压以得到待测电子元件两端的电压差。在一些实施例中，本实施例中的数字处理电路24还可以将计算得到的电压差除以该待测电子元件的阻抗值以得到流过该待测电子元件的电流大小，这样便可以对该待测电子元件的电压或者电流进行检测。需要说明的是，本实施例中的数字电路24中还可以包括模数采集器以从差分放大器的输出端采集电压值。

对于一个检测电路而言，其内部的数字处理电路24与电压放大电路20往往是固定的，因此电压放大电路20内各电子元件的阻抗值也都是固定且已知的。下面分别针对实施例一中的示例一与示例二进行说明，假设本实施例中的差分放大器23的放大倍数为P。

对于示例一而言，若第一压降辅助模块为第一电阻R1，第一压降模块为第二电阻R2，且第一电阻R1的一端与第二电阻R2的输出端连接，第一电阻R1的另一端接地，待测电子元件输入端的电压值为VIN，待测电子元件的阻抗值为R，流入该待测电子元件的电流为I，则该待测电子元件上的电压降为IR。假设数字处理电路24获取到的电压值为ΔU1，数字处理电路24可以通过如下公式计算以得到待测电子元件两端的电压差IR：

优选地，为便于进行测量，本实施例中的VIN可以是一个恒定的电源电压，当然了，本实施例中的待测电子元件的输入端也可以连接在一个提供恒定电压值的电路结构中。

对于示例二而言，若第一压降辅助模块为第一电阻R1，第一压降模块为第二电阻R2，第二压降模块为第三电阻R3，第二压降辅助模块为第四电阻R4，且第一电阻R1的一端与第二电阻R2的输出端连接，第一电阻R1的另一端接地，第四电阻R4的一端与第三电阻R3的输出端连接，第四电阻R4的另一端接地，待测电子元件输入端的电压值为VIN，待测电子元件的阻抗值为R，流入该待测电子元件的电流为I，则该待测电子元件上的电压降为IR。假设数字处理电路24获取到的电压值为ΔU2，数字处理电路24可以通过如下公式计算以得到待测电子元件两端的电压差IR：

优选地，为便于进行测量，本实施例中的VIN可以是一个恒定的电源电压,当然了，本实施例中的待测电子元件的输入端也可以连接在一个提供恒定电压值的电路结构中，优选地，本实施例中的R<<R2<<R1,且R<<R3<<R4,R2＝R3,R4>R5。

还应当说明的是，本实施例中实现数字处理电路24的功能除了可以通过搭建相应的硬件电路实现以外，还可以将实现该数字处理电路24功能的代码算法构造于处理器或者控制器内。

本实施例在上述检测电路的基础上提供一种检测电路的电路检测方法，请参见图8所示，包括：

S801：电压放大电路采集待测电子元件两端的电压差，并对该电压差进行偏置电压叠加处理后进行放大并发送给数字处理电路。

S802：数字处理电路将接收到的经偏置电压叠加处理并放大后的电压差除以差分放大器的放大倍数并减去偏置电压，以得到待测电子元件两端的电压差。

通过本发明实施例提供的检测电路以及检测电路的电路检测方法，在对待测电子元件进行检测时，是可以使得在待测电子元件的电压变化很小时，也能通过电压放大电路输出一个稳定的值来精确反映待测电子元件两端电压差的变化，从而提高了对小电压检测的精度。

显然，本领域的技术人员应该明白，上述本发明实施例的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在计算机存储介质(ROM/RAM、磁碟、光盘)中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。所以，本发明不限制于任何特定的硬件和软件结合。

以上内容是结合具体的实施方式对本发明实施例所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种电压放大电路，其特征在于，包括：偏置电压电路与差分放大器；

所述偏置电压电路包括电压采集电路、电压输出电路以及连接于所述电压采集电路与所述电压输出电路之间的电压处理电路；所述电压采集电路与待测电子元件连接，用于采集所述待测电子元件两端的电压差后发送给所述电压处理电路；所述电压处理电路用于对所述电压差进行偏置电压叠加处理后发送给所述电压输出电路；所述电压输出电路与所述差分放大器连接，用于将所述叠加了偏置电压的电压差发送给所述差分放大器；

所述差分放大器用于对所述叠加了偏置电压的电压差进行放大并输出。

2.如权利要求1所述的电压放大电路，其特征在于，所述电压采集电路包括第一电压采集子电路与第二电压采集子电路；所述电压输出电路包括第一电压输出子电路与第二电压输出子电路；所述电压处理电路包括第一电压处理子电路与第二电压处理子电路；所述第一电压处理子电路包括连接在所述第一电压采集子电路与所述第一电压输出子电路之间的第一压降模块以及与所述第一压降模块的输出端相连的第一压降辅助模块；所述第一电压采集子电路与所述待测电子元件的输出端连接，用于采集所述待测电子元件输出端电压值并发送至所述第一压降模块；所述第一压降模块与所述第一压降辅助模块用于对所述采集到的输出端电压值进行降压后通过所述第一压降模块的输出端与所述第一电压输出子电路发送给所述差分放大器进行放大；所述第二电压采集子电路与所述待测电子元件的输入端连接，用于采集所述待测电子元件输入端电压值并发送给所述第二电压处理子电路后经由所述第二电压输出子电路发送给所述差分放大器进行放大。

3.如权利要求2所述的电压放大电路，其特征在于，所述第一压降辅助模块的第一阻抗值大于等于所述第一压降模块的第二阻抗值的1000倍。

4.如权利要求3所述的电压放大电路，其特征在于，所述第一压降辅助模块为第一电阻，所述第一压降模块为第二电阻，所述第一电阻的一端与所述第二电阻的输出端连接，所述第一电阻的另一端接地。

5.如权利要求4所述的电压放大电路，其特征在于，所述待测电子元件输入端电压值与所述第二阻抗值之积与所述第一阻抗值与所述第二阻抗值之和的比值大于等于预设电压阈值。

6.如权利要求3所述的电压放大电路，其特征在于，所述第二电压处理电路还包括连接于所述第二电压采集子电路与所述第二电压输出子电路之间的第二压降模块以及与所述第二压降模块的输出端相连的第二压降辅助模块；所述第二压降模块与所述第二压降辅助模块用于对所述第二电压采集子电路采集到的所述待测电子元件输入端电压值进行降压后，通过所述第二压降模块的输出端和所述第二电压输出子电路发送给所述差分放大器进行放大；

所述第二压降模块的第三阻抗值与所述第二压降辅助模块的第四阻抗值之比小于所述第二阻抗值与所述第一阻抗值之比。

7.如权利要求6所述的电压放大电路，其特征在于，所述第一压降辅助模块为第一电阻，所述第一压降模块为第二电阻，所述第一电阻的一端与所述第二电阻的输出端连接，所述第一电阻的另一端接地；所述第二压降辅助模块为第四电阻，所述第二压降模块为第三电阻，所述第四电阻的一端与所述第三电阻的输出端连接，所述第四电阻的另一端接地。

8.如权利要求7所述的电压放大电路，其特征在于，所述电子元件输入端电压值与所述第四阻抗值之积与所述第四阻抗值与所述第三阻抗值之和的比值减去所述电子元件输入端电压值与所述第一阻抗值之积与所述第一阻抗值与所述第二阻抗值之和的比值大于等于预设电压阈值。

9.一种检测电路，包括数字处理电路以及如权利要求1-8任一项所述的电压放大电路，所述数字处理电路与所述电压放大电路中差分放大器的输出端相连，用于获取所述差分放大器的输出电压值，并将所述输出电压值除以所述差分放大器的放大倍数后减去所述偏置电压以得到所述待测电子元件两端的电压差。

10.一种如权利要求9所述的检测电路的电路检测方法，包括：

所述电压放大电路采集所述待测电子元件两端的电压差，并对所述电压差进行偏置电压叠加处理后进行放大并发送给所述数字处理电路；

所述数字处理电路将接收到的经偏置电压叠加处理并放大后的电压差除以所述差分放大器的放大倍数并减去所述偏置电压，以得到所述待测电子元件两端的电压差。