CN108964426A - 一种同步整流管的控制芯片及ac-dc系统 - Google Patents

Abstract

本发明公开了一种同步整流管的控制芯片及AC‑DC系统，控制芯片包括VCC电源产生电路、VCC欠压比较器、参考电压电流产生电路、内部电源VDD产生电路、逻辑电路、同步整流管开启比较器、高压MOS管、驱动电路、同步整流管关断比较器、CCM工作机制电路和PEAK‑LOAD工作机制电路，其中，所述VCC电源产生电路连接所述VCC欠压比较器、内部电源VDD产生电路和驱动电路，所述内部电源VDD产生电路还连接所述高压MOS管的栅极，所述VCC欠压比较器还连接逻辑电路和PEAK‑LOAD工作机制电路。本发明通过检测同步整流管漏极电压信号、VCC信号及SEL引脚信号来实现对PEAK‑LOAD工作机制电路进行控制，可以有效的避免原次边功率管共通现象，兼容具有PEAK‑LOAD功能的原边驱动芯片，大大降低系统的风险，提高可靠性。

Description

一种同步整流管的控制芯片及AC-DC系统

技术领域

本发明涉及AC-DC开关电源领域，特别涉及一种同步整流管的控制芯片及AC-DC系统。

背景技术

随着开关电源对效率的需求日趋严苛，利用同步整流MOS管来替代续流肖特基二极管成为了主流的技术趋势。

但是当同步整流MOS管控制器和原边主开关信号没有直接通信时，如何有效避免原边的功率管和次边的同步整流管同时导通现象（原次边共通）成为关键技术。

对于无PEAK-LOAD功能的原边芯片来说，目前市面上的同步整流控制器技术已经相对成熟，没有特别的技术难点。所谓的PEAK-LOAD功能是，在系统起电的过程中将AC-DC系统输出功率提高一倍，用来满足系统快速起电的需求，当输出电压建立之后便恢复正常工作模式。而提高输出功率的措施有2种，一是提高峰值电流，二是提高工作频率，但是提高峰值电流存在电感电流饱和的风险，所以一般的设计都是将工作频率加倍来实现。所以对于具有PEAK-LOAD功能的原边控制芯片来说，在系统软启动结束之后会迅速切入频率加倍模式，当输出建立之后便退出倍频模式。而这种原边频率的突然变化一定会引起原次边共通现象。一般来说，AC-DC系统在启电、输出短路后恢复、输出过压后恢复时都会出现原边VCC电压上电的过程，而每一次的原边VCC电压上电过程都伴随有频率突然加倍的现象，进一步引起所谓的原次边共通问题。上述原次边共通会导致次级的电感电流发生倒灌及原边功率管的电流出现很大的尖刺，倒灌越是严重，这种尖刺越大。而这种严重的尖刺电流会影响功率管长期工作的可靠性，更为严重的是，过高的尖刺电流会引起原次边功率管漏端出现尖刺电压，进一步会导致功率管直接损坏。

可见，对与需要兼容具有PEAK-LOAD功能的原边芯片来说，目前同步整流器控制方法存在很大的改进空间。

因而现有技术还有待改进和提高。

发明内容

鉴于上述现有技术的不足之处，本发明的目的在于提供一种同步整流管的控制芯片及AC-DC系统，使得同步整流管可以兼容具有PEAK-LOAD功能的原边控制芯片，避免出现原次边共通现象。

为了达到上述目的，本发明采取了以下技术方案：

一种同步整流管的控制芯片，包括芯片本体以及设置在所述芯片本体内部的电路，芯片本体内部的电路包括：

VCC电源产生电路，用于产生稳定的VCC电压为内部电源VDD产生电路和驱动电路供电；

VCC欠压比较器，用于检测VCC电压并输出一个电源稳定信号来控制逻辑电路及PEAK-LOAD工作机制电路；

参考电压电流产生电路，用于产生基准电压信号和基准电流信号；

内部电源VDD产生电路，用于产生供电信号为非VCC供电的模块电路供电；

逻辑电路，用于产生PWM信号并控制驱动电路的工作状态；

同步整流管开启比较器，用于根据根据检测到的信号输入引脚的电压产生同步整流管开启信号；

高压MOS管，用于检测信号输入引脚的电压为负压时的电压值；

驱动电路，用于驱动同步整流管；

同步整流管关断比较器，用于根据所述高压MOS管检测到的信号输入引脚的电压产生同步整流管关断信号；

CCM工作机制电路，用于使所述控制芯片可工作在电感电流连续模式；

PEAK-LOAD工作机制电路，用于使所述控制芯片可兼容具有PEAK-LOAD功能的原边驱动芯片；

其中，所述VCC电源产生电路连接所述VCC欠压比较器、内部电源VDD产生电路和驱动电路，所述内部电源VDD产生电路还连接所述高压MOS管的栅极和参考电压电流产生电路，所述VCC欠压比较器还连接逻辑电路和PEAK-LOAD工作机制电路，所述高压MOS管的源极连接同步整流管开启比较器的反相输入端、同步整流管关断比较器的反相输入端、CCM工作机制电路和PEAK-LOAD工作机制电路，所述同步整流管开启比较器的同相输入端输入第一电压，所述同步整流管关断比较器的同相输入端输入第二电压，所述同步整流管开启比较器的输出端、所述同步整流管关断比较器的输出端、CCM工作机制电路和PEAK-LOAD工作机制电路均连接所述逻辑电路，所述逻辑电路还连接所述驱动电路，所述高压MOS管的漏极连接控制芯片的信号输入引脚。

所述的同步整流管的控制芯片中，所述PEAK-LOAD工作机制电路包括：

脉冲检测模块，用于判断控制芯片的信号输入引脚是否有高低变化的频率信号；

第一计数模块，用于计时第一时间；

第二计数模块，用于计时第二时间；

振荡模块，用于给所述第一计数模块和第二计数模块提供基准频率信号；

与门；

使能模块，用于根据控制芯片的使能引脚的配置状态输出使能信号到所述与门；

所述脉冲检测模块的输入端连接所述高压MOS管的源极，所述脉冲检测模块的输出端连接所述第二计数模块，所述第一计数模块、第二计数模块和振荡模块均连接VCC欠压比较器，所述振荡模块还连接所述第一计数模块和第二计数模块，所述第一计数模块还连接与门的第一输入端，所述使能模块的输入端连接控制芯片的使能引脚，输入使能信号，所述使能模块的输出端连接与门的第二输入端，所述与门的输出端连接逻辑电路。

所述的同步整流管的控制芯片中，所述芯片本体上设置有若干个与芯片本体内部的电路相连的引脚，所述引脚包括电源输入引脚、电源输出引脚、信号输入引脚、信号输出引脚、使能引脚和接地引脚。

一种AC-DC系统，包括交流输入整流电路、电感漏感尖刺吸收电路、变压器、原边控制芯片、原边功率管、输出负载、同步整流管、第一电容、第二电容以及如上所述的同步整流管的控制芯片；

其中，所述交流输入整流电路、电感漏感尖刺吸收电路、变压器和输出负载依次连接，所述电感漏感尖刺吸收电路还连接原边功率管的漏极，所述原边功率管的栅极连接原边控制芯片，所述原边控制芯片还连接第二电容的一端，所述第二电容的另一端、交流输入整流电路和原边功率管的源极均接地，所述变压器的副边绕组还连接所述所述同步整流管的漏极和同步整流管的控制芯片的SW引脚，所述同步整流管的源极还连接所述输出负载，所述同步整流管的栅极还连接所述同步整流管的控制芯片的GATE引脚，所述同步整流管的控制芯片的VCC引脚输入VCC电压、也连接第一电容的一端，所述第一电容的另一端和同步整流管的控制芯片的GND引脚接地。

相较于现有技术，本发明提供的同步整流管的控制芯片及AC-DC系统中，所述控制芯片包括VCC电源产生电路、VCC欠压比较器、参考电压电流产生电路、内部电源VDD产生电路、逻辑电路、同步整流管开启比较器、高压MOS管、驱动电路、同步整流管关断比较器、CCM工作机制电路和PEAK-LOAD工作机制电路，其中，所述VCC电源产生电路连接所述VCC欠压比较器、内部电源VDD产生电路和驱动电路，所述内部电源VDD产生电路还连接所述高压MOS管的栅极，所述VCC欠压比较器还连接逻辑电路和PEAK-LOAD工作机制电路。本发明通过检测同步整流管漏极电压信号、VCC信号及SEL引脚信号来实现对PEAK-LOAD工作机制电路进行控制，可以有效的避免原次边功率管共通现象，有效兼容了具有PEAK-LOAD功能的原边驱动芯片，大大降低了系统的风险，提高了可靠性。

附图说明

图1为现有的AC-DC系统的原理图。

图2为不兼容PEAK-LOAD功能的同步整流控制器工作时的原次边电压电流波形图。

图3为本发明提供的同步整流管的控制芯片的原理图。

图4为本发明提供的同步整流管的控制芯片中，所述PEAK-LOAD工作机制电路的原理图。

图5为本发明提供的AC-DC系统的原理图。

图6为利用本发明提供的同步整流管的控制芯片工作时的AC-DC系统的原次边电压电流波形。

图7为本发明提供的AC-DC系统在轻载时，原边功率管的波形与本发明中第二计数模块的计时时间的对比图。

图8为本发明提供的AC-DC系统在轻载时发生输出过压保护后，应用本发明提供的同步整流管的控制芯片的工作原理波形图。

具体实施方式

本发明提供一种同步整流管的控制芯片及AC-DC系统，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图3，本发明提供的一种同步整流管的控制芯片，包括芯片本体以及设置在所述芯片本体内部的电路，芯片本体内部的电路包括VCC电源产生电路101、VCC欠压比较器102、参考电压电流产生电路103、内部电源VDD产生电路104、逻辑电路105、同步整流管开启比较器106、高压MOS管107、驱动电路108、同步整流管关断比较器109、CCM工作机制电路110和PEAK-LOAD工作机制电路111，其中，所述VCC电源产生电路101连接所述VCC欠压比较器102、内部电源VDD产生电路104和驱动电路108，所述内部电源VDD产生电路104还连接所述高压MOS管107的栅极和参考电压电流产生电路103，所述VCC欠压比较器102还连接逻辑电路105和PEAK-LOAD工作机制电路111，所述高压MOS管107的源极连接同步整流管开启比较器106的反相输入端、同步整流管关断比较器109的反相输入端、CCM工作机制电路110和PEAK-LOAD工作机制电路111，所述同步整流管开启比较器106的同相输入端输入第一电压，所述同步整流管关断比较器109的同相输入端输入第二电压，所述同步整流管开启比较器106的输出端、所述同步整流管关断比较器109的输出端、CCM工作机制电路110和PEAK-LOAD工作机制电路111均连接所述逻辑电路105，所述逻辑电路105还连接所述驱动电路108，所述高压MOS管107的漏极连接控制芯片的信号输入引脚。

具体来说，所述VCC电源产生电路101用于产生稳定的VCC电压为内部电源VDD产生电路104和驱动电路108供电，其具体为一个高压LDO电路，可产生一个稳定的VCC电压；所述VCC欠压比较器102用于检测VCC电压并输出一个电源稳定信号VCC_OK来控制逻辑电路105及PEAK-LOAD工作机制电路111；所述参考电压电流产生电路103用于产生基准电压信号和基准电流信号；所述内部电源VDD产生电路104用于产生供电信号为非VCC供电的模块电路供电，具体为参考电压电流产生电路103和高压MOS管的栅极输入供电信号；所述逻辑电路105用于PWM信号并控制驱动电路的工作状态；所述同步整流管开启比较器106用于根据根据检测到的信号输入引脚的电压产生同步整流管开启信号SR_ON；所述高压MOS管107用于检测信号输入引脚的电压为负压时的电压值，同时还能承受信号输入引脚输入的高电压，具体实施时，所述高压MOS管为N沟道MOS管；所述驱动电路108用于驱动同步整流管；所述同步整流管关断比较器109用于根据所述高压MOS管检测到的信号输入引脚的电压产生同步整流管关断信号SR_ON；所述CCM工作机制电路110用于使所述控制芯片可工作在电感电流连续模式；所述PEAK-LOAD工作机制电路111用于使所述控制芯片可兼容具有PEAK-LOAD功能的原边驱动芯片。

本发明相较于现有技术，在无需与原边进行通信的情况下，可通过检测同步整流管漏极电压信号、VCC信号和使能信号来实现对PEAK-LOAD工作机制电路111进行控制，避免了原次边共通现象，大大降低了系统的风险，提高了可靠性。

进一步来说，请参阅图4，所述PEAK-LOAD工作机制电路111包括脉冲检测模块1111、第一计数模块1113、第二计数模块1112、振荡模块1114、与门1115和使能模块1116，其中，所述脉冲检测模块1111的输入端连接所述高压MOS管的源极，所述脉冲检测模块1111的输出端连接所述第二计数模块1112，所述第一计数模块1113、第二计数模块1112和振荡模块1114均连接VCC欠压比较器102，所述振荡模块1114还连接所述第一计数模块1113和第二计数模块1112，所述第一计数模块1113还连接与门的第一输入端，所述使能模块1116的输入端连接控制芯片的使能引脚，输入使能信号，所述使能模块1116的输出端连接与门的第二输入端，所述与门1116的输出端连接逻辑电路105。

具体来说，所述脉冲检测模块1111用于判断控制芯片的信号输入引脚是否有高低变化的频率信号，通过利用高压MOS管输入的电压信号判断信号输入引脚是否有高低变化的频率信号；所述第一计数模块1113用于计时第一时间T1并输出计时信号到与门1115；所述第二计数模块1112用于计时第二时间T2；所述振荡模块1114用于给所述第一计数模块1113和第二计数模块1112提供基准频率信号；所述使能模块1116用于根据控制芯片的使能引脚的配置状态输出使能信号到所述与门1115，即当控制芯片的使能引脚接地时使能信号为高电平时，所述PEAK-LOAD工作机制电路111的输出信号BLANK由所述第一计数模块1113输出的计时信号和所述使能模块输出的使能信号来决定，当控制芯片的使能引脚悬空时使能信号为低电平，此时所述PEAK-LOAD工作机制电路111的输出信号BLANK被强制为低电平，此时本发明所提供的控制芯片的PEAK-LOAD功能被屏蔽而不再有效。

应当理解的是，上述各个电路或模块即芯片本体内部的电路的一部分，其也可以写成CCM工作机制模块、驱动模块、使能电路等。所述同步整流管的控制芯片的内部集成了各个单元（即各个电路），使得同步整流管的控制芯片的功能大大增加。

进一步来说，请继续参阅图1，所述芯片本体上设置有若干个与芯片本体内部的电路相连的引脚，所述引脚包括电源输入引脚VCC、电源输出引脚VOUT、信号输入引脚SW、信号输出引脚GATE、使能引脚SEL和接地引脚GND，所述高压MOS管的漏极连接信号输入引脚SW，所述VCC电源产生电路101连接电源输入引脚VCC和电源输出引脚VOUT，所述PEAK-LOAD工作机制电路111连接使能引脚SEL，所述驱动电路连接信号输出引脚GATE。

基于上述同步整流管的控制芯片，本发明还相应的提供一种AC-DC系统，包括交流输入整流电路110、电感漏感尖刺吸收电路120、变压器130、原边控制芯片140、原边功率管150、输出负载160、同步整流管170、第一电容190、第二电容200以及如上述实施例所述的同步整流管的控制芯片180，其中，所述交流输入整流电路110、电感漏感尖刺吸收电路120、变压器130和输出负载160依次连接，所述电感漏感尖刺吸收电路120还连接原边功率管150的漏极，所述原边功率管150的栅极连接原边控制芯片，所述原边控制芯片还连接第二电容的一端，所述第二电容的另一端、交流输入整流电路110和原边功率管150的源极均接地，所述变压器130的副边绕组还连接所述所述同步整流管170的漏极和同步整流管的控制芯片180的SW引脚，所述同步整流管170的源极还连接所述输出负载160，所述同步整流管170的栅极还连接所述同步整流管的控制芯片180的GATE引脚，所述同步整流管的控制芯片180的VCC引脚输入VCC电压、也连接第一电容190的一端，所述第一电容190的另一端和同步整流管的控制芯片180的GND引脚接地。

为了更好的理解本发明，以下针对图1-图8对本发明的方案进行详细说明：

首先请参阅图1和图2，在利用现有的同步整流管的控制芯片的AC-DC系统中，所述AC-DC系统包括交流输入整流电路10、电感漏感尖刺吸收电路20、变压器30、原边控制芯片40、原边功率管50、输出负载60、同步整流管70、现有同步整流管控制器80、现有控制器的VCC电容90、原边控制芯片的VCC电容100，其中，所述原边控制芯片40是具有PEAK-LOAD功能的驱动芯片，而所述同步管控制器80不兼容原边的PEAK-LOAD功能，那么系统上电过程中电压及电流波形如图2所示。

由图2可知，当原边控制芯片40的供电电压VCC_PRI建立之后，芯片开始工作，所述原边功率管50的栅极电压Vg1按一定的频率开启或关断，同时同步整流管的栅极电压Vg2也开始按照同样的频率开始开启或关断，系统输出电压Vout开始逐步上升。由图2知，在系统上电过程中的t1时刻点，同步整流管的栅极电压Vg2仍然是高电平，所述原边功率管50的栅极电压Vg1由于系统工作频率突然加倍而提前变为高电平，此时原边功率管及次边的同步整流管的栅极电压同时为高电平，发生了前面所述的原次边共通现象。且由图2可知，原次边共通的时间点从t1到t2，延时为td，且td的大小由同步管关断比较器的延时及系统延时共同决定，为几十到百nS量级，所述原边功率管50的峰值电流为Ip1，其值可能会达到正常峰值电流的10倍或者更高，所述同步整流管70的峰值电流Ip2的绝对值同样可以达到正常电流的10倍或者更高。可见Ip1及Ip2的电流值都远大于相应的功率管的电流能力，其中Ip2为负，电流方向从所述同步整流管70的漏极流向大地。上述Ip1及Ip2对于一个正常的AC-DC系统来说都是异常电流波形，会引起系统的可靠性问题。

而利用本发明提供的同步整流管的控制芯片后，可以有效避免上述情况发生，具体来说，在系统起电过程中，本发明通过强制关断图5所示的同步整流管170来实现兼容具有PEAK-LOAD功能的原边芯片，而强制关断的时间是所述第一计数模块1113计时而得的时间T1，此时间T1远大于AC-DC系统在满载低压情况下系统建立所需的时间T，待T1时间结束之后，所述同步整流管170方可正常的开启与关断。但是原边每次的VCC电压VCC_Pri重启都会伴随有PEAK-LOAD的出现，而且有3种情形可以导致原边的VCC电压VCC_Pri发生重启，分别为系统第一次上电、系统输出短路后恢复、系统输出过压后再恢复。

以下针对这三种情况分别进行说明：

其一，第一次上电时Vout电压从0开始上升，本发明中同步整流管的控制芯片的VCC电压VCC_Sec也会逐渐从0开始上升，当VCC_Sec电压达到内设的UVLO阈值之后，图3中所示的VCC_OK信号由低电平转为高电平，所述第一计数模块1113开始计数，直到计数到T1时间后其输出信号Count1由低电平转为高电平，即在T1时间内Count1一直保持为低电平，同步整流管被强制关断，此过程的工作波形如图6所示，T1结束后所述同步整流管170方可正常的开启和关断。

其二，当AC-DC系统的输出发生短路及过载时，原边检测发现Vout电压过低触发了原边的输出短路保护功能，此时图5所示的原边功率管150保持关断状态，第二电容200先放电后重启。如前所述，VCC_Pri电压重新上电的同时会伴随着PEAK-LOAD功能再次开始工作。此时，对于本发明的同步整流控制器而言，VCC_Sec电压由于其供电电源Vout短路到地或者已经掉电到很低的电压同样需要重新从0开始建立，而此次VCC_Sec的建立如同系统第一次上电的情况，其工作波形同样如图6所示，当VCC_Sec达到内设的UVLO阈值之后，图3中所示的VCC_OK信号由低电平转为高电平，所述第一计数模块1113开始计数，在T1时间内COUNT1一直保持为低电平，同步整流管被强制关断，T1结束后所述同步整流管170方可正常的开启和关断。

其三，当系统输出发生过压时，触发了原边控制芯片的输出过压保护功能，此时图5所示的原边功率管150保持关断状态，原边的第二电容200先放电后重启。对于系统输出过压保护时，有二种情况需要考虑。一是，当输出负载较大时发生过压，那么在原边的第二电容200放电再充电的过程中，图5所示的负载电容C3的能量会被负载R2很快释放到0，对于本发明的同步整流管的控制芯片180而言，VCC_Sec电压由于其供电电源Vout电压掉电到0伏电压，系统再次起电时，VCC_Sec电压同样需要重新从0开始建立，而此次VCC_Sec的建立如同系统第一次上电的情况，其工作波形同样如图6所示，当VCC_Sec达到内设的UVLO阈值之后，图1中所示的VCC_OK信号由低电平转为高电平，所述计数器1电路1113开始计数，在T1时间内COUNT1一直保持为低电平，同步整流管被强制关断，T1结束后所述同步整流管170方可正常的开启和关断；二是，当输出负载为轻载时发生过压，那么在原边VCC电容放电再充电的过程中，负载对图4所示的负载电容C3的能量进行缓慢释放，所以输出电压Vout开始缓慢下降，同时由于本发明的同步整流管的控制芯片180的静态工作电流很小，约200uA左右，所以对于输出电容是2*680uF的电容在2S内Vout电压的变化量只是0.3V左右，可见本发明的同步整流管的控制芯片180的静态工作电流对输出电压的影响很小，所以就会出现如下现象，当图4所述原边VCC电容200上的电压VCC_Pri重启之后（重启过程一般需要1~2S的时间），系统输出电压虽然下降到正常的输出电压之下，但是仍然足够高到让所述同步整流管的控制芯片180的VCC电压VCC_Sec仍然会保持为正常的工作电压，VCC_OK信号一直保持为高电平无法对图4所示的第一计数模块1113进行重置，可是当原边的第二电容200的电压VCC_Pri重启之后判断发现系统输出电压Vout仍然低于正常值，仍然会启动PEAK-LOAD功能，由于上述VCC_OK信号无法对图4所示的第一计数模块1113进行重置，本发明通过引入图4所示的第二计数模块1112对所述的第一计数模块1113进行重置。在上述情况下，当原边被触发了过压保护之后，原边的第二电容200的电压开始重启，原边功率管150保持关断状态，此时图4所示的同步整流管170的漏端电压的SW信号没有高低变化的脉冲信号产生。此时图4所示的脉冲检测电路1111通过间接的检测SWint信号而发现原边停止了开关信号，并启动图4所示的第一计数模块1112开始计时T2时间，计时时间T2一定要远大于系统处于空载时降频模式下2簇频率脉冲之间的时间间隔，如图7所示。当第二计数模块1112计时达到T2时间后，会对所述第一计数模块1113进行重置，以便于第一计数模块1113能够再次开始计数，当原边的第二电容200重启后，所述脉冲检测电路1111检测发现SW脚再次出现脉冲信号时，所述第二技术模块1112不再对所述第一计数模块1113进行重置，所述第一计数模块1113再次开始计时T1时间，在此时间内图5所示的同步整流管170保持关断，T1时间结束之后，所述同步管170开始正常的开启与关断。其工作原理波形如图8所示。

综上所述，本发明提供的同步整流管的控制芯片及AC-DC系统中，所述控制芯片包括VCC电源产生电路、VCC欠压比较器、参考电压电流产生电路、内部电源VDD产生电路、逻辑电路、同步整流管开启比较器、高压MOS管、驱动电路、同步整流管关断比较器、CCM工作机制电路和PEAK-LOAD工作机制电路，其中，所述VCC电源产生电路连接所述VCC欠压比较器、内部电源VDD产生电路和驱动电路，所述内部电源VDD产生电路还连接所述高压MOS管的栅极，所述VCC欠压比较器还连接逻辑电路和PEAK-LOAD工作机制电路。本发明通过检测同步整流管漏极电压信号、VCC信号及SEL引脚信号来实现对PEAK-LOAD工作机制电路进行控制，可以有效的避免原次边功率管共通现象，有效兼容了具有PEAK-LOAD功能的原边驱动芯片，大大降低了系统的风险，提高了可靠性。

可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (5)

1.一种同步整流管的控制芯片，其特征在于，包括芯片本体以及设置在所述芯片本体内部的电路，芯片本体内部的电路包括：

VCC电源产生电路，用于产生稳定的VCC电压为内部电源VDD产生电路和驱动电路供电；

VCC欠压比较器，用于检测VCC电压并输出一个电源稳定信号来控制逻辑电路及PEAK-LOAD工作机制电路；

参考电压电流产生电路，用于产生基准电压信号和基准电流信号；

内部电源VDD产生电路，用于产生供电信号为非VCC供电的模块电路供电；

逻辑电路，用于产生PWM信号并控制驱动电路的工作状态；

同步整流管开启比较器，用于根据根据检测到的信号输入引脚的电压产生同步整流管开启信号；

高压MOS管，用于检测信号输入引脚的电压为负压时的电压值；

驱动电路，用于驱动同步整流管；

同步整流管关断比较器，用于根据所述高压MOS管检测到的信号输入引脚的电压产生同步整流管关断信号；

CCM工作机制电路，用于使所述控制芯片可工作在电感电流连续模式；

PEAK-LOAD工作机制电路，用于使所述控制芯片可兼容具有PEAK-LOAD功能的原边驱动芯片；

其中，所述VCC电源产生电路连接所述VCC欠压比较器、内部电源VDD产生电路和驱动电路，所述内部电源VDD产生电路还连接所述高压MOS管的栅极和参考电压电流产生电路，所述VCC欠压比较器还连接逻辑电路和PEAK-LOAD工作机制电路，所述高压MOS管的源极连接同步整流管开启比较器的反相输入端、同步整流管关断比较器的反相输入端、CCM工作机制电路和PEAK-LOAD工作机制电路，所述同步整流管开启比较器的同相输入端输入第一电压，所述同步整流管关断比较器的同相输入端输入第二电压，所述同步整流管开启比较器的输出端、所述同步整流管关断比较器的输出端、CCM工作机制电路和PEAK-LOAD工作机制电路均连接所述逻辑电路，所述逻辑电路还连接所述驱动电路，所述高压MOS管的漏极连接控制芯片的信号输入引脚。

2.根据权利要求1所述的同步整流管的控制芯片，其特征在于，所述PEAK-LOAD工作机制电路包括：

脉冲检测模块，用于判断控制芯片的信号输入引脚是否有高低变化的频率信号；

第一计数模块，用于计时第一时间；

第二计数模块，用于计时第二时间；

振荡模块，用于给所述第一计数模块和第二计数模块提供基准频率信号；

与门；

使能模块，用于根据控制芯片的使能引脚的配置状态输出使能信号到所述与门；

所述脉冲检测模块的输入端连接所述高压MOS管的源极，所述脉冲检测模块的输出端连接所述第二计数模块，所述第一计数模块、第二计数模块和振荡模块均连接VCC欠压比较器，所述振荡模块还连接所述第一计数模块和第二计数模块，所述第一计数模块还连接与门的第一输入端，所述使能模块的输入端连接控制芯片的使能引脚，输入使能信号，所述使能模块的输出端连接与门的第二输入端，所述与门的输出端连接逻辑电路。

3.根据权利要求2所述的同步整流管的控制芯片，其特征在于，所述芯片本体上设置有若干个与芯片本体内部的电路相连的引脚，所述引脚包括电源输入引脚、电源输出引脚、信号输入引脚、信号输出引脚、使能引脚和接地引脚。

4.根据权利要求3所述的同步整流管的控制芯片，其特征在于，所述高压MOS管为N沟通MOS管。

5.一种AC-DC系统，其特征在于，包括交流输入整流电路、电感漏感尖刺吸收电路、变压器、原边控制芯片、原边功率管、输出负载、同步整流管、第一电容、第二电容以及如权利要求1-5任意一项所述的同步整流管的控制芯片；

其中，所述交流输入整流电路、电感漏感尖刺吸收电路、变压器和输出负载依次连接，所述电感漏感尖刺吸收电路还连接原边功率管的漏极，所述原边功率管的栅极连接原边控制芯片，所述原边控制芯片还连接第二电容的一端，所述第二电容的另一端、交流输入整流电路和原边功率管的源极均接地，所述变压器的副边绕组还连接所述所述同步整流管的漏极和同步整流管的控制芯片的SW引脚，所述同步整流管的源极还连接所述输出负载，所述同步整流管的栅极还连接所述同步整流管的控制芯片的GATE引脚，所述同步整流管的控制芯片的VCC引脚输入VCC电压、也连接第一电容的一端，所述第一电容的另一端和同步整流管的控制芯片的GND引脚接地。