CN108962861B - 一种基板、基板的制备方法及基板的加电方法 - Google Patents
一种基板、基板的制备方法及基板的加电方法 Download PDFInfo
- Publication number
- CN108962861B CN108962861B CN201810857819.8A CN201810857819A CN108962861B CN 108962861 B CN108962861 B CN 108962861B CN 201810857819 A CN201810857819 A CN 201810857819A CN 108962861 B CN108962861 B CN 108962861B
- Authority
- CN
- China
- Prior art keywords
- substrate
- pad
- power
- bonding pad
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000003825 pressing Methods 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 11
- 239000000523 sample Substances 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 3
- 230000007306 turnover Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种基板、基板的制备方法及基板的加电方法，属于半导体测试领域。该基板具有固定部和加电部，所述固定部具有第一焊盘，所述加电部上设置有第二焊盘，所述第二焊盘上压焊有与所述第一焊盘固定的电连接线，所述加电部的表面积大于所述固定部的表面积。本发明的有益效果在于：本发明涉及的基板通过加电部的设计，能够提高基板的表面积，从而便于基板通过吸盘等吸取装置移动，提高周转效率；另外，由于基板的表面积的提高，可以降低加电的精度要求，提高加电效率，从而提高生产效率。
Description
技术领域
本发明涉及一种基板、基板的制备方法及基板的加电方法，属于半导体测试领域。
背景技术
随着各种互联网应用的广泛普及，数据中心和网络之间的互联要求越来越高的数据传输速率和越来越远的传输距离。极具优势的光模块也向着越来越高的速率与通道密度的方向发展，光模块中的核心器件激光器也向着小型化发展，需要同时将激光器芯片上的多个管脚引出来，并且实现工艺过程中的加电。一般将激光器共晶焊接到一个长宽高都只有1mm左右的一个substrate(基板)上，并且需要给三个管脚加电。间距如此小，只有ProbeCard(探针卡)才能实现快速加电，但是Probe Card(探针卡)成本高，寿命短，维护起来也麻烦，不利于大批量生产。所以需要设计一种新型的基板来克服现有技术加电困难，加电成本高的缺陷。
发明内容
本发明的目的在于提供一种加电精度要求低，便于加电的基板、基板的制备方法及基板的加电方法。
为达到上述目的，本发明提供如下技术方案，一种基板，所述基板具有固定部和加电部，所述固定部具有第一焊盘，所述加电部上设置有第二焊盘，所述第二焊盘上压焊有与所述第一焊盘固定的电连接线，所述加电部的表面积大于所述固定部的表面积。
进一步地，所述基板上具有设置在所述固定部和加电部之间的分离刻线。
进一步地，所述基板上开有便于固定部与加电部相互分离的凹槽。
进一步地，所述第一焊盘和所述第二焊盘均为镀金盘。
进一步地，所述电连接线为金线。
本发明还提供一种上述基板的制备方法，包括以下步骤：
提供二氧化硅基板，在二氧化硅基板上溅镀第一焊盘和第二焊盘；
沿分离刻线开设凹槽以将所述二氧化硅基板划分为固定部和加电部，第一焊盘位于固定部，第二焊盘位于加电部；
在所述第一焊盘与第二焊盘上焊接电连接线，采用焊线机打上金线，以将所述第一焊盘和第二焊盘电性连接，进而制得所述基板。
本发明还提供一种使用上述基板进行加电的加电方法，包括以下步骤：
提供待加电设备和电连接器；
将所述待加电设备与所述基板的固定部的第一焊盘电性连接，将所述电连接器与第二焊盘连接，使待加电设备、第一焊盘、第二焊盘和电连接器之间构成回路，进而完成对所述待加电设备加电；
加电完成后，将所述电连接器与基板电连接切断；
将所述基板的电连接线断开，将所述基板的加电部与固定部分离。
进一步地，所述电连接器为弹簧式探针。
进一步地，所述待加电设备为激光器。
本发明的有益效果在于：本发明涉及的基板通过加电部的设计，能够提高基板的表面积，从而便于基板通过吸盘等吸取装置移动，提高周转效率；另外，由于基板的表面积的提高，可以降低加电的精度要求，提高加电效率，从而提高生产效率。
除此之外，由于基板的面积大，对加电的精度要求较低，可以采用弹簧式针进行加电，加电效率高，加电成本低。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明涉及的基板的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参照图1，在本发明一较佳实施例中的一种基板1具有固定部11和加电部12，固定部11具有第一焊盘111，加电部12上设置有第二焊盘121，第二焊盘121上压焊有与第一焊盘11固定的电连接线13，加电部12的表面积大于所述固定部11的表面积，基板1上具有设置在固定部11和加电部12之间的分离刻线15，基板1上开有便于固定部11与加电部12相互分离的凹槽14，第一焊盘111和第二焊盘121均为镀金盘，电连接线13为金线，在基板1下方还设置有用于支撑基板1的支撑板3。
本发明还提供一种上述基板的制备方法，包括以下步骤：
提供二氧化硅基板，并将二氧化硅基板放置在支撑板3上，在二氧化硅基板上溅镀第一焊盘111和第二焊盘121，并在二氧化硅基板滑刻分离刻线15；
沿分离刻线15开设凹槽14以将所述电路板划分为固定部11和加电部12，该凹槽14的深度不少于二氧化硅基板厚度的一半；
在所述第一焊盘111与第二焊盘121上焊接电连接线13，以将所述第一焊盘111和第二焊盘121电性连接，进而制得所述基板1，该电连接线13为通过采用焊线机焊接的将第一焊盘111和第二焊盘121电连接的金线。
本发明还提供一种使用上述基板进行加电的加电方法，包括以下步骤：
提供待加电设备和电连接器2，其中电连接器2为弹簧式探针，由于该基板1增加了加电部12，从而提高了加电面积，可以使用较低精度的电连接器2进行加电，在具体实施时电连接器采用弹簧式探针，成本低，加电效率高；其中待加电设备为激光器，一般情况下，激光器都是采用引脚引出的方式加电，由于引脚的尺寸较小，对加电的精度要求高，采用上述基板1对激光器进行加电，可以降低加电的精度要求，提高加电效率。；
将激光器与所述基板1的固定部11的第一焊盘111电性连接，将所述弹簧式探针与第二焊盘121连接，使待加电设备、第一焊盘111、第二焊盘121和弹簧式探针之间构成回路，进而完成对激光器的加电；
加电完成后，将弹簧式探针与基板1电连接切断，具体的是使得弹簧式探针脱离第二焊盘121，断开待加电设备、第一焊盘111、第二焊盘121和弹簧式探针之间构成的回路；
将基板1的电连接线断开，将基板1的加电部12与固定部11分离，由于基板1上开设有便于将加电部12与固定部11分离的凹槽，只需施加较小的力，便可使加电部12与固定部11分离。
上述基板1通过加电部12的设计，能够提高基板1的表面积，从而便于基板1通过吸盘等吸取装置移动，提高周转效率；另外，由于基板1的表面积的提高，可以降低加电的精度要求，提高加电效率，从而提高生产效率。
除此之外，由于基板1的面积大，对加电的精度要求较低，可以采用弹簧式针进行加电，加电效率高，加电成本低。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种基板，其特征在于：所述基板具有固定部和加电部，所述固定部具有第一焊盘，所述加电部上设置有第二焊盘，所述第二焊盘上压焊有与所述第一焊盘固定的电连接线，所述加电部的表面积大于所述固定部的表面积；所述基板上具有设置在所述固定部和加电部之间的分离刻线；所述基板上开有便于固定部与加电部相互分离的凹槽，所述基板用于供电连接器对待加电设备进行加电。
2.根据权利要求1所述的基板，其特征在于：所述第一焊盘和所述第二焊盘均为镀金盘。
3.根据权利要求1所述的基板，其特征在于：所述电连接线为金线。
4.一种如权利要求1所述的基板的制备方法，其特征在于，包括以下步骤：
提供二氧化硅基板，在二氧化硅基板上溅镀第一焊盘和第二焊盘，并在二氧化硅基板滑刻分离刻线；
沿分离刻线开设凹槽以将所述二氧化硅基板划分为固定部和加电部，第一焊盘位于固定部，第二焊盘位于加电部；
在所述第一焊盘与第二焊盘上焊接电连接线以将所述第一焊盘和第二焊盘电性连接，进而制得所述基板。
5.一种基板的加电方法，其特征在于，包括以下步骤：
提供如权利要求1至3项中任一项所述的基板；
提供待加电设备和电连接器；
将所述待加电设备与所述基板的固定部的第一焊盘电性连接，将所述电连接器与所述第二焊盘连接，使待加电设备、第一焊盘、第二焊盘和电连接器之间构成回路，进而完成对所述基板加电；
加电完成后，将所述电连接器与基板电连接切断；
将所述基板的电连接线断开，将所述基板的加电部与固定部分离。
6.根据权利要求5所述的基板的加电方法，其特征在于：所述电连接器为弹簧式探针。
7.根据权利要求5所述的基板的加电方法，其特征在于：所述待加电设备为激光器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810857819.8A CN108962861B (zh) | 2018-07-31 | 2018-07-31 | 一种基板、基板的制备方法及基板的加电方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810857819.8A CN108962861B (zh) | 2018-07-31 | 2018-07-31 | 一种基板、基板的制备方法及基板的加电方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108962861A CN108962861A (zh) | 2018-12-07 |
| CN108962861B true CN108962861B (zh) | 2020-05-01 |
Family
ID=64466149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810857819.8A Active CN108962861B (zh) | 2018-07-31 | 2018-07-31 | 一种基板、基板的制备方法及基板的加电方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962861B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4792726B2 (ja) * | 2003-10-30 | 2011-10-12 | 日亜化学工業株式会社 | 半導体素子用支持体の製造方法 |
| CN103197227A (zh) * | 2013-03-25 | 2013-07-10 | 西安华芯半导体有限公司 | 一种用于设计分析目的的晶圆测试方法 |
| US20170263546A1 (en) * | 2014-03-07 | 2017-09-14 | Bridge Semiconductor Corporation | Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof |
-
2018
- 2018-07-31 CN CN201810857819.8A patent/CN108962861B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962861A (zh) | 2018-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW512233B (en) | Contact structure and assembly mechanism thereof | |
| US9123362B1 (en) | Methods for assembling an electrically assisted magnetic recording (EAMR) head | |
| US5371654A (en) | Three dimensional high performance interconnection package | |
| US20080265933A1 (en) | Semiconductor Device Testing Apparatus and Power Supply Unit | |
| JP5195087B2 (ja) | 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法 | |
| KR20010070133A (ko) | 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물 | |
| KR100337588B1 (ko) | 반도체 검사장치 및 이를 사용한 검사방법 | |
| JP2010135513A (ja) | 実装体 | |
| JP2009506539A (ja) | マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法 | |
| JP2012533063A (ja) | プローブカード | |
| JP2012059782A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN112198598A (zh) | 一种光模块结构 | |
| CN103926430A (zh) | 一种硅通孔转接板测试方法 | |
| KR100711292B1 (ko) | 프로브 카드 및 그 제조방법 | |
| CN108962861B (zh) | 一种基板、基板的制备方法及基板的加电方法 | |
| CN110226270A (zh) | 光模块及can封装件 | |
| JP2022094269A (ja) | 磁気ｌｅｄダイ移載用アライメントモジュール、及びそのアライメント方法 | |
| JP2003506833A (ja) | コンプライアンスを制御したファインピッチ配線 | |
| EP3018510A1 (en) | Optical module having optical block for passive optical alignment and method for manufacturing same | |
| CN213517669U (zh) | 一种光模块结构 | |
| JP5292827B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| CN115236807A (zh) | 端面耦合对准方法、半导体器件 | |
| TWI326770B (zh) | ||
| CN114823548B (zh) | 一种面向光电共封装的lga封装结构 | |
| JP2005321655A (ja) | 光部品、光通信モジュール、電子機器、並びに、光部品の製造方法、及び光通信モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200403 Address after: 243000 Anhui city of Ma'anshan province high tech Zone at 1669 North Road Huo sparkle Building No. 2 Applicant after: Yirui Optoelectronic Technology (Anhui) Co.,Ltd. Applicant after: SUZHOU YIRUI OPTOELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 215123 13 301A, North Korea's Nancheng West District, 99 Suzhou Industrial Park, Suzhou, Jiangsu. Applicant before: SUZHOU YIRUI OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240426 Address after: 518000 a1706, Shenzhen national engineering laboratory building, No. 20, Gaoxin South seventh Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen, Guangdong Patentee after: Shenzhen Yingu Jianke Network Co.,Ltd. Country or region after: China Patentee after: Shenzhen Iridium Semiconductor Technology Co.,Ltd. Address before: 243000 2, 1669 north section of Huo Li Shan Road, Ma'anshan high tech Zone, Anhui Patentee before: Yirui Optoelectronic Technology (Anhui) Co.,Ltd. Country or region before: China Patentee before: SUZHOU YIRUI OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |