CN108962125A - 像素电路及其显示装置 - Google Patents
像素电路及其显示装置 Download PDFInfo
- Publication number
- CN108962125A CN108962125A CN201810947664.7A CN201810947664A CN108962125A CN 108962125 A CN108962125 A CN 108962125A CN 201810947664 A CN201810947664 A CN 201810947664A CN 108962125 A CN108962125 A CN 108962125A
- Authority
- CN
- China
- Prior art keywords
- switch
- signal
- channel
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 230000005611 electricity Effects 0.000 claims description 8
- 238000012423 maintenance Methods 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 241000196324 Embryophyta Species 0.000 description 1
- 244000218899 Guatemalan indigo Species 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种像素电路及其显示装置。像素电路包括第一及第二子像素。在第一子像素中,第一与第二开关的控制端共同接收第一栅极驱动信号。第一与第二电容分别串接在第一与第二开关的第一端与共用电压间。在第二子像素中,第三与第四开关的控制端共同接收第二栅极驱动信号。第三与第四开关的第一端分别耦接至第一与第二数据线,第三与第四开关的第二端分别耦接至第一与第二开关的第二端。第三与第四电容分别串接在第三与第四开关的第二端与共用电压间。
Description
技术领域
本发明涉及一种像素电路及其显示装置,且特别涉及一种可因应多种不同操作模式进行切换的像素电路及其显示装置。
背景技术
随着电子技术的进步,消费性电子产品已成为人们生活中必备的工具。为提供良好的人机介面,在消费性电子产品上配置高品质的显示装置也成为一个趋势。
在现有的像素电路中,为了使显示面板达到较佳的反应时间或反应速率,设计者通常会将两驱动闸共同使用同一条数据线,或者,将一驱动闸使用两条数据线的架构来实施,借此达到上述的效果。然而,在此两种架构下的像素电路中,皆存在低开口率(ApertureRatio)及充电速率不足等问题,进而影响显示装置的工作效能。
发明内容
本发明提供一种像素电路,可有效提升充电速率以及开口率,更降低数据线以及栅极控制线。
本发明另提供一种显示装置,应用上述的像素电路,可有效提升显示品质。
本发明的像素电路包括第一子像素以及第二子像素。第一子像素包括第一开关与第二开关、第一电容与第二电容。第一开关与第二开关的控制端共同耦接至第一栅极线以接收第一栅极驱动信号。第一电容与第二电容分别串接在第一开关与第二开关的第一端与共用电压。第二子像素包括第三开关与第四开关、第三电容与第四电容。第三开关与第四开关的控制端共同耦接至第二栅极线以接收第二栅极驱动信号,第三开关与第四开关的第一端分别耦接至第一数据线与第二数据线,第三开关与第四开关的第二端分别耦接至第一开关与第二开关的第二端。第三电容与第四电容分别串接在第三开关与第四开关的第二端与共用电压。
本发明的显示装置包括多条栅极线与多条数据线、多个像素电路、多个通道选择器以及多个电压选择器。像素电路以锯齿状方式进行排列在栅极线以及数据线间。各通道选择器耦接相邻的二数据线,并具有数据接收端,选择导通相邻的二数据线的其中之一以连接至数据接收端。各电压选择器耦接至相邻的二通道选择器,各电压选择器提供灰阶电压至相邻的二通道选择器的其中之一,并提供灰阶电压或共用电压至相邻的二通道选择器的其中之另一。
基于上述,本发明的像素电路可以通过切换多个开关的导通状态,以使像素电路的相邻的两条数据线中的灰阶电压或共用电压同步的写入至各个子像素中所对应的电容,借此进一步提升像素电路的工作效能。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例说明一种像素电路的示意图。
图2是依照本发明一实施例说明一种显示装置的示意图。
图3示出本发明图2实施例说明一种显示装置的时序图。
图4是依照本发明另一实施例说明一种显示装置的示意图。
图5示出本发明图4实施例说明一种显示装置的时序图。
附图标记说明:
100、PX1~PX4:像素电路
110、120、PX3_1~PX3_2、PX4_1~PX4_2、PXA:子像素
200:显示装置
M1~M4、T1~T12、TA:开关
C1~C4:电容
VCOM:共用电压
GL1~GL4:栅极线
DL1~DL5:数据线
GS1~GS4:栅极驱动信号
DS1~DS5:数据信号
CS1~CS5:通道选择器
VS1~VS3:电压选择器
S1~S4:数据接收端
MUX1~MUX4:多工信号
MS1~MS2:模式选择信号
VG1~VG3:灰阶电压
Mode1~Mode2:模式
Tr1~Tr4:充电时间周期
具体实施方式
图1是依照本发明一实施例说明一种像素电路的示意图。请参照图1,像素电路100包括第一子像素110及第二子像素120。本实施例的第一子像素110包括开关M1、开关M2、电容C1以及电容C2。其中,开关M1及开关M2的控制端可以共同耦接至栅极线GL1,以使开关M1及开关M2可以同时接收栅极驱动信号GS1。并且,电容C1及电容C2分别串接于开关M1及开关M2的第一端与共同电压VCOM之间,以用于存储灰阶电压或共用电压。
另一方面,本实施例的第二子像素120可包括开关M3、开关M4、电容C3以及电容C4。其中,开关M3、开关M4的控制端可以共同耦接至栅极线GL2,以使开关M3、开关M4可以同时接收栅极驱动信号GS2。开关M3及开关M4的第一端分别耦接至数据线DL1及数据线DL2。开关M3及开关M4的第二端分别耦接至开关M1及开关M2的第二端。并且,电容C3及电容C4分别串接于开关M3及开关M4的第二端与共用电压VCOM之间。其中,本实施例的开关M1~M4分别是以N型的薄膜晶体管为例,但本发明实施例不以此为限。
关于像素电路100的工作细节,详细来说,当栅极驱动信号GS1及栅极驱动信号GS2同时被设定为使能(例如是高电压电平)状态时,开关M1~M4可以同时被导通。在此情况下,当数据线DL1及数据线DL2上的数据信号DS1及数据信号DS2被进行充电时,第一子像素110中的电容C1及电容C2分别可以依据数据信号DS1及数据信号DS2以同时进行充电动作,借此将数据信号DS1及数据信号DS2中的灰阶电压(或共用电压)写入至电容C1及电容C2中。在此同时,第二子像素120中的电容C3及电容C4分别可以依据数据信号DS1及数据信号DS2,以同时进行预充电动作。
在接下来的时间中,当要针对第二子像素120进行充电动作时,可使栅极驱动信号GS1被设定为禁能(例如是低电压电平),并使栅极驱动信号GS2被设定为使能(例如是高电压电平)。如此一来,开关M1、M2被断开且开关M3、M4被导通。第二子像素120中的电容C3及电容C4分别可以依据数据信号DS1及数据信号DS2以同时进行充电动作。基于第二子像素120中的电容C3及电容C4先前已被执行预充电动作,第二子像素120中的电容C3及电容C4的充电动作可快速的被完成,提升显示效能。
图2是依照本发明一实施例说明一种显示装置的示意图。请参照图2,显示装置200包括多条栅极线GL1~GL4及多条数据线DL1~DL5、多个像素电路PX1~PX4、多个通道选择器CS1~CS5以及多个电压选择器VS1~VS3。其中,本实施例的像素电路PX1~PX4可应用图1的像素电路100来实施,并且像素电路PX1~PX4以及像素电路100中相同元件使用相同标号。特别一提的是,在本发明实施例中,本领域具通常知识者可以依据显示装置200的设计需求,来决定像素电路、栅极线、数据线、通道选择器以及电压选择器的数量,本发明并不限于图2中所示出的数量和配置方式。
在本实施例中,像素电路PX1~PX4分别是以锯齿状方式来排列于栅极线GL1~GL4及数据线DL1~DL5之间。各个通道选择器CS1~CS5分别耦接于相邻的两条数据线DL1~DL5之间,并用以选择导通相邻的两条数据线DL1~DL5中的其中之一以连接至数据接收端S1~S4。其中,各个通道选择器CS1~CS5分别包括第一开关(如开关T1、T3、T5、T7以及TA)及第二开关(如开关T2、T4、T6以及T8)。
进一步来说,在通道选择器CS1~CS5中,各个第一开关(如开关T1、T3、T5、T7以及TA)分别耦接于相邻的两条数据线DL1~DL5的其中之一与对应的数据接收端S1~S4之间,并且,各个第一开关(如开关T1、T3、T5、T7以及TA)分别可以依据多工信号MUX1以决定其导通的状态。相对的,各个第二开关(如开关T2、T4、T6以及T8)分别耦接于相邻的两条数据线DL1~DL5的另一与对应的数据接收端S1~S4之间,并且,各个第二开关(如开关T2、T4、T6以及T8)分别可以依据多工信号MUX2以决定其导通的状态。
举例来说,以通道选择器CS3作为范例,通道选择器CS3可以耦接于数据线DL3、DL4之间。其中,当多工信号MUX1被设定为第一电压电平(例如是高电压电平),多工信号MUX2被设定为第二电压电平(例如是低电压电平)时,通道选择器CS3可以导通开关T5且断开开关T6,以使数据线DL3可以耦接至数据接收端S3。相对的,当多工信号MUX1被设定为第二电压电平(例如是低电压电平),并且多工信号MUX2被设定为第一电压电平(例如是高电压电平)时,通道选择器CS3可以导通开关T6且断开开关T5,以使数据线DL4可以耦接至数据接收端S3。
另一方面,在本实施例中,各个电压选择器VS1~VS3分别耦接于相邻的两个通道选择器CS1~CS5之间。其中,各个电压选择器VS1~VS3分别包括开关T9~T12。值得一提的是,本实施例的电压选择器VS1~VS3分别可以依据模式选择信号MS1、MS2来提供灰阶电压VG1~VG3至相邻的两个通道选择器CS1~CS5的其中之一,并且,电压选择器VS1~VS3分别亦可依据模式选择信号MS1、MS2来提供灰阶电压VG1~VG3或共用电压VCOM至所述相邻的两个通道选择器CS1~CS5的其中之另一。
举例来说,以电压选择器VS2作为范例,电压选择器VS2可以耦接于通道选择器CS3、CS4之间。其中,当模式选择信号MS1被设定为第一电压电平(例如是高电压电平),模式选择信号MS2被设定为第二电压电平(例如是低电压电平)时,电压选择器VS2可以提供灰阶电压VG2至对应的通道选择器CS3、CS4。相对的,当模式选择信号MS1被设定为第二电压电平(例如是低电压电平),模式选择信号MS2被设定为第一电压电平(例如是高电压电平)时,电压选择器VS2可以提供灰阶电压VG2至对应的通道选择器CS3,并且电压选择器VS2亦可提供共用电压VCOM至对应的通道选择器CS4。
需注意到的是,在本实施例中,当模式选择信号MS1被设定为第一电压电平(例如是高电压电平),模式选择信号MS2被设定为第二电压电平(例如是低电压电平)时,显示装置200可以操作于第一模式。相对的,当模式选择信号MS1被设定为第二电压电平(例如是低电压电平),模式选择信号MS2被设定为第一电压电平(例如是高电压电平)时,显示装置200可以操作于第二模式。其中,所述第一模式可以例如是显示装置200操作于一般的平面显示器中,所述第二模式可以例如是显示装置200操作于虚拟现实(Virtual Reality,VR)或增强现实(Augmented Reality,AR)的头戴式显示装置中,但本发明的显示装置200并不限于上述的应用之中。
图3示出本发明图2实施例说明一种显示装置的时序图。关于显示装置200的工作细节,请同时参照图2及图3,并以像素电路PX3中的第一子像素PX3_1及第二子像素PX3_2、第三子像素PXA以及像素电路PX4中的第四子像素PX4_1及第五子像素PX4_2作为范例。
详细来说,在第一模式Mode1(亦即模式选择信号MS1被设定为第一电压电平,模式选择信号MS2被设定为第二电压电平)中,当显示装置200操作于充电时间周期Tr1时,栅极驱动信号GS1及栅极驱动信号GS2可以同时被设定为使能状态,栅极驱动信号GS3可以被设定为禁能状态,以使像素电路PX3中的开关M1~M4可以同时被导通。在此同时,多工信号MUX1可以被设定为第二电压电平(例如是低电压电平),多工信号MUX2可以被设定为第一电压电平(例如是高电压电平)。
在此情况下,第一子像素PX3_1中的电容C1及电容C2分别可以依据数据信号DS3及数据信号DS4以同时进行充电动作。并且,由于开关T4、T9为导通状态,因此电压选择器VS1可以通过数据线DL3来传送灰阶电压VG1至对应的第一子像素PX3_1中的电容C1,同时,由于开关T6、T11亦为导通状态,因此电压选择器VS2亦可通过数据线DL4来传送灰阶电压VG2至对应的第一子像素PX3_1中的电容C2。在此同时,第二子像素PX3_2中的电容C3及电容C4分别可以依据数据信号DS3及数据信号DS4来同时进行预充电动作。
接着,当显示装置200操作于充电时间周期Tr1后的充电时间周期Tr2时,栅极驱动信号GS1可以维持于使能状态,栅极驱动信号GS2可以被设定为禁能状态,并且栅极驱动信号GS3可以维持于禁能状态,以使第三子像素PXA中的开关M1、M2可以被导通,第四子像素PX4_1中的开关M1、M2可以被断开。在此同时,多工信号MUX1可以被设定为第一电压电平(例如是高电压电平),多工信号MUX2可以被设定为第二电压电平(例如是低电压电平)。
在上述的情况下,第三子像素PXA中的电容C1及电容C2分别可以依据数据信号DS4及数据信号DS5以同时进行充电动作。并且,由于开关T7、T11为导通状态,因此电压选择器VS2可以通过数据线DL4来传送灰阶电压VG2至对应的第三子像素PXA中的电容C3,同时,由于部分的通到选择器CS5中的开关TA为导通状态,因此部分的电压选择器VS3可以通过数据线DL5来传送灰阶电压VG3至对应的第三子像素PXA中的电容C4。
接着,当显示装置200操作于充电时间周期Tr2后的充电时间周期Tr3时,栅极驱动信号GS1可以被设定为禁能状态,栅极驱动信号GS2可以重新被设定为使能状态,并且栅极驱动信号GS3可以被设定为使能状态,以使像素电路PX4中的开关M1~M4可以被导通。在此同时,多工信号MUX1可以被设定为第一电压电平(例如是高电压电平),多工信号MUX2可以被设定为第二电压电平(例如是低电压电平)。
在此情况下,第四子像素PX4_1中的电容C1及电容C2分别可以依据数据信号DS4及数据信号DS5以同时进行充电动作。并且,由于开关T7、T11为导通状态,因此电压选择器VS2可以通过数据线DL4来传送灰阶电压VG2至对应的第四子像素PX4_1中的电容C1,同时,由于部分的通到选择器CS5中的开关TA为导通状态,因此部分的电压选择器VS3可以通过数据线DL5来传送灰阶电压VG3至对应的第四子像素PX4_1中的电容C2。在此同时,第五子像素PX4_2中的电容C3及电容C4分别可以依据数据信号DS4及数据信号DS5来同时进行预充电动作。
接着,当显示装置200操作于充电时间周期Tr3后的充电时间周期Tr4时,栅极驱动信号GS1可以维持于禁能状态,栅极驱动信号GS2可以维持于使能状态,并且栅极驱动信号GS3可以被设定为禁能状态,以使第二子像素PX3_2中的开关M1、M2可以被导通。在此同时,多工信号MUX1可以被设定为第二电压电平(例如是低电压电平),多工信号MUX2可以被设定为第一电压电平(例如是高电压电平)。
在此情况下,第二子像素PX3_2中的电容C3及电容C4分别可以依据数据信号DS3及数据信号DS4以同时进行充电动作。并且,由于开关T4、T9为导通状态,因此电压选择器VS1可以通过数据线DL3来传送灰阶电压VG1至对应的第二子像素PX3_2中的电容C3,同时,由于开关T6为导通状态,因此电压选择器VS2可以通过数据线DL4来传送灰阶电压VG2至对应的第二子像素PX3_2中的电容C4。
依据上述可得知,当显示装置200操作于第一模式Mode1时,各个电压选择器VS1~VS3分别可以通过相邻的数据线DL1~DL5,以分别传送灰阶电压VG1~VG3至对应的电容C1~C4中,借此点亮对应的子像素PX3_1~PX4_2、PXA。
另一方面,在第二模式Mode2(亦即模式选择信号MS1被设定为第二电压电平,模式选择信号MS2被设定为第一电压电平)中,不同于第一模式Mode1的是,当显示装置200操作于充电时间周期Tr1时,电压选择器VS1可以通过数据线DL3来传送共用电压VSS至对应的第一子像素PX3_1中的电容C1,同时,电压选择器VS2可以通过数据线DL4来传送灰阶电压VG2至对应的第一子像素PX3_1中的电容C2。接着,当显示装置200操作于充电时间周期Tr1后的充电时间周期Tr2时,电压选择器VS2可以通过数据线DL4来传送共用电压VCOM至对应的第三子像素PXA中的电容C3,同时,部分的电压选择器VS3可以通过数据线DL5来传送灰阶电压VG3至对应的第三子像素PXA中的电容C4。
除此之外,当显示装置200操作于充电时间周期Tr2后的充电时间周期Tr3时,电压选择器VS2可以通过数据线DL4来传送共用电压VCOM至对应的第四子像素PX4_1中的电容C1,同时,部分的电压选择器VS3可以通过数据线DL5来传送灰阶电压VG3至对应的第四子像素PX4_1中的电容C2。接着,当显示装置200操作于充电时间周期Tr3后的充电时间周期Tr4时,电压选择器VS1可以通过数据线DL3来传送共用电压VCOM至对应的第二子像素PX3_2中的电容C3,同时,电压选择器VS2可以通过数据线DL4来传送灰阶电压VG2至对应的第二子像素PX3_2中的电容C4。
依据上述可得知,当显示装置200操作于第二模式Mode2时,各个电压选择器VS1~VS3分别可以通过相邻的数据线DL1~DL5,以分别传送灰阶电压VG1~VG3或共用电压VCOM至对应的电容C1~C4中。进一步来说,在第二模式Mode2中,当各个数据线DL1~DL5所对应的电容C1~C4分别存储灰阶电压VG1~VG3时,可以使各个对应的像素电路PX1~PX4依据灰阶电压VG1~VG3而被点亮。相对的,当各个数据线DL1~DL5所对应的电容C1~C4分别存储共用电压VCOM时,可以使各个对应的像素电路PX1~PX4依据共用电压VCOM而不被点亮。
图4是依照本发明另一实施例说明一种显示装置的示意图。请同时参照图2及图4,在本实施例中,显示装置400大致相同于显示装置200,其中相同元件使用相同标号。不同于前一实施例的是,在本实施例中,通道选择器CS3中的开关T5及开关T6分别可以依据多工信号MUX3及第四多工信号MUX4,以决定其导通的状态。并且,通道选择器CS4中的开关T7及开关T8分别亦可第三多工信号MUX3及第四多工信号MUX4,以决定其导通的状态。
关于显示装置400的操作细节,请同时参照图4及图5,图5示出本发明图4实施例说明一种显示装置的时序图。在本实施例中,当显示装置400操作于第一模式Mode1或第二模式Mode2时,通道选择器CS1及通道选择器CS2可以依据多工信号MUX1、MUX2来分别决定将数据线DL1、DL2及数据线DL2、DL3连接至对应的数据接收端S1、S2,以使电压选择器VS1可以通过这些数据线DL1~DL3来将灰阶电压VS1或共用电压VCOM传送至对应的子像素中,进而使所述子像素中的电容可以存储灰阶电压VS1或共用电压VCOM。相对的,本实施例的通道选择器CS3及通道选择器CS4可以依据多工信号MUX3、MUX4来分别决定将数据线DL3、DL4及数据线DL4、DL5连接至对应的数据接收端S3、S4,以使电压选择器VS2可以通过这些数据线DL3~DL5来将灰阶电压VS1或共用电压VCOM传送至对应的子像素中,进而使所述子像素中的电容可以存储灰阶电压VS1或共用电压VCOM。
值得一提的是,以子像素PX4_1及子像素PX4_2作为范例,在本实施例中,子像素PX4_1可以先被充取具有第一波长的像素(例如是红色像素)及第二波长的像素(例如是蓝色像素)的灰阶电压VS1。接着,子像素PX4_2可以再被充取具有第三波长的像素(例如是绿色像素)及第一波长的像素(例如是红色像素)的灰阶电压VS1,并对每一行的像素电路以此交错充取的方式进行充电。
需注意到的是,关于显示装置400中的各个像素电路PX1~PX4、通道选择器CS1~CS5以及电压选择器VS1~VS3之间的动作细节,皆可同时参照图5中的时序控制,并于前述的实施例已有详尽的说明,在此则不多赘述。
综上所述,本发明的显示装置可以操作于第一及第二模式中,当显示装置操作于第一模式时,各个电压选择器分别可以通过相邻的数据线,以分别传送灰阶电压至对应的电容中,借此点亮对应的像素电路。当显示装置操作于第二模式时,各个电压选择器分别可以通过相邻的数据线,以分别传送灰阶电压或共用电压至对应的电容中。如此一来,当显示装置操作于第二模式时,各个数据线所对应的电容分别可以存储灰阶电压或共用电压以使各个像素电路中可以呈现被点亮或未被点亮的状态。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的构思和范围内,当可作些许的变动与润饰,故本发明的保护范围当视权利要求所界定者为准。
Claims (11)
1.一种像素电路,包括:
一第一子像素,包括:
一第一开关以及一第二开关,该第一开关与该第二开关的控制端共同耦接至一第一栅极线以接收一第一栅极驱动信号;以及
一第一电容与一第二电容,分别串接在该第一开关与该第二开关的第一端与一共用电压;以及
一第二子像素,包括:
一第三开关以及一第四开关,该第三开关与该第四开关的控制端共同耦接至一第二栅极线以接收一第二栅极驱动信号,该第三开关与该第四开关的第一端分别耦接至一第一数据线以及一第二数据线,该第三开关与该第四开关的第二端分别耦接至该第一开关以及该第二开关的第二端;以及
一第三电容与一第四电容,分别串接在该第三开关与该第四开关的第二端与该共用电压。
2.如权利要求1所述的像素电路,其中在一第一充电时间周期中,该第一栅极驱动信号与该第二栅极驱动信号同时被使能,该第一开关、该第二开关、该第三开关以及该第四开关在该第一充电时间周期中同时被导通,使该第一电容以及该第二电容分别依据一第一数据信号以及一第二数据信号同时进行充电动作,并使该第三电容及该第四电容同时进行预充电动作。
3.如权利要求2所述的像素电路,其中在一第二充电时间周期中,该第二栅极驱动信号被禁能以使该第三开关以及该第四开关被断开。
4.如权利要求3所述的像素电路,其中在一第三充电时间周期中,该第一栅极驱动信号被禁能且该第二栅极驱动信号重新被使能,该第三开关以及该第四开关被导通。
5.如权利要求4所述的像素电路,其中在一第四充电时间周期中,该第一栅极驱动信号维持被禁能且该第二栅极驱动信号维持被使能,该第三开关以及该第四开关被导通,并使该第三电容及该第四电容分别依据该第一数据信号以及该第二数据信号同时进行充电动作。
6.如权利要求1所述的像素电路,其中该第一数据线以及该第二数据线分别传送一第一灰阶电压以及一第二灰阶电压。
7.如权利要求1所述的像素电路,其中该第一数据线以及该第二数据线的其中之一传送该共用电压,该第一数据线以及该第二数据线的其中之另一传送一灰阶电压。
8.一种显示装置,包括:
多条栅极线以及多条数据线;
如权利要求1所述的多个像素电路,该些像素电路以锯齿状方式排列在该些栅极线以及该些数据线间;
多个通道选择器,各该通道选择器耦接相邻的二数据线,并具有一数据接收端,选择导通该相邻的二数据线的其中之一以连接至该数据接收端;以及
多个电压选择器,各该电压选择器耦接至相邻的二通道选择器,各该电压选择器提供一灰阶电压至该相邻的二通道选择器的其中之一,并提供该灰阶电压或该共用电压至该相邻的二通道选择器的其中之另一。
9.如权利要求8所述的显示装置,其中各该通道选择器包括:
一第一开关,耦接在该相邻的二数据线的其中之一与该数据接收端间,依据一第一多工信号以被导通或断开;以及
一第二开关,耦接在该相邻的二数据线的其中之另一与该数据接收端间,依据一第二多工信号以被导通或断开,
其中,该第一多工信号以及该第二多工信号按序被使能。
10.如权利要求8所述的显示装置,其中该些通道选择器包括多个第一通道选择器以及多个第二通道选择器,各该第一通道选择器包括:
一第一开关,耦接在该相邻的二数据线的其中之一与该数据接收端间,依据一第一多工信号以被导通或断开;以及
一第二开关,耦接在该相邻的二数据线的其中之另一与该数据接收端间,依据一第二多工信号以被导通或断开,
其中,各该第二通道选择器包括:
一第三开关,耦接在该相邻的二数据线的其中之一与该数据接收端间,依据一第三多工信号以被导通或断开;以及
一第四开关,耦接在该相邻的二数据线的其中之另一与该数据接收端间,依据一第四多工信号以被导通或断开,
其中,该第一多工信号、该第二多工信号、该第三多工信号以及该第四多工信号按序被使能。
11.如权利要求8所述的显示装置,其中各该电压选择器依据一模式选择信号以提供该灰阶电压或该共用电压至该相邻的二通道选择器的其中之另一。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107118973 | 2018-06-01 | ||
TW107118973A TWI669695B (zh) | 2018-06-01 | 2018-06-01 | 畫素電路及其顯示裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108962125A true CN108962125A (zh) | 2018-12-07 |
CN108962125B CN108962125B (zh) | 2021-09-17 |
Family
ID=64470883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810947664.7A Active CN108962125B (zh) | 2018-06-01 | 2018-08-20 | 像素电路及其显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN108962125B (zh) |
TW (1) | TWI669695B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080246038A1 (en) * | 2007-04-04 | 2008-10-09 | Samsung Electronics Co., Ltd. | Display device and control method of the same |
TW200947026A (en) * | 2008-05-08 | 2009-11-16 | Chunghwa Picture Tubes Ltd | Pixel circuit and driving method thereof |
CN102184717A (zh) * | 2011-04-29 | 2011-09-14 | 深圳市华星光电技术有限公司 | 一种像素结构以及其驱动方法 |
CN102270442A (zh) * | 2011-08-11 | 2011-12-07 | 明基材料有限公司 | 像素电路及其驱动方法 |
WO2012002151A1 (ja) * | 2010-06-29 | 2012-01-05 | シャープ株式会社 | 液晶装置 |
CN103345912A (zh) * | 2012-11-23 | 2013-10-09 | 友达光电股份有限公司 | 像素驱动电路 |
US8928703B2 (en) * | 2011-09-15 | 2015-01-06 | Au Optronics Corporation | Pixel structure |
-
2018
- 2018-06-01 TW TW107118973A patent/TWI669695B/zh active
- 2018-08-20 CN CN201810947664.7A patent/CN108962125B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080246038A1 (en) * | 2007-04-04 | 2008-10-09 | Samsung Electronics Co., Ltd. | Display device and control method of the same |
TW200947026A (en) * | 2008-05-08 | 2009-11-16 | Chunghwa Picture Tubes Ltd | Pixel circuit and driving method thereof |
WO2012002151A1 (ja) * | 2010-06-29 | 2012-01-05 | シャープ株式会社 | 液晶装置 |
CN102184717A (zh) * | 2011-04-29 | 2011-09-14 | 深圳市华星光电技术有限公司 | 一种像素结构以及其驱动方法 |
CN102270442A (zh) * | 2011-08-11 | 2011-12-07 | 明基材料有限公司 | 像素电路及其驱动方法 |
US8928703B2 (en) * | 2011-09-15 | 2015-01-06 | Au Optronics Corporation | Pixel structure |
CN103345912A (zh) * | 2012-11-23 | 2013-10-09 | 友达光电股份有限公司 | 像素驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
TWI669695B (zh) | 2019-08-21 |
TW202004716A (zh) | 2020-01-16 |
CN108962125B (zh) | 2021-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105976757B (zh) | 像素排列结构、像素电路、显示面板及驱动方法 | |
CN207217082U (zh) | 像素电路及显示装置 | |
CN103038813B (zh) | 液晶显示装置及其驱动方法 | |
CN106097955B (zh) | 一种显示面板的驱动方法、多路选择器以及显示面板 | |
CN104637447B (zh) | 数据驱动电路、电学补偿方法、阵列基板及显示装置 | |
CN108335663A (zh) | 显示面板的驱动方法及显示面板、显示装置 | |
CN103390392A (zh) | Goa电路、阵列基板、显示装置及驱动方法 | |
CN103310747B (zh) | 液晶显示装置、液晶显示装置的驱动方法以及电子设备 | |
CN104332150A (zh) | 显示面板及其中的信号传送方法 | |
CN101266744A (zh) | 电光装置、驱动电路及电子设备 | |
CN104980666B (zh) | 影像切换器及其切换方法 | |
CN105374310B (zh) | 显示装置、扫描驱动器及其制造方法 | |
CN110136630A (zh) | 一种显示面板及其驱动方法、显示装置 | |
CN105489154B (zh) | 一种显示装置及其驱动方法 | |
CN100511385C (zh) | 电容负载驱动电路和显示板驱动电路 | |
CN103915056A (zh) | 显示面板及其解多工器电路 | |
CN107591086A (zh) | 显示面板以及包括显示面板的显示装置 | |
CN205336415U (zh) | 多路分配器电路、信号线电路及相应的输出电路和显示装置 | |
CN104778927A (zh) | 适配于部分显示的液晶显示设备 | |
CN110189675A (zh) | 驱动方法及其装置、显示控制方法及其装置、显示面板 | |
CN108922483A (zh) | 像素电路、阵列基板、显示面板及电子设备 | |
CN104464676B (zh) | 液晶显示装置的时脉产生电路及其操作方法 | |
CN101236722A (zh) | 显示设备及其驱动方法 | |
CN104885146A (zh) | 显示装置及电子设备 | |
CN108962125A (zh) | 像素电路及其显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |