CN108959792B - 一种同步电机的实时仿真系统及方法 - Google Patents

一种同步电机的实时仿真系统及方法 Download PDF

Info

Publication number
CN108959792B
CN108959792B CN201810767025.2A CN201810767025A CN108959792B CN 108959792 B CN108959792 B CN 108959792B CN 201810767025 A CN201810767025 A CN 201810767025A CN 108959792 B CN108959792 B CN 108959792B
Authority
CN
China
Prior art keywords
fpga
cpu
time
stator
synchronous motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810767025.2A
Other languages
English (en)
Other versions
CN108959792A (zh
Inventor
龚文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSG Electric Power Research Institute
China Southern Power Grid Co Ltd
Original Assignee
CSG Electric Power Research Institute
China Southern Power Grid Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSG Electric Power Research Institute, China Southern Power Grid Co Ltd filed Critical CSG Electric Power Research Institute
Priority to CN201810767025.2A priority Critical patent/CN108959792B/zh
Publication of CN108959792A publication Critical patent/CN108959792A/zh
Application granted granted Critical
Publication of CN108959792B publication Critical patent/CN108959792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

本发明公开了一种同步电机的实时仿真方法和系统，包括在每一个中央处理器CPU计算时步内，将CPU中产生的定子三相电压、转子转速、CPU时间信号通过高速通信总线送到FPGA中；将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流和电磁转矩信号通过高速总线送到CPU中；在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；在FPGA中，基于浮点数计算格式，实现同步电机状态方程。能够解决现有技术中CPU计算能力有限、FPGA仿真前需要进行定标同时仿真精度降低的问题。

Description

一种同步电机的实时仿真系统及方法
技术领域
本发明涉及电力电子技术领域，尤其涉及一种同步电机的实时仿真系统及方法。
背景技术
近年来，随着电力电子技术的发展，在电动汽车、风力发电等应用领域，往往采用电力电子变流器对同步电机进行控制，从而获得更优的控制性能。在控制系统设计过程中，一般希望在早期模拟真实的电机运行特性，进而对控制系统进行迭代设计，使得能够降低试验风险与研发成本。针对上述需求，现有技术中的一些商用实时仿真系统(如RT-LAB、NI)提供了同步发电机的实时仿真模型，并能够与第三方控制系统进行实时数据交互，从而验证控制系统的功能和性能。其中，这些同步电机实时仿真模型大致可以分为两类：(1)基于CPU的仿真模型：基于经典的同步电机状态方程，采用CPU实现串行解算，仿真步长可达10us级；(2)基于FPGA的仿真模型：采用定点数算法在FPGA中实现同步电机的并行解算，仿真步长小于1us，一般来说一个FPGA芯片能够同时计算数十个电机模型。
然而采用基于CPU的仿真模型时，由于其对CPU计算能力要求较高，一个CPU核心一般只能同时计算数个电机模型；采用基于FPGA的仿真模型时，由于采用定点数算法，需要在仿真前进行复杂的定标工作，同时仿真精度也有所降低。因此，提供一种能够进行大量计算且高精度仿真的同步电机的实时仿真系统和方法是目前亟需解决的技术问题。
发明内容
针对上述问题，本发明的目的在于提供一种同步电机的实时仿真系统和方法，以解决现有技术中CPU计算能力有限、FPGA仿真前需要进行定标同时仿真精度降低的问题。
本发明实施例提供了一种同步电机的实时仿真方法，其特征在于，包括：
在每一个中央处理器CPU(CPU，Central Processing Unit)计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；
将现场可编程门阵列FPGA(FPGA,Field-Programmable Gate Array)中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；
在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；
在FPGA中，基于浮点数计算格式，实现同步电机状态方程。
具体的，在FPGA中，基于浮点数计算格式，实现同步电机状态方程的步骤为：
1)利用同步旋转变换得到定子dq轴电压(Vd、Vq)：
Figure GDA0004051932270000021
其中[Va、Vb、Vc]为定子三相电压(Va、Vb、Vc)，θ为转子位置角：
θ＝ω*T_FPGA (2)
其中ω为转子角速度，T_FPGA为FPGA时间；
2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：
Figure GDA0004051932270000022
其中
Figure GDA0004051932270000034
为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；
Figure GDA0004051932270000035
为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；
3)根据磁链方程求电流分量：
Figure GDA0004051932270000031
其中L为电感，下角标m表示互感；
4)根据转矩方程求电磁转矩Te：
Figure GDA0004051932270000032
其中n为极对数，
Figure GDA0004051932270000037
为磁链；
5)根据同步旋转变换更新定子三相电流(ia、ib、ic)：
Figure GDA0004051932270000033
优选地，所述浮点数格式采用单精度浮点数，即1位符号位，8位阶码，23位尾数。
本发明另一实施例提供了一种同步电机的实时仿真系统，其特征在于，包括：
中央处理器CPU(CPU，Central Processing Unit)、现场可编程门阵列FPGA(FPGA,Field-Programmable Gate Array)；
其中，在每一个中央处理器CPU计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；
将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；
在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；
在FPGA中，基于浮点数计算格式，实现同步电机状态方程。
具体的，在FPGA中，基于浮点数计算格式，实现同步电机状态方程的实现方式为：
1)利用同步旋转变换得到定子dq轴电压(Vd、Vq)：
Figure GDA0004051932270000041
其中[Va、Vb、Vc]为定子三相电压(Va、Vb、Vc)，θ为转子位置角：
θ＝ω*T_FPGA (2)
其中ω为转子角速度，T_FPGA为FPGA时间；
2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：
Figure GDA0004051932270000042
其中
Figure GDA0004051932270000043
为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；
Figure GDA0004051932270000054
为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_为FPGA的计算步长；
3)根据磁链方程求电流分量：
Figure GDA0004051932270000051
其中L为电感，下角标m表示互感；
4)根据转矩方程求电磁转矩Te：
Figure GDA0004051932270000052
其中n为极对数，
Figure GDA0004051932270000055
为磁链；
5)根据同步旋转变换更新定子三相电流(ia、ib、ic)：
Figure GDA0004051932270000053
优选地，所述浮点数格式采用单精度浮点数，即1位符号位，8位阶码，23位尾数。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的一种同步电机的实时仿真方法的示意图；
图2是本发明第二实施例提供的一种同步电机的实时仿真系统的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能或作用基本相同的相同项或相似项进行区分，本领域技术人员可理解“第一”、“第二”等字样并不对数量和执行次序进行限定。
本实施例提供了一种同步电机的实时仿真方法，请参阅图1，在本实施例中，
S101，在每一个中央处理器CPU(CPU，Central Processing Unit)计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；
S102，将现场可编程门阵列FPGA(FPGA,Field-Programmable Gate Array)中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；
S103，在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；
由于CPU和FPGA往往由独立的时钟信号，且CPU的计算步长远大于FPGA的计算步长(Ts_CPU>>Ts_FPGA)，因此在FPGA计算前需要进行同步：1)每一个CPU步长开始时更新FPGA时间，即T_FPGA＝T_CPU；每一个FPGA步长开始时更新FPGA时间，即T_FPGA(new)＝T_FPGA(old)+Ts_FPGA，其中T_FPGA(new)为新的FPGA时间，T_FPGA(old)为上一步的FPGA时间。
S104，在FPGA中，基于浮点数计算格式，实现同步电机状态方程。
具体的，在FPGA中，基于浮点数计算格式，实现同步电机状态方程的步骤为：
1)利用同步旋转变换得到定子dq轴电压(Vd、Vq)：
Figure GDA0004051932270000071
其中[Va、Vb、Vc]为定子三相电压(Va、Vb、Vc)，θ为转子位置角：
θ＝ω*T_FPGA      (2)
其中ω为转子角速度，T_FPGA为FPGA时间；
2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：
Figure GDA0004051932270000072
其中
Figure GDA0004051932270000073
为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；
Figure GDA0004051932270000074
为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；
3)根据磁链方程求电流分量：
Figure GDA0004051932270000081
其中L为电感，下角标m表示互感；
4)根据转矩方程求电磁转矩Te：
Figure GDA0004051932270000082
其中n为极对数，
Figure GDA0004051932270000084
为磁链；
5)根据同步旋转变换更新定子三相电流(ia、ib、ic)：
Figure GDA0004051932270000083
在具体实施时，将可以利用Xilinxsystemgenerator等工具箱中的浮点数基本运算单元，按照上述数学公式(1)-(6)组合实现。
优选地，所述浮点数格式采用单精度浮点数，即1位符号位，8位阶码，23位尾数，其数值范围为-3.4E38～3.4E38，能够满足计算精度。
本发明另一实施例提供了一种同步电机的实时仿真系统，其特征在于，包括：
中央处理器CPU(CPU，Central Processing Unit)、现场可编程门阵列FPGA(FPGA,Field-Programmable Gate Array)；
其中，在每一个中央处理器CPU计算时步(Ts_CPU)内，将CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；
将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；
在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；
在FPGA中，基于浮点数计算格式，实现同步电机状态方程。
如图2所示，CPU中产生的定子三相电压(Va、Vb、Vc)、转子转速(ωr)、CPU时间(T_CPU)信号通过高速通信总线送到FPGA中；将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流(ia、ib、ic)和电磁转矩(Te)信号通过高速总线送到CPU中；其中Z-1表示一个CPU计算步长的延迟。
具体的，在FPGA中，基于浮点数计算格式，实现同步电机状态方程的实现方式为：
1)利用同步旋转变换得到定子dq轴电压(Vd、Vq)：
Figure GDA0004051932270000091
其中[Va、Vb、Vc]为定子三相电压(Va、Vb、Vc)，θ为转子位置角：
θ＝ω*T_FPGA (2)
其中ω为转子角速度，T_FPGA为FPGA时间；
2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：
Figure GDA0004051932270000092
其中
Figure GDA0004051932270000093
为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；
Figure GDA0004051932270000104
为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；
3)根据磁链方程求电流分量：
Figure GDA0004051932270000101
其中L为电感，下角标m表示互感；
4)根据转矩方程求电磁转矩Te：
Figure GDA0004051932270000102
其中n为极对数，
Figure GDA0004051932270000105
为磁链；
5)根据同步旋转变换更新定子三相电流(ia、ib、ic)：
Figure GDA0004051932270000103
在具体实施时，将可以利用Xilinxsystemgenerator等工具箱中的浮点数基本运算单元，按照上述数学公式(1)-(6)组合实现。
优选地，所述浮点数格式采用单精度浮点数，即1位符号位，8位阶码，23位尾数，其数值范围为-3.4E38～3.4E38，能够满足计算精度。
本发明技术方案中CPU、FPGA均是常用的硬件处理装置，基于CPU+FPGA的建模方法，CPU部分能够与现有其它实时仿真模型一起构成更大的仿真系统，而FPGA部分采用浮点数算法实现同步电机的状态方程，相比于定点数算法，不需要仿真前的定标流程，能够极大地提高仿真精度。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (4)

1.一种同步电机的实时仿真方法，其特征在于，包括：
在每一个中央处理器CPU计算时步Ts_CPU内，将CPU中产生的定子三相电压Va、Vb、Vc、转子转速ωr、CPU时间T_CPU信号通过高速通信总线送到FPGA中；
将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流ia、ib、ic和电磁转矩Te信号通过高速总线送到CPU中；
在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；
在FPGA中，基于浮点数计算格式，实现同步电机状态方程；
其中，所述在FPGA中，基于浮点数计算格式，实现同步电机状态方程的步骤为：
1)利用同步旋转变换得到定子dq轴电压Vd、Vq：
Figure FDA0004087459720000011
其中[Va、Vb、Vc]为定子三相电压Va、Vb、Vc，θ为转子位置角：
θ＝ω*T_FPGA                      (2)
其中ω为转子角速度，T_FPGA为FPGA时间；
2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：
Figure FDA0004087459720000012
其中
Figure FDA0004087459720000021
为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；
Figure FDA0004087459720000022
为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；
3)根据磁链方程求电流分量：
Figure FDA0004087459720000023
其中L为电感，下角标m表示互感；
4)根据转矩方程求电磁转矩Te：
Figure FDA0004087459720000024
其中n为极对数，
Figure FDA0004087459720000025
为磁链；
5)根据同步旋转变换更新定子三相电流ia、ib、ic：
Figure FDA0004087459720000026
2.根据权利要求1所述的同步电机的实时仿真方法，其特征在于，
所述浮点数格式采用单精度浮点数，即1位符号位、8位阶码、23位尾数。
3.一种同步电机的实时仿真系统，其特征在于，包括：
中央处理器CPU、现场可编程门阵列FPGA；
其中，在每一个中央处理器CPU计算时步Ts_CPU内，将CPU中产生的定子三相电压Va、Vb、Vc、转子转速ωr、CPU时间T_CPU信号通过高速通信总线送到FPGA中；
将现场可编程门阵列FPGA中上一个计算时步产生的定子三相电流ia、ib、ic和电磁转矩Te信号通过高速总线送到CPU中；
在FPGA计算前进行同步：每一个CPU步长开始时更新FPGA时间；每一个FPGA步长开始时更新FPGA时间；
在FPGA中，基于浮点数计算格式，实现同步电机状态方程；
其中，所述在FPGA中，基于浮点数计算格式，实现同步电机状态方程的实现方式为：
1)利用同步旋转变换得到定子dq轴电压Vd、Vq：
Figure FDA0004087459720000031
其中[Va、Vb、Vc]为定子三相电压Va、Vb、Vc，θ为转子位置角：
θ＝ω*T_FPGA            (2)
其中ω为转子角速度，T_FPGA为FPGA时间；
2)根据电压方程更新磁链状态变量，由于FPGA计算步长很小，因此采用后退欧拉法：
Figure FDA0004087459720000032
其中
Figure FDA0004087459720000033
为磁链，R为电阻，下角标d表示直轴，q表示交轴，f为励磁绕组，k为阻尼绕组；
Figure FDA0004087459720000034
为磁链导数，ωr为转子转速，Rs为定子绕组电阻，id、iq分别为电流交轴分量，V′为电压导数，R′为暂态电阻，i′为暂态电流，Ts_FPGA为FPGA的计算步长；
3)根据磁链方程求电流分量：
Figure FDA0004087459720000041
其中L为电感，下角标m表示互感；
4)根据转矩方程求电磁转矩Te：
Figure FDA0004087459720000042
其中n为极对数，
Figure FDA0004087459720000043
为磁链；
5)根据同步旋转变换更新定子三相电流ia、ib、ic：
Figure FDA0004087459720000044
4.根据权利要求3所述的同步电机的实时仿真系统，其特征在于，
所述浮点数格式采用单精度浮点数，即1位符号位、8位阶码、23位尾数。
CN201810767025.2A 2018-07-11 2018-07-11 一种同步电机的实时仿真系统及方法 Active CN108959792B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810767025.2A CN108959792B (zh) 2018-07-11 2018-07-11 一种同步电机的实时仿真系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810767025.2A CN108959792B (zh) 2018-07-11 2018-07-11 一种同步电机的实时仿真系统及方法

Publications (2)

Publication Number Publication Date
CN108959792A CN108959792A (zh) 2018-12-07
CN108959792B true CN108959792B (zh) 2023-05-05

Family

ID=64484141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810767025.2A Active CN108959792B (zh) 2018-07-11 2018-07-11 一种同步电机的实时仿真系统及方法

Country Status (1)

Country Link
CN (1) CN108959792B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110597084A (zh) * 2019-08-19 2019-12-20 南方电网科学研究院有限责任公司 风电场仿真测试方法、装置和风电场仿真模型
CN111460657B (zh) * 2020-03-31 2023-07-14 北京润科通用技术有限公司 一种六相电机的仿真方法及装置
CN112636648B (zh) * 2020-12-11 2022-07-08 上海科梁信息科技股份有限公司 一种基于fpga的双馈风机的建模方法及其系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106599526A (zh) * 2017-02-17 2017-04-26 华北电力大学（保定） 一种火电机组次同步振荡的阻抗分析法
CN107332487A (zh) * 2017-06-12 2017-11-07 中国航空工业集团公司西安飞行自动控制研究所 一种基于fpga的永磁同步电机svpwm实现方法
CN108134407A (zh) * 2018-02-07 2018-06-08 国网四川省电力公司电力科学研究院 基于虚拟同步机的光伏并网发电系统在环实时仿真平台

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2699596A1 (fr) * 2010-03-24 2011-09-24 Hydro-Quebec Systeme et methode de synchronisation de phase de signaux produits par des unites de mesure respectives

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106599526A (zh) * 2017-02-17 2017-04-26 华北电力大学（保定） 一种火电机组次同步振荡的阻抗分析法
CN107332487A (zh) * 2017-06-12 2017-11-07 中国航空工业集团公司西安飞行自动控制研究所 一种基于fpga的永磁同步电机svpwm实现方法
CN108134407A (zh) * 2018-02-07 2018-06-08 国网四川省电力公司电力科学研究院 基于虚拟同步机的光伏并网发电系统在环实时仿真平台

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
李兆凤编.浮点数概念.《 8088/8086汇编语言程序设计》.中央广播电视大学出版社,1993, *
永磁同步电机驱动系统硬件在环半实物仿真平台研究;成铭;《中国优秀硕士学位论文全文数据库 (工程科技Ⅱ辑)》;20170115;第2章 *
电力牵引传动系统微秒级硬件在环实时仿真;郝琦等;《电工技术学报》;20160425(第08期);第1-4节 *

Also Published As

Publication number Publication date
CN108959792A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
CN108959792B (zh) 一种同步电机的实时仿真系统及方法
CN103853891A (zh) 一种基于有限元分析的变参数永磁同步电动机建模方法
CN102609575A (zh) 一种基于隐式数值积分的电力系统暂态稳定仿真方法
CN104598659B (zh) 对数字电路进行仿真的方法和设备
Bachir et al. Effective FPGA-based electric motor modeling with floating-point cores
WO2023240844A1 (zh) 一种高效同步机的电磁暂态建模方法、系统及设备
CN103699013A (zh) 一种有效提高电机硬件在环实时仿真速度和精度的方法
Nguyen-Xuan et al. Efficient reluctance network formulation for electrical machine design using optimization
CN109379003A (zh) 高速永磁同步电机控制的方法、装置及计算机存储介质
Amornwongpeeti et al. A single chip FPGA-based solution for controlling of multi-unit PMSM motor with time-division multiplexing scheme
CN109150049A (zh) 一种静止坐标系电机分布式参数模型建立方法
Tekgun et al. FEA based fast topology optimization method for switched reluctance machines
WO2023240824A1 (zh) 基于饱和效应的同步机电磁暂态建模方法、系统及设备
CN108073087B (zh) 一种多学科综合仿真平台环境下的机电伺服系统控制方法
Marufuzzaman et al. Hardware approach of two way conversion of floating point to fixed point for current dq PI controller of FOC PMSM drive
CN110597084A (zh) 风电场仿真测试方法、装置和风电场仿真模型
Saha et al. Dynamic modeling of power systems experiencing faults in transmission/distribution networks
CN106897507A (zh) 一种基于电感解析模型的内置式永磁同步电机设计方法
CN111241659B (zh) 面贴式永磁同步电机硬件在环实时仿真方法及装置、终端
CN109460575A (zh) 一种基于贝杰龙等值线路的混合仿真接口系统及插值算法
CN112204560B (zh) 计算机程序、模拟方法和模拟装置
Almozayen et al. Dynamic phasor finite element modeling of grid-connected DFIG considering winding space harmonics
CN117997207B (zh) 基于扰动预测的电机控制方法、装置、电子设备和介质
CN114337431B (zh) 永磁同步电机磁链辨识方法、系统、介质及终端
Persova et al. Finite element code for multidimensional numerical analysis of squirrel-cage induction motor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant