CN108923405A - 一种系留气球关键阀安全控制装置 - Google Patents

Abstract

本发明公开了一种系留气球关键阀安全控制装置，FPGA一端连接通过差分接口电路连接上位机，另一端连接驱动放大电路；外置电源通过电源防浪涌电路进行雷电和静电保护后输入到整个控制模块，所述差分接口电路用于接收上位机控制命令以及反馈执行结构的状态，所述异步串口防浪涌电路设置于上位机和差分接口电路之间进行隔离保护，所述FPGA根据控制命令产生控制电平，经过驱动放大电路放大后送去开关MOS管，所述开关MOS管的输出信号连接至继电器模块。能够保护控制指令的传输链路不受浪涌影响，抑制并避免控制信号由于外干扰所可能造成的误动作，具有安全性高、兼容性好、针对性强的优势，有利于应用到航空产品中。

Description

一种系留气球关键阀安全控制装置

技术领域

本发明涉及一种对于系留气球的关键执行机构的控制装置，尤其涉及的是一种系留气球关键阀安全控制装置。

背景技术

系留气球作为一种通用的空中平台，依靠自身浮力完成升降，可搭载雷达、光电、通信及侦查等多种载荷，具有滞空时间长、研制周期短，使用费效比高等特点，受到越来越多的青睐。综合系统设计要求，系留气球包括很多执行机构，主要用于控制气球升降以及应急安全装置，保证系统可靠平稳运行。

系留气球的关键执行机构包括氦气阀、应急氦气阀和撕裂幅等，这些机构是系留气球的核心部件，不当的误控会造成灾难性后果，因此，控制的安全性设计非常重要。安全性控制策略包括软件设计和硬件设计两方面，软件设计主要包括多级密码保护及控制电平的有效长度识别；硬件设计包括防浪涌设计、继电器互锁等任务。

系留气球地面控制中心通过无线链路发送控制命令至球上上位机，上位机根据既定程序解析命令，将有效参数通过串口发送到执行件，根据时序要求控制关键执行机构，完成整个系统的有效工作。

发明内容

本发明所要解决的技术问题在于：进一步提升控制的安全性，提供了一种系留气球关键阀安全控制装置。

本发明是通过以下技术方案解决上述技术问题的，本发明包括可编程逻辑器件FPGA、电源防浪涌电路、异步串口防浪涌电路、差分接口电路、驱动放大电路、开关MOS管、继电器模块；所述FPGA一端连接通过差分接口电路连接上位机，另一端连接驱动放大电路；外置电源通过电源防浪涌电路进行雷电和静电保护后输入到整个控制模块，所述差分接口电路用于接收上位机控制命令以及反馈执行结构的状态，所述异步串口防浪涌电路设置于上位机和差分接口电路之间进行隔离保护，所述FPGA根据控制命令产生控制电平，经过驱动放大电路放大后送去开关MOS管，所述开关MOS管的输出信号连接至继电器模块。

所述电源防浪涌电路包括气体放电管GDT11、压敏电阻RV、共轭电感器L11、瞬态抑制二极管TVS59；所述气体放电管GDT11并联在电源与地之间隔离较大的浪涌，所述压敏电阻RV并联在气体放电管GDT11上，所述共轭电感器L11的两脚并联在压敏电阻RV上，另外两脚并联在瞬态抑制二极管TVS59上。

所述异步串口防浪涌电路包括发射信号线、接收信号线和接地线，发射信号线和接收信号线上结构相同，分别包括气体放电管，并联在气体放电管之后的两个瞬态抑制二极管，然后每个信号线上再串联有一个电阻，之后两个信号线上再并联一个瞬态抑制二极管；每个信号线和接地线之间并联一个瞬态抑制二极管。

所述差分接口电路包括差分驱动器D24、匹配电阻R265、上拉电阻R256、下拉电阻R274、FPGA芯片D12K、差分驱动器D25、匹配电阻R264、上拉电阻R255、下拉电阻R273；差分数据发送到差分驱动器D24的RX+和RX-端口，两个端口之间连接匹配电阻R265，RX+端连接上拉电阻R256，RX-端连接下拉电阻R274，差分驱动器D24输出到FPGA芯片D12K，FPGA芯片D12K输出的Tx串口控制信号到发差分驱动器D25，经由变换产生差分信号Tx+和Tx-，信号之间增加匹配电阻R264，Tx+端连接上拉电阻R255，Tx-端连接下拉电阻R273，同时差分驱动器D24和差分驱动器D25的使能信号连接到FPGA芯片D12K。

所述驱动放大电路、开关MOS管、继电器模块构成控制互锁电路，继电器模块包括串联的继电器K1和K2，上位机发送控制命令到FPGA，FPGA根据既定时序产生控制信号经过驱动放大电路驱动后形成两路控制信号，送入开关MOS管，这两路信号作为开关MOS管的门电压信号，两个继电器K1和K2同时吸合时控制信号传输到执行机构上。

所述控制装置还包括内外时钟驱动电路，所述内外时钟驱动电路包括晶振器件G2、滤波电容C250、匹配电阻R109、驱动芯片D7、FPGA芯片D12D、电容C26、上拉电阻R45和下拉电阻R46；所述晶振器件G2的电源端和地端接滤波电容C250，电源输入为3.3V直流电压，管脚3为时钟输出端；输出时钟信号经过匹配电阻R109进入驱动芯片D7的输入端INA，D7电压输入VCCA和VCCB连到3.3V，使能端/OEA和/OEB连接到地，最后从信号输出端OA3产生经过放大整形的时钟信号CLK_I进入FPGA芯片D12D，作为内系统调试的参考时钟；外时钟ECLK经过电容C26整形后，分别经过上拉电阻R45和下拉电阻R46上下拉处理，完成时钟信号整形匹配，进入驱动芯片D7处理后输出CLK_E进入FPGA芯片D12D，作为全机时序产生主时钟。

所述控制装置还包括电源配置电路，所述电源配置电路对5V电源进行过压保护和滤波处理。

对控制信号的有效性进行宽度比对，将产生的控制电平与设定的阈值进行比较，只有大于设定的阈值，才能确定控制命令有效发出，其他全定为无效命令。控制界面提供了二级密码保护功能，避免人为误操作行为。对控制信号传输接口进行防浪涌和防干扰处理设计，同时对控制电平的有效性作了宽度要求，排除干扰引入的误动作，实现系留气球执行机构控制的安全性要求。

本发明相比现有技术具有以下优点：本发明相比传统的设计方式，能够保护控制指令的传输链路不受浪涌影响，抑制并避免控制信号由于外干扰所可能造成的误动作，具有安全性高、兼容性好、针对性强的优势，有利于应用到航空产品中。

附图说明

图1是本发明的结构框图；

图2是电源防浪涌电路原理图；

图3是异步串口防浪涌电路原理图；

图4是差分接口电路原理图；

图5是控制互锁电路原理图；

图6是内外时钟驱动电路原理图；

图7是电源配置电路原理图；

图8是控制信号有效性比对图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

如图1所示，本实施例包括可编程逻辑器件FPGA、电源防浪涌电路、异步串口防浪涌电路、差分接口电路、驱动放大电路、开关MOS管、继电器模块；所述FPGA一端连接通过差分接口电路连接上位机，另一端连接驱动放大电路；外置电源通过电源防浪涌电路进行雷电和静电保护后输入到整个控制模块，所述差分接口电路用于接收上位机控制命令以及反馈执行结构的状态，所述异步串口防浪涌电路设置于上位机和差分接口电路之间进行隔离保护，所述FPGA根据控制命令产生控制电平，经过驱动放大电路放大后送去开关MOS管，所述开关MOS管的输出信号连接至继电器模块。

如图2所示，电源防浪涌电路包括气体放电管GDT11、压敏电阻RV、共轭电感器L11、瞬态抑制二极管TVS59；电源与地之间并接气体放电管，一般能够隔离较大浪涌，隔离残压维持在20～50V，经过压敏电阻RV进行泄放，能够有效地抑制较大的瞬态浪涌，一级保护后的电压进入共轭电感器L11，隔离前端引入的电源干扰，为了解决快速响应外部浪涌的影响，最后一级还需并接瞬态抑制二极管TVS59，有效地对后级器件进行保护。

如图3所示，UART异步串口防浪涌电路包括发射信号线、接收信号线和接地线，额定工作电压相比电源类的要小，因此选择分立元器件重点要保证处理后残压一定要小于被保护器件的耐压值，同时要解决线间和线地间保护。线间并接气体放电管GDT1泄放较大浪涌，然后进入2个并联的瞬态抑制二极管解决浪涌二次泄放，同时在每个信号线上串接一个2.2K的电阻，使前后级防护电路能够相互配合，电阻值在保证信号传输的前提下尽可能往大选取，防浪涌性能会更好，最后在线间再并接一个瞬态抑制二极管器件。线地间并接一个瞬态抑制二极管即可完成共模间的干扰和保护。

如图4所示，差分接口电路包括差分驱动器D24、匹配电阻R265、上拉电阻R256、下拉电阻R274、FPGA芯片D12K、差分驱动器D25、匹配电阻R264、上拉电阻R255、下拉电阻R273；差分数据发送到差分驱动器D24的RX+和RX-端口，两个端口之间需要增加100欧的匹配电阻R265，RX+端加1K欧的上拉电阻R256，RX-端加10K欧的下拉电阻R274，通过差分驱动器D24输出到FPGA芯片D12K，从FPGA芯片D12K输出的Tx串口控制信号到发差分驱动器D25，经由变换产生Tx+和Tx-一对差分信号，信号之间增加100欧的匹配电阻R264，Tx+端加1K欧的上拉电阻R255，Tx-端加10K欧的下拉电阻R273，同时D24和D25的使能信号连接到FPGA芯片D12K。

如图5所示，所述驱动放大电路、开关MOS管、继电器模块构成控制互锁电路，上位机发送控制命令到FPGAD1，FPGA根据既定时序产生控制信号经过驱动放大电路D3驱动后形成2路控制信号Val1_O_5V_1和Val1_O_5V_1_0，送入N17的开关MOS管，这两路信号作为开关MOS管N17的门电压信号，当为高电平时，D端与S端导通，即Val1_O_1R_1和Val1_O_0R_1连入GND，反之断开。继电器K1、K2处于常闭状态，2组信号控制互锁继电器工作，当Val1_O_1R_1为低电平时，继电器K1吸合，此时K1信号连到GND，要想继电器K2的K1信号与Val1_O_28V连通，Val1_O_0R_1必须为高电平，使得继电器K2处于初始态。因此，串行继电器组中，控制每个继电器的互锁继电器只有得到FPGA送出的“0”和“1”电平时，串行继电器的一个才能被打开。所以当浪涌或其他因素损坏FPGA、控制板或控制板的MOS管时，几乎不可能造成同一个器件的2个输出管脚同时被感应出高电平和低电平2种形式，因此，关键执行机构不可能出现误动作情况。可以发现图5的两部分是完全对称的，起到功能冗余作用，保证整个控制电路安全可靠运行，尽可能降低其他因素带入的误操作。

如图6所示，控制装置还包括内外时钟驱动电路，内外时钟驱动电路包括晶振器件G2、滤波电容C250、匹配电阻R109、驱动芯片D7、FPGA芯片D12D、电容C26、上拉电阻R45和下拉电阻R46；内时钟产生源是40M的晶振器件G2，电源端和地端接0.1uF滤波电容C250，电源输入为3.3V直流电压，管脚3为时钟输出端，输出时钟信号经过匹配电阻R109进入驱动芯片D7的输入端INA，驱动芯片D7电压输入VCCA和VCCB连到3.3V，使能端/OEA和/OEB连接到地，最后从信号输出端OA3产生经过放大整形的时钟信号CLK_I进入FPGA芯片D12D，作为内系统调试的参考时钟；外时钟ECLK经过1000pF的电容C26整形后，分别经过750欧的上拉电阻R45和510欧的下拉电阻R46上下拉处理，完成时钟信号整形匹配，进入驱动芯片D7处理后输出CLK_E进入FPGA芯片，作为全机时序产生主时钟。

如图7所示，本控制装置还具有电源配置电路，采用低压大电流系列DC/DC变换器HCE4616电源转换芯片，电源转换芯片是一款双通道输出变换器，+5V电源分别输入到Vin1和Vin2两个端口，并对每个输入端进行电容滤波，RUN1和RUN2信号为内部工作运行信号，主要为了分时启动。电压的变换主要基于FB1、FB2与ITMH1、ITMH2之间的端电阻值，不同的电阻参数会输出对应的电压参数，对输出的Vout1和Vout2分别接入2个100uf和1个0.1uf进行滤波。

如图8所示，一方面在地面控制界面采用2级密码保护功能，避免了人为误操作所带入的危害；另一方面对控制信号的有效性进行宽度比对，即在程序中将产生的控制电平与设定的阈值进行比较，只有大于设定的阈值，才能确定控制命令有效发出，其他全定为无效命令，降低干扰或其他非法情况引入误控概率，图中T为当前控制信号宽度，Tm为控制信号有效宽度阈值。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种系留气球关键阀安全控制装置，其特征在于，包括可编程逻辑器件FPGA、电源防浪涌电路、异步串口防浪涌电路、差分接口电路、驱动放大电路、开关MOS管、继电器模块；所述FPGA一端连接通过差分接口电路连接上位机，另一端连接驱动放大电路；外置电源通过电源防浪涌电路进行雷电和静电保护后输入到整个控制模块，所述差分接口电路用于接收上位机控制命令以及反馈执行结构的状态，所述异步串口防浪涌电路设置于上位机和差分接口电路之间进行隔离保护，所述FPGA根据控制命令产生控制电平，经过驱动放大电路放大后送去开关MOS管，所述开关MOS管的输出信号连接至继电器模块。

2.根据权利要求1所述的一种系留气球关键阀安全控制装置，其特征在于，所述电源防浪涌电路包括气体放电管GDT11、压敏电阻RV、共轭电感器L11、瞬态抑制二极管TVS59；所述气体放电管GDT11并联在电源与地之间隔离较大的浪涌，所述压敏电阻RV并联在气体放电管GDT11上，所述共轭电感器L11的两脚并联在压敏电阻RV上，另外两脚并联在瞬态抑制二极管TVS59上。

3.根据权利要求1所述的一种系留气球关键阀安全控制装置，其特征在于，所述异步串口防浪涌电路包括发射信号线、接收信号线和接地线，发射信号线和接收信号线上结构相同，分别包括气体放电管，并联在气体放电管之后的两个瞬态抑制二极管，然后每个信号线上再串联有一个电阻，之后两个信号线上再并联一个瞬态抑制二极管；每个信号线和接地线之间并联一个瞬态抑制二极管。

4.根据权利要求1所述的一种系留气球关键阀安全控制装置，其特征在于，所述差分接口电路包括差分驱动器D24、匹配电阻R265、上拉电阻R256、下拉电阻R274、FPGA芯片D12K、差分驱动器D25、匹配电阻R264、上拉电阻R255、下拉电阻R273；差分数据发送到差分驱动器D24的RX+和RX-端口，两个端口之间连接匹配电阻R265，RX+端连接上拉电阻R256，RX-端连接下拉电阻R274，差分驱动器D24输出到FPGA芯片D12K，FPGA芯片D12K输出的Tx串口控制信号到发差分驱动器D25，经由变换产生差分信号Tx+和Tx-，信号之间增加匹配电阻R264，Tx+端连接上拉电阻R255，Tx-端连接下拉电阻R273，同时差分驱动器D24和差分驱动器D25的使能信号连接到FPGA芯片D12K。

5.根据权利要求1所述的一种系留气球关键阀安全控制装置，其特征在于，所述驱动放大电路、开关MOS管、继电器模块构成控制互锁电路，继电器模块包括串联的继电器K1和K2，上位机发送控制命令到FPGA，FPGA根据既定时序产生控制信号经过驱动放大电路驱动后形成两路控制信号，送入开关MOS管，这两路信号作为开关MOS管的门电压信号，两个继电器K1和K2同时吸合时控制信号传输到执行机构上。

6.根据权利要求1所述的一种系留气球关键阀安全控制装置，其特征在于，所述控制装置还包括内外时钟驱动电路，所述内外时钟驱动电路包括晶振器件G2、滤波电容C250、匹配电阻R109、驱动芯片D7、FPGA芯片D12D、电容C26、上拉电阻R45和下拉电阻R46；所述晶振器件G2的电源端和地端接滤波电容C250，电源输入为3.3V直流电压，管脚3为时钟输出端；输出时钟信号经过匹配电阻R109进入驱动芯片D7的输入端INA，D7电压输入VCCA和VCCB连到3.3V，使能端/OEA和/OEB连接到地，最后从信号输出端OA3产生经过放大整形的时钟信号CLK_I进入FPGA芯片D12D，作为内系统调试的参考时钟；外时钟ECLK经过电容C26整形后，分别经过上拉电阻R45和下拉电阻R46上下拉处理，完成时钟信号整形匹配，进入驱动芯片D7处理后输出CLK_E进入FPGA芯片D12D，作为全机时序产生主时钟。

7.根据权利要求1所述的一种系留气球关键阀安全控制装置，其特征在于，所述控制装置还包括电源配置电路，所述电源配置电路对5V电源进行过压保护和滤波处理。

8.根据权利要求1所述的一种系留气球关键阀安全控制装置，其特征在于，对控制信号的有效性进行宽度比对，将产生的控制电平与设定的阈值进行比较，只有大于设定的阈值，才能确定控制命令有效发出，其他全定为无效命令。