CN205195256U - 一种浪涌及脉冲群抑制电路 - Google Patents

Abstract

本实用新型提供一种浪涌及脉冲群抑制电路，包括：浪涌抑制电路和脉冲群抑制电路。本实用新型通过各种耦合方式下对浪涌和脉冲群进行抑制，对电源输入端的浪涌和脉冲群进行大幅度衰减，使电源输出不影响设备的正常工作。

Description

一种浪涌及脉冲群抑制电路

技术领域

本实用新型涉及火灾自动报警系统产品内部的电源进线处理电路，具体涉及一种浪涌及脉冲群抑制电路。

背景技术

浪涌也叫突波，就是超出正常工作电压的瞬间过电压。本质上讲浪涌是发生在仅仅几百万分之一秒时间内的一种剧烈脉冲。通常引起浪涌的可能原因有雷击、短路、电源切换、输电线路中的开关动作等。浪涌对电子设备的可靠性影响大，会导致设备的不正常工作。电快速瞬变脉冲群，有特定的持续时间，特定的脉冲周期，脉冲群里的每个脉冲有特定的重复周期、电压幅值、上升时间和脉宽。电快速脉冲群一般不会造成设备故障，但使设备产生误动作的情况经常可见。为此国外和国内标准对浪涌和脉冲群都提到对应的抗扰度试验。用来评定设备的电源线、IO线等在遭受浪涌和脉冲群时的抗干扰能力。针对上述问题，传统做法是在电源L和N线间加压敏电阻和共模电感等方法，该方法在某些耦合方式下能使设备正常工作，不能防止其他耦合方式对设备造成的影响,如可能在L,N间加浪涌正常工作，但在N,GND间加浪涌设备就不能正常工作。

实用新型内容

本实用新型的目的是提供一种浪涌及脉冲群抑制电路，提供一种浪涌及脉冲群抑制电路，能够在浪涌和脉冲群其他耦合方式下，保证设备正常工作。

本实用新型提供了如下的技术方案：

一种浪涌及脉冲群抑制电路，包括：包括：浪涌抑制电路和脉冲群抑制电路；

所述的浪涌抑制电路包括端子J1，保险丝F1,气体放电管GDT1,压敏电阻ZNR1,压敏电阻ZNR2,压敏电阻ZNR3；端子J1的1脚接保险丝F1的一端，保险丝F1的另一端接压敏电阻ZNR1的一端和压敏电阻ZNR2的一端，端子J1的2脚接压敏电阻ZNR3的一端，端子J1的3脚接PGND；压敏电阻ZNR2的另一端接气体放电管GDT1的一端，气体放电管的另一端接PGND；压敏电阻ZNR3的一端接气体放电管的一端；压敏电阻ZNR1的一端接压敏电阻ZNR3的一端；

所述的脉冲群抑制电路包括磁珠L1,磁珠L2,磁珠L3,磁珠L4磁珠L5,磁珠L6,磁珠L7,磁珠L8,磁珠L9,电容C1,电容C2,电容C3,滤波器L10，端子J2；磁珠L1的一端接压敏电阻ZNR1,压敏电阻ZNR2的一端，磁珠L1的另一端接电容C1,磁珠L2的一端；电容C1的另一端接磁珠L4,磁珠L5的一端；磁珠L2的另一端接电容C2和磁珠L3的一端；电容C2的另一端接磁珠L8,磁珠L9,电容C10的一端；磁珠L3的另一端接滤波器L10的1脚；磁珠L4的另一端接压敏电阻ZNR1和压敏电阻ZNR3的一端；磁珠L5的另一端接磁珠L6,电容C10的一端，磁珠L6的另一端接滤波器L10的2脚，磁珠L8的另一端接磁珠L7，磁珠L7的另一端接PGND；磁珠L9的另一端接滤波器L10的3脚；滤波器L10的4脚接端子J2的1脚，滤波器L10的5脚接端子J2的2脚。

本实用新型的有益效果是：通过各种耦合方式下对浪涌和脉冲群进行抑制，对电源输入端的浪涌和脉冲群进行大幅度衰减，使电源输出不影响设备的正常工作。

附图说明

附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。在附图中：

图1是本实用新型结构示意图。

具体实施方式

如图1所示，本实用新型公开一种浪涌及脉冲群抑制电路，包括：浪涌抑制电路和脉冲群抑制电路。

所述的浪涌抑制电路包括端子J1，保险丝F1,气体放电管GDT1,压敏电阻ZNR1,压敏电阻ZNR2,压敏电阻ZNR3。端子J1的1脚接保险丝F1的一端，保险丝F1的另一端接压敏电阻ZNR1的一端和压敏电阻ZNR2的一端，端子J1的2脚接压敏电阻ZNR3的一端，端子J1的3脚接PGND。压敏电阻ZNR2的另一端接气体放电管GDT1的一端，气体放电管的另一端接PGND。压敏电阻ZNR3的一端接气体放电管的一端。压敏电阻ZNR1的一端接压敏电阻ZNR3的一端。

所述的脉冲群抑制电路包括磁珠L1,磁珠L2,磁珠L3,磁珠L4磁珠L5,磁珠L6,磁珠L7,磁珠L8,磁珠L9,电容C1,电容C2,电容C3,滤波器L10，端子J2。磁珠L1的一端接压敏电阻ZNR1,压敏电阻ZNR2的一端，磁珠L1的另一端接电容C1,磁珠L2的一端。电容C1的另一端接磁珠L4,磁珠L5的一端。磁珠L2的另一端接电容C2和磁珠L3的一端。电容C2的另一端接磁珠L8,磁珠L9,电容C10的一端。磁珠L3的另一端接滤波器L10的1脚。磁珠L4的另一端接压敏电阻ZNR1和压敏电阻ZNR3的一端。磁珠L5的另一端接磁珠L6,电容C10的一端，磁珠L6的另一端接滤波器L10的2脚，磁珠L8的另一端接磁珠L7，磁珠L7的另一端接PGND。磁珠L9的另一端接滤波器L10的3脚。滤波器L10的4脚接端子J2的1脚，滤波器L10的5脚接端子J2的2脚。

本实用新型的工作原理为L,N间的浪涌经压敏电阻ZNR1泄放，L,PGND间的浪涌经压敏电阻ZNR2和气体放电管GDT1泄放，N,PGND之间的浪涌经压敏电阻ZNR3和气体放电管GDT1泄放。而脉冲群信号根据耦合情况泄放，如L与参考GND之间，则脉冲群信号经磁珠L1,磁珠L2,磁珠L3和滤波器后L10到电源输入端，脉冲群信号在经过磁珠和滤波器后已大幅衰减，对电源的输出造成的影响甚微。其他的耦合方式亦然。

综上，本实用新型通过各种耦合方式下对浪涌和脉冲群进行抑制，对电源输入端的浪涌和脉冲群进行大幅度衰减，使电源输出不影响设备的正常工作。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (1)

1.一种浪涌及脉冲群抑制电路，其特征在于，包括：浪涌抑制电路和脉冲群抑制电路；

所述的浪涌抑制电路包括端子J1，保险丝F1,气体放电管GDT1,压敏电阻ZNR1,压敏电阻ZNR2,压敏电阻ZNR3；端子J1的1脚接保险丝F1的一端，保险丝F1的另一端接压敏电阻ZNR1的一端和压敏电阻ZNR2的一端，端子J1的2脚接压敏电阻ZNR3的一端，端子J1的3脚接PGND；压敏电阻ZNR2的另一端接气体放电管GDT1的一端，气体放电管的另一端接PGND；压敏电阻ZNR3的一端接气体放电管的一端；压敏电阻ZNR1的一端接压敏电阻ZNR3的一端；

所述的脉冲群抑制电路包括磁珠L1,磁珠L2,磁珠L3,磁珠L4磁珠L5,磁珠L6,磁珠L7,磁珠L8,磁珠L9,电容C1,电容C2,电容C3,滤波器L10，端子J2；磁珠L1的一端接压敏电阻ZNR1,压敏电阻ZNR2的一端，磁珠L1的另一端接电容C1,磁珠L2的一端；电容C1的另一端接磁珠L4,磁珠L5的一端；磁珠L2的另一端接电容C2和磁珠L3的一端；电容C2的另一端接磁珠L8,磁珠L9,电容C10的一端；磁珠L3的另一端接滤波器L10的1脚；磁珠L4的另一端接压敏电阻ZNR1和压敏电阻ZNR3的一端；磁珠L5的另一端接磁珠L6,电容C10的一端，磁珠L6的另一端接滤波器L10的2脚，磁珠L8的另一端接磁珠L7，磁珠L7的另一端接PGND；磁珠L9的另一端接滤波器L10的3脚；滤波器L10的4脚接端子J2的1脚，滤波器L10的5脚接端子J2的2脚。