CN108897712A - 单线传输方法、芯片以及通信系统 - Google Patents

单线传输方法、芯片以及通信系统 Download PDF

Info

Publication number
CN108897712A
CN108897712A CN201810744753.1A CN201810744753A CN108897712A CN 108897712 A CN108897712 A CN 108897712A CN 201810744753 A CN201810744753 A CN 201810744753A CN 108897712 A CN108897712 A CN 108897712A
Authority
CN
China
Prior art keywords
data
transmitted
group
single line
transmission method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810744753.1A
Other languages
English (en)
Other versions
CN108897712B (zh
Inventor
李东
杨毓俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN201810744753.1A priority Critical patent/CN108897712B/zh
Priority to US16/628,008 priority patent/US11403251B2/en
Priority to PCT/CN2018/110479 priority patent/WO2020010742A1/zh
Priority to KR1020197038994A priority patent/KR102314768B1/ko
Publication of CN108897712A publication Critical patent/CN108897712A/zh
Application granted granted Critical
Publication of CN108897712B publication Critical patent/CN108897712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

公开了一种单线传输方法、芯片以及通信系统，其中，该单线传输方法包括：通过单线接收X组待传输数据以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，X为大于0的正整数，每组待传输数据由跳变沿的数目来表示；确认所述触发标志；确认所述触发标志之后，对跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对跳变沿进行计数和译码。数据传输时间更短，提高了数据传输效率。

Description

单线传输方法、芯片以及通信系统
技术领域
本发明涉及集成电路设计与通信领域，更具体地涉及一种单线传输方法、芯片以及通信系统。
背景技术
现有的通讯接口例如I2C、SPI、SMBUS等均需要至少两条传输线，一条传输数据，另一条传输时钟。若能利用一条传输线实现数据和时钟的传输，则可以减少电路中的引脚数目，避免不同传输线间信号同步化问题或者接收端与发送端之间时钟不同步等问题。图1示出现有的单线传输方法的信号示意图，如图1所示，在起始信号INIT结束之后，当接收端检测到CTRL信号的第一个下降沿时即被使能开始接收数据(如波形ENABLE所示)，并根据CTRL信号而对应产生频率(如频率波形所示)，同时接收端计数器开始在预设传输时间TCOUN内对CTRL信号的上升沿进行计数。在预设传输时间TCOUN期间出现K个上升沿表示传输的数据为K，K为大于0的正整数。如果传输的数据为0，则在预设传输时间TCOUN内CTRL信号不出现上升沿。
现有技术的传输方法的不足之处在于：不论传输的数据是多少，都需要至少预设传输时间TCOUN的计数时间，当传输的数据较大时，需要增大预设传输时间TCOUN的时间。当传输的数据较小时，仍需等待预设传输时间TCOUN结束才能完成数据传输。会导致现有的传输方法的通用性较差，数据传输效率较低。
发明内容
有鉴于此，本发明的目的在于提供一种单线传输方法以及包含该单线传输方法的芯片以及通信系统，进一步提高数据传输的效率。
根据本发明的一方面提供的一种单线传输方法，包括：通过单线接收X组待传输数据以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，X为大于0的正整数，每组待传输数据由跳变沿的数目来表示；确认所述触发标志；确认所述触发标志之后，对跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对跳变沿进行计数和译码。
优选地，所述结束标志由持续第一预设时间的高电平或者低电平来表示。
优选地，所述跳变沿包括上升沿、或下降沿、或两者的组合。
优选地，所述X组待传输数据中的第1组待传输数据之前的触发标志前面设有传输起始标志，所述X组待传输数据中的最后一组待传输数据之后的结束标志后面还设有传输完成标志，所述单线传输方法还包括：在接收到所述传输完成标志之后完成对所述X组待传输数据的译码。
优选地，所述传输起始标志由持续第二预设时间的高电平或者低电平来表示；所述传输结束标志由持续第三预设时间的高电平或者低电平来表示。
优选地，所述第1组的待传输数据的触发标志由上升沿或下降沿来表示；所述第2至X组的待传输数据的触发标志由上升沿或下降沿以及之后的第四预设时间的高电平或低电平来表示。
优选地，所述第1至X组的待传输数据的触发标志由上升沿或下降沿以及之后的第四预设时间的高电平或低电平来表示。
优选地，所述第四预设时间小于所述第三预设时间。
优选地，X＝3，所述X组待传输数据包括第一组待传输数据、第二组待传输数据和第三组待传输数据，所述第一组待传输数据表示存储地址，所述第二组待传输数据表示读写标识，所述第三组待传输数据表示存储数据；所述根据所述计数进行译码包括：将所述触发标志之后的第一组待传输数据对应的跳变沿计数转化成地址，将所述第二组待传输数据对应的跳变沿计数转化成读写标识，将所述第三组待传输数据对应的跳变沿计数转化成存储数据。
根据本发明的另一方面提供一种单线传输方法，包括：通过单线接收N比特待传输数据，所述N比特待传输数据以M比特为一组，包括N/M组，以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，每组待传输数据由K+1个跳变沿来表示；确认所述触发标志；确认所述触发标志之后，对K+1个跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对所述跳变沿进行计数和译码，其中，所述K为大于等于零的整数，根据所述K+1个跳变沿得到计数值为K，且所述K表示二进制M比特的等效数值，N和M为大于0的正整数，N可以被M整除。
优选地，n＝TST/TD，则传输N比特数据共需要的传输时间T为(N/M)*(n-1+2M+1)*TD，其中所述TST表示第一预设时间，所述TD表示每组待传输数据的脉冲宽度。
优选地，N＝8，所述传输时间T最短时，n与M之间的关系满足：当n≤1时，M＝1；当1＜n≤17时，M＝2；当17＜n≤449时，M＝4；当n＞449时，M＝8。
优选地，M＝1，根据所述计数进行译码包括：当所述跳变沿的计数为第一数值时，译码为0，当所述跳变沿的计数为第二数值时，译码为1。
优选地，M＝2，根据所述计数进行译码包括：当所述跳变沿的计数为第一数值时，译码为00；当所述跳变沿的计数为第二数值时，译码为01；当所述跳变沿的计数为第三数值时，译码为10；当所述跳变沿的计数为第四数值时，译码为11。
根据本发明的第三方面提供一种芯片，其特征在于，根据上述的单线传输方法传输数据。
根据本发明的第四方面提供一种通信系统，其特征在于，根据上述的单线传输方法传输数据。
综上所述，本发明提供的单线传输方、芯片以及通信系统，利用单传输线传输数据，在每组数据传输完成后采用提供结束标志ST来表示数据传输结束，不需要在数据传输过程中固定数据传输时间，消除了数据传输时间对数据长度的限制，可以兼容传输较大的数据。同时当传输较小数据例如K＝0时，数据传输时间更短，提高了数据传输效率。同时利用该单线传输方法的芯片可以减少电路中的引脚数目，节约芯片面积，节约成本，改善封测可靠性，改善信号同步等。
在本发明其他的实施例中，将N比特的待传输数据分为[N/M]段每段M比特进行传输，进一步提高了传输效率；同时在地址位后增加了读/写位，以对寄存器进行读或者写操作。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出现有的单线传输方法的信号示意图。
图2示出本发明第一实施例的连续数据的传输方法的信号示意图。
图3示出本发明第二实施例的单比特数据的传输方法的信号示意图。
图4示出本发明第三实施例的多比特数据的传输方法的信号示意图。
图5示出本发明第四实施例的传输方法的写模式下的信号示意图。
图6示出本发明第四实施例的传输方法的读模式下的信号示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
图2示出本发明第一实施例的连续数据的传输方法的信号示意图。其中，图2示出的是接收端电路收到的总线信号的两种实施例，这两种总线信号的不同在于背景电位不同，一个为高电平电位，另一个为低电平电位。本发明第一实施例提供的传输方法包括：确定一个传输起始标志INIT，传输起始标志INIT例如为持续第二预设时间的高电平信号，如图2上方所示。或者为持续第二预设时间的低电平信号，如图2下方所示。在传输起始标志INIT之后提供一个触发标志SA表示本次传输开始，触发标志SA例如为总线信号CTRL的第一个下降沿或者上升沿，当然也可为更复杂的触发信号。图2上方实施例的触发标志SA以下降沿为例，而图2下方的触发标志SA以上升沿为例。触发标志SA触发接收端计数器，计数器对总线信号CTRL的上升沿(或者下降沿)进行计数。计数的结果可以用各种方式来编码和译码，图2示出的实施例以上升沿(或者下降沿)的个数表示传输的数据，例如出现K+1个上升沿(或者下降沿)表示传输的数据为K。出现1个上升沿(或者下降沿)表示传输的数据为0。在经过K+1个上升沿(或者下降沿)之后提供结束标志ST，结束标志ST为持续第一预设时间的同一电位不变化表示本组数据传输结束，例如图2上方的结束标志ST为保持TST时长的高电平，图2下方的结束标志ST为保持TST时长的低电平。
当需要传输第2组数据时，再次提供一组触发标志SA，例如图2上方第2组待传输数据的触发标志SA为一个下降沿以及之后的持续第四预设时间的低电平，同时当第四预设时间满足大于前面计数上升沿个数过程中的低电平持续时间TL的最小值且小于传输结束标志OFF的持续时间TOFF时，即可开始计数上升沿个数，在最后一个上升沿之后保持TST时长的高电平，表示第二组数据传输完成。
在X组待传输数据被写入之后提供传输结束标志OFF，传输结束标志OFF为持续第三预设时间的高电平或低电平，例如图2上方的传输结束信号OFF为保持低电平TOFF时长。
上述实施例仅示出本发明的一个方案，在本发明其他的实施例中，第1组至第X组的触发标志SA也可以都是一个下降沿以及之后的持续第四预设时间的低电平，同时当第四预设时间满足大于计数上升沿个数过程中的低电平持续时间TL的最小值且小于传输结束标志OFF的持续时间TOFF时，即可开始计数上升沿个数。本发明不以此为限制，本领域的技术人员可以根据具体情况进行选择。
本发明第一实施例提供的传输方法在每组数据传输完成后采用提供结束标志ST来表示数据传输结束，不需要在数据传输过程中固定数据传输时间，消除了数据传输时间对数据长度的限制，可以兼容传输较大的数据。同时当传输较小数据例如K＝0时，数据传输时间更短，提高了数据传输效率。
图2示出了连续数据的传输模式，在本发明优选地实施例中，提供一种位数据的传输模式，与上述实施例相同，优选实施例提供的传输方法同样包括通过单线接收总线信号，所述总线信号包括N比特待传输数据，将N比特待传输数据以M比特为一组进行传输。还包括位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，每组待传输数据由总线信号中的K+1个跳变沿来表示；确认该总线信号的触发标志；确认所述触发标志之后，对总线信号中的K+1个跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对总线信号中的跳变沿进行计数和译码，其中，所述K为大于等于零的整数，对所述K+1个跳变沿得到计数值为K，且所述K表示二进制M比特的等效数值，N和M为大于0的正整数，N可以被M整除。
例如图3示出本发明第二实施例的单比特数据的传输方法的信号示意图。本发明第二实施例提供的传输方法将每一比特数据单独传输，如图3所示，拉低总线信号CTRL表示数据传输开始，在数据传输期间只有一个上升沿表示该比特数据为0，在数据传输期间出现两个上升沿表示该比特数据为1，在每组数据传输结束之后提供结束标志ST，其中结束标志ST与第一实施例相同为持续第一预设时间的同一电位不变化，如图3的上方所示，结束标志ST为持续TST时长的高电平。
当然，在本发明其他的实施例中，抬高总线信号CTRL表示数据传输开始，在数据传输期间只有一个下降沿表示该比特数据为0，在数据传输期间出现两个下降沿表示该比特数据为1，在每组数据传输结束之后提供结束标志ST，其中结束标志ST为持续TST时长的低电平。本发明并不以此为限制，本领域的技术人员可以根据具体情况进行选择。
图3的下方示出了利用本发明第二实施例传输数据1100 0110(C6H)的波形示意图，如图所示，传输数据0需要的时间为TST+TD，传输数据1需要的时间为TST+3TD，其中TD表示数据传输期间一个脉冲所持续的时间，即待传输数据的脉冲宽度。传输8比特的数据需要的时间在8TST+8TD到8TST+24TD之间，提高了传输的效率。
图4示出本发明第三实施例的两比特数据的传输方法的信号示意图。在本发明第三实施例提供的传输方法中，将8比特的数据分为四组，每组数据由相邻2比特的数据组成。同时数据传输开始和数据传输结束的步骤与第二实施例的相同，在此不再赘述。本发明第三实施例提供的传输方法与第二实施例提供的传输方法的不同之处在于：在数据传输期间，上升沿(或者下降沿)的个数为1表示数据00，上升沿(或者下降沿)的个数为2表示数据01，上升沿(或者下降沿)的个数为3表示的数据为10，上升沿(或者下降沿)的个数为4表示数据11，如图4上方所示。
图4的下方示出了利用本发明第三实施例传输数据1100 0110(C6H)的波形示意图，如图所示，传输数据00需要的时间为TST+TD，传输数据01需要的时间TST+3TD，传输数据10需要的时间为TST+5TD，传输数据11需要的时间为TST+7TD。因此本发明第三实施例的传输方法传输8比特数据需要的时间在4TST+4TD到4TST+28TD之间。
此外，在本发明其他的实施例中，提供一种数据传输方法，可以最大的提高数据传输的效率。在该实施例中，将N比特的待传输数据以每M比特数据作为一组数据传输，总共需要N/M组，其中，N和M为大于0的正整数，N可以被M整除。假设n＝TST/TD，其中TST表示结束标志所持续的时间，TD表示数据传输期间单个脉冲的宽度。则传输N比特数据共需要的传输时间T为(N/M)*(n-1+2M+1)*TD。
因为传输一组数据所需的最短时间为TST+TD，最长时间为TST+(2M+1-1)TD。则传输N比特的数据总共所需要的传输时间T最短为：
[N/M]*(TST+TD)
最长为：
(N/M)*[TST+(2M+1-1)TD]
以N＝8为例，则可以得到如表1所示的结果。
表1
N＝8 Tmin Tmax
M (8/M)*(n+1)TD (8/M)*[n+(2M+1-1)]TD
1 8*(n+1)TD (8n+24)TD
2 4*(n+1)TD (4n+28)TD
4 2*(n+1)TD (2n+62)TD
8 1*(n+1)TD (n+511)TD
根据表1中的公式可以得出传输效率优化表格，以得到在n为不同的值时，可以使得Tmax最小的M值。其结果如表2所示。
表2
根据表2的结果可知，可针对不同的n值选择对应的的M值，使得待传输数据以M比特作为一组进行传输，以使得数据传输的效率最大。
图5和图6分别示出本发明第四实施例的传输方法的写模式和读模式下的信号示意图。如图5和图6所示，本发明第四实施例提供一种具有读写模式的传输方法，包括：在拉高总线信号CTRL时间后的第一个下降沿开始写/读地址位，通过计数上升沿的个数得到需要写入/读出的寄存器的数目，在写/读提供结束标志ST结束地址位的传输，如图拉高总线信号CTRL持续TST时间的高电平结束地址位的传输。从下一个下降沿开始进入读/写模式选择，其中，根据计数上升沿的个数选择写模式或者读模式，如图5和图6所示，一个上升沿表示写模式，两个上升沿表示读模式。读写模式选择之后提供结束标志ST，例如拉高总线信号CTRL持续TST的高电平结束读写模式选择。结束读写模式选择之后在第一个下降沿开始写/读寄存器数据，其中，写/读寄存器数据的方法与上述实施例的方法相同，在此不再赘述。
上述实施例示出了总线信号CTRL为低电平时的读写模式的传输方法，本发明第四实施例的传输方法同样适用于总线信号CTRL为高电平时的情况，当总线信号CTRL为高电平时，通过拉低总线信号CTRL表示传输开始，并在第一个上升沿开始写/读地址位，同时在传输期间通过计数下降沿的个数得到寄存器的个数。同样的，在读写模式选择中，一个下降沿表示写模式，两个下降沿表示读模式。读写模式选择之后提供结束标志ST，例如拉低总线信号CTRL持续TST的低电平结束读写模式选择。结束读写模式选择之后在第一个上升沿开始写/读寄存器数据。
根据本发明的其他实施例，提供一种芯片，根据上述实施例的单线传输方法传输数据。
根据本发明的其他实施例，提供一种通信系统，根据上述实施例的单线传输方法传输数据。
综上所述，本发明提供的单线传输方法、芯片以及通信系统，利用单传输线传输数据，在每组数据传输完成后采用提供结束标志ST来表示数据传输结束，不需要在数据传输过程中固定数据传输时间，消除了数据传输时间对数据长度的限制，可以兼容传输较大的数据。同时当传输较小数据例如K＝0时，数据传输时间更短，提高了数据传输效率。同时利用该单线传输方法的芯片可以减少电路中的引脚数目，节约芯片面积，节约成本，改善封测可靠性，改善信号同步等。
在本发明其他的实施例中，将N比特的待传输数据分为[N/M]段每段M比特进行传输，进一步提高了传输效率；同时在地址位后增加了读/写位，以对寄存器进行读或者写操作。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种单线传输方法，包括：
通过单线接收X组待传输数据以及位于每组待传输数据之前的触发标志和位于每组待传输数据之后的结束标志，X为大于0的正整数，每组待传输数据由跳变沿的数目来表示；
确认所述触发标志；
确认所述触发标志之后，对跳变沿进行计数，根据所述计数进行译码，直到接收到结束标志为止，并且每当接收到结束标志之后重新对跳变沿进行计数和译码。
2.根据权利要求1所述的单线传输方法，其中，所述结束标志由持续第一预设时间的高电平或者低电平来表示。
3.根据权利要求1所述的单线传输方法，其中，所述跳变沿包括上升沿、或下降沿、或两者的组合。
4.根据权利要求1所述的单传输传输方法，其中，所述X组待传输数据中的第1组待传输数据之前的触发标志前面设有传输起始标志，所述X组待传输数据中的最后一组待传输数据之后的结束标志后面还设有传输完成标志，所述单线传输方法还包括：在接收到所述传输完成标志之后完成对所述X组待传输数据的译码。
5.根据权利要求4所述的单线传输方法，其中，
所述传输起始标志由持续第二预设时间的高电平或者低电平来表示；
所述传输结束标志由持续第三预设时间的高电平或者低电平来表示。
6.根据权利要求5所述的单线传输方法，其中，所述第1组的待传输数据的触发标志由上升沿或下降沿来表示；
所述第2至X组的待传输数据的触发标志由上升沿或下降沿以及之后的第四预设时间的高电平或低电平来表示。
7.根据权利要求5所述的单线传输方法，其中，所述第1至X组的待传输数据的触发标志由上升沿或下降沿以及之后的第四预设时间的高电平或低电平来表示。
8.根据权利要求6或7所述的单线传输方法，其中，所述第四预设时间小于所述第三预设时间。
9.根据权利要求1所述的单线传输方法，其中，X＝3，所述X组待传输数据包括第一组待传输数据、第二组待传输数据和第三组待传输数据，所述第一组待传输数据表示存储地址，所述第二组待传输数据表示读写标识，所述第三组待传输数据表示存储数据；
所述根据所述计数进行译码包括：将所述触发标志之后的第一组待传输数据对应的跳变沿计数转化成地址，将所述第二组待传输数据对应的跳变沿计数转化成读写标识，将所述第三组待传输数据对应的跳变沿计数转化成存储数据。
10.一种芯片，其特征在于，包括权利要求1-9任一项所述的单线传输方法。
11.一种通信系统，其特征在于，包括权利要求1-9任一项所述的单线传输方法。
CN201810744753.1A 2018-07-09 2018-07-09 单线传输方法、芯片以及通信系统 Active CN108897712B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810744753.1A CN108897712B (zh) 2018-07-09 2018-07-09 单线传输方法、芯片以及通信系统
US16/628,008 US11403251B2 (en) 2018-07-09 2018-10-16 Single-wire transmission method, chip and communication system
PCT/CN2018/110479 WO2020010742A1 (zh) 2018-07-09 2018-10-16 单线传输方法、芯片以及通信系统
KR1020197038994A KR102314768B1 (ko) 2018-07-09 2018-10-16 단일 라인 전송 방법, 칩 및 통신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810744753.1A CN108897712B (zh) 2018-07-09 2018-07-09 单线传输方法、芯片以及通信系统

Publications (2)

Publication Number Publication Date
CN108897712A true CN108897712A (zh) 2018-11-27
CN108897712B CN108897712B (zh) 2021-04-09

Family

ID=64349245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810744753.1A Active CN108897712B (zh) 2018-07-09 2018-07-09 单线传输方法、芯片以及通信系统

Country Status (4)

Country Link
US (1) US11403251B2 (zh)
KR (1) KR102314768B1 (zh)
CN (1) CN108897712B (zh)
WO (1) WO2020010742A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112699076A (zh) * 2021-01-04 2021-04-23 歌尔股份有限公司 一种串行通信方法、装置和系统
CN112822594A (zh) * 2021-01-14 2021-05-18 深圳市芯中芯科技有限公司 一种基于蓝牙耳机的交互方法及系统
CN115657567A (zh) * 2022-11-14 2023-01-31 上海海栎创科技股份有限公司 一种单引脚传输控制信号的方法及控制系统
CN115691088A (zh) * 2023-01-04 2023-02-03 上海海栎创科技股份有限公司 一种控制信号传输单元、系统及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7070496B2 (ja) * 2019-04-24 2022-05-18 オムロン株式会社 シリアルデータ通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499043A (zh) * 2009-03-12 2009-08-05 杭州士兰微电子股份有限公司 单线总线系统和通信方法
US20110185215A1 (en) * 2010-01-28 2011-07-28 Futurewei Technologies, Inc. Single-Wire Serial Interface
CN103425618A (zh) * 2012-05-16 2013-12-04 立锜科技股份有限公司 单传输线传输方法
CN105045749A (zh) * 2014-04-29 2015-11-11 立锜科技股份有限公司 单传输线传输界面与方法、及相关电源供应系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7895301B1 (en) * 2004-05-21 2011-02-22 Uei Cayman Inc. Transmitting a codeset over a single-wire bus from a computer to a remote control device
US7672393B2 (en) * 2006-08-02 2010-03-02 Richtek Technology Corporation Single-wire asynchronous serial interface
US8140726B2 (en) * 2009-10-23 2012-03-20 Richtek Technology Corporation, R.O.C. Single wire transmission interface and method for the same
US8837628B2 (en) * 2012-06-19 2014-09-16 Richtek Technology Corporation Method of transmission through single wire
US10108578B2 (en) * 2013-09-11 2018-10-23 Texas Instruments Incorporated Single wire communications interface and protocol
US9755821B2 (en) * 2015-04-02 2017-09-05 Samsung Electronics Co., Ltd. Device including single wire interface and data processing system including the same
CN207586896U (zh) 2017-11-30 2018-07-06 北京集创北方科技股份有限公司 电子设备、显示系统及其集成控制装置
CN110379396B (zh) 2019-06-17 2022-03-25 北京集创北方科技股份有限公司 伽马电压产生方法、产生电路、源极驱动电路、驱动芯片以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499043A (zh) * 2009-03-12 2009-08-05 杭州士兰微电子股份有限公司 单线总线系统和通信方法
US20110185215A1 (en) * 2010-01-28 2011-07-28 Futurewei Technologies, Inc. Single-Wire Serial Interface
CN103425618A (zh) * 2012-05-16 2013-12-04 立锜科技股份有限公司 单传输线传输方法
CN105045749A (zh) * 2014-04-29 2015-11-11 立锜科技股份有限公司 单传输线传输界面与方法、及相关电源供应系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112699076A (zh) * 2021-01-04 2021-04-23 歌尔股份有限公司 一种串行通信方法、装置和系统
CN112822594A (zh) * 2021-01-14 2021-05-18 深圳市芯中芯科技有限公司 一种基于蓝牙耳机的交互方法及系统
CN115657567A (zh) * 2022-11-14 2023-01-31 上海海栎创科技股份有限公司 一种单引脚传输控制信号的方法及控制系统
CN115657567B (zh) * 2022-11-14 2023-03-21 上海海栎创科技股份有限公司 一种单引脚传输控制信号的方法及控制系统
CN115691088A (zh) * 2023-01-04 2023-02-03 上海海栎创科技股份有限公司 一种控制信号传输单元、系统及方法
CN115691088B (zh) * 2023-01-04 2023-05-02 上海海栎创科技股份有限公司 一种控制信号传输单元、系统及方法

Also Published As

Publication number Publication date
US20210026795A1 (en) 2021-01-28
KR102314768B1 (ko) 2021-10-20
KR20200014386A (ko) 2020-02-10
WO2020010742A1 (zh) 2020-01-16
US11403251B2 (en) 2022-08-02
CN108897712B (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
CN108897712A (zh) 单线传输方法、芯片以及通信系统
CN101599053B (zh) 支持多种传输协议的串行接口控制器及控制方法
TWI463329B (zh) 單傳輸線傳輸方法
CN111752871A (zh) 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
US8762763B2 (en) Single-wire transmission interface and method of transmission through single-wire
CN103308851A (zh) 扫描触发器及其方法和具有该扫描触发器的装置
CN106528484A (zh) 一种串行通信方法
CN101257464B (zh) 用于差分信号传输接收器的电路和方法
CN109918332A (zh) Spi从设备及spi设备
CN111258533A (zh) 任意深度异步fifo存储器
CN103427945A (zh) 同步串行通信接口的通信方法及该同步串行通信接口
CN110708137B (zh) 单线传输方法
CN105432018B (zh) 逻辑运算装置
CA2150151A1 (en) First-in first-out memory
US20150186309A1 (en) Apparatus and method for processing data
TWI227594B (en) Impedance matching circuit
CN102053815B (zh) 同步fifo电路系统
CN1826779B (zh) 用于接收机的时钟再训练方法
CN114124109A (zh) 一种奇偶校验电路及方法
CN107122325B (zh) 基于通用串行总线的数据传输系统及方法
CN114138053A (zh) 一种波特率生成器
CN102939595A (zh) 信号处理装置及其信号处理方法
CN103209146A (zh) 信号均衡装置及其方法
CN103425618A (zh) 单传输线传输方法
CN110781106A (zh) 一种通用闪存存储器主机端芯片装置以及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant