CN108878346A - 一种解决静电卡盘粘片的工艺方法 - Google Patents

一种解决静电卡盘粘片的工艺方法 Download PDF

Info

Publication number
CN108878346A
CN108878346A CN201710325668.7A CN201710325668A CN108878346A CN 108878346 A CN108878346 A CN 108878346A CN 201710325668 A CN201710325668 A CN 201710325668A CN 108878346 A CN108878346 A CN 108878346A
Authority
CN
China
Prior art keywords
electrostatic chuck
chip
electrode
predeterminated voltage
bonding die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710325668.7A
Other languages
English (en)
Other versions
CN108878346B (zh
Inventor
琚里
李玉站
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201710325668.7A priority Critical patent/CN108878346B/zh
Publication of CN108878346A publication Critical patent/CN108878346A/zh
Application granted granted Critical
Publication of CN108878346B publication Critical patent/CN108878346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种解决静电卡盘粘片的工艺方法，静电卡盘包括1个或者多个直流电极，该方法包括以下步骤：固定第n个晶片的步骤：向所述静电卡盘的每个直流电极加载各自对应的第一预设电压；释放第n个晶片的步骤；固定第n+1个晶片的步骤：对至少一个所述直流电源加载各自对应的第二预设电压，同一所述直流电极的所述第二预设电压的极性与所述第一预设电压的极性相反；其中，n为大于0的整数；释放第n+1个晶片的步骤。该解决静电卡盘粘片的工艺方法，通过控制相邻两个晶片在固定步骤中，同一直流电极加载不同极性的直流电压的方式，来消除静电卡盘表面残余电荷的累积效应，从而可以解决静电卡盘粘片问题。

Description

一种解决静电卡盘粘片的工艺方法
技术领域
本发明属于微电子加工技术领域，具体涉及一种解决静电卡盘粘片的工艺方法。
背景技术
在集成电路芯片制造行业中，晶片加工的整个流程普遍包括光刻、刻蚀、离子注入、金属沉积、核心封装等工艺。在诸如等离子刻蚀工艺中，通常需要将晶片固定在反应腔室内的卡盘上对晶片进行刻蚀。静电卡盘是一种利用静电力固定晶片的卡盘结构，消除了机械卡盘结构复杂、晶片有效加工面积减少等缺点。
图1为典型的具有静电卡盘的反应腔室的结构示意图，请参阅图1，该反应腔室5的顶壁为一介质窗1，在介质窗1的上方设置有电感耦合线圈2，上射频源4通过匹配器3与电感耦合线圈2相连，用于向电感耦合线圈2提供射频信号，以在腔室内产生磁场将腔室内工艺气体激发成等离子体6。在腔室内设置有静电卡盘11，用于承载晶片7。下射频源14通过下匹配器13连接至静电卡盘11，用于在晶片7表面产生直流自偏压，吸引等离子朝向晶片7移动，以对晶片7表面进行加工处理。静电卡盘11设置在卡盘基座12上，静电卡盘11内部埋设直流电极10A和10B，直流电极10A和10B的四面被绝缘材料包裹，直流电源15向直流电极10A和10B加载直流电压，以采用静电吸附的方式固定晶片7。静电卡盘11内部设置有冷媒气体通道9，背吹气路控制一定压力或流量的冷媒气体对晶片7背部进行气吹，从而实现在工艺过程中的晶片7温度控制。
静电卡盘11在工艺过程中主要包括：固定步骤(chuck)，是指工艺时静电吸附固定晶片的步骤；释放步骤(Dechuck)，是指工艺后释放晶片的过程。具体地，请参阅图2a，固定步骤中，直流电极10A通直流正电压，直流电极10B通直流负电压，晶片7和直流电极10A、10B三者彼此电绝缘。在直流电极10A、10B形成的电场作用下，工艺时产生的带负电的粒子被通直流正电压的直流电极10A吸附，在晶片7上形成负电荷层18A；工艺时产生的带正电的粒子被通直流负电压的直流电极10B吸附，在晶片7上形成正电荷层18B。最终，晶片7上的负电荷层18A和通直流正电压的直流电极10A、晶片7的正电荷层18B和通直流负电压的直流电极10B均相当于带异种电荷的彼此绝缘的两块电极板，产生相互吸引的静电力，晶片7被固定在静电卡盘11上。
具体地，请参阅图2b，工艺结束后，晶片7上的负电荷层18A和正电荷层18B仍然存在部分残留电荷，并且一般不会自动中和。为此，释放步骤中，改变直流电源15输出电压极性，直流电极10A通直流负电压，直流电极10B通直流正电压。在两直流电极10A和10B形成的反转电场作用下，负电荷层18A残留的带负电的粒子被通直流负电压的直流电极10A排斥，沿晶片7向正电荷层18B移动；正电荷层18B残留的带正电的粒子被通直流正电压的直流电极10B排斥，沿晶片7向负电荷层18A移动，从而发生正负电荷的中和作用，该过程持续数秒，使晶片7恢复电中性，此时关闭直流电源15，卡盘电极10和晶片7均不带电，晶片被释放。
在实际应用中，采用上述静电卡盘在实际应用中会发现以下问题：因为释放步骤的时间远远小于固定步骤，所以每次释放步骤后，静电卡盘表面会有少量未能被完全中和的残余电荷。虽然短期内，不会影响晶片释放，但是在大规模量产的情况下，经过对几百片或上千片的晶片处理后，每次少量的残余电荷在静电卡盘11表面上逐渐积累，从而导致存在大量的残余电荷将晶片固定住，无法释放，即发生粘片现象，这就对后续的取片工艺产生影响，从而造成生产效率低的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种解决静电卡盘粘片的工艺方法，以解决静电卡盘粘片现象。
为解决上述问题之一，本发明提供了一种解决静电卡盘粘片的工艺方法，所述静电卡盘包括1个或者多个直流电极，包括以下步骤：
固定第n个晶片的步骤：向所述静电卡盘的每个直流电极加载各自对应的第一预设电压；
释放第n个晶片的步骤；
固定第n+1个晶片的步骤：对至少一个所述直流电源加载各自对应的第二预设电压，同一所述直流电极的所述第二预设电压的极性与所述第一预设电压的极性相反；
释放第n+1个晶片的步骤；
其中，n为大于0的整数。
优选地，所述直流电极的数量为多个；
多个所述直流电极对应的所述第一预设电压的极性有正有负。
优选地，所述释放第n个晶片的步骤包括：对每个所述直流电极加载各自对应的第三预设电压，同一所述直流电极的所述第三预设电压的与第一预设电压的极性相反。
优选地，所述释放第n+1个晶片的步骤包括：对每个所述直流电极加载各自对应的第四预设电压，同一所述直流电极的所述第四预设电压的与第二预设电压的极性相反。
优选地，针对同一所述直流电极，所述第三预设电压与所述第一预设电压的绝对值相等。
优选地，针对同一所述直流电极，所述第四预设电压与所述第二预设电压的绝对值相等。
优选地，针对同一所述直流电极，所述第一预设电压与所述第二预设电压的绝对值相等。
优选地，多个所述直流电极对应的所述第一预设电压的绝对值相等。
优选地，多个所述直流电极对应的所述第二预设电压的绝对值相等。
优选地，所述直流电极的数量为2个。
本发明具有以下有益效果：
本发明中，通过在固定第n个晶片的步骤向所述静电卡盘的每个直流电极加载各自对应的第一预设电压，在固定第n+1个晶片的步骤，对至少一个直流电源加载各自对应的第二预设电压，同一直流电极的第二预设电压的极性与第一预设电压的极性相反，即通过控制相邻两个晶片在固定步骤(Chuck)中，同一直流电极加载不同极性的直流电压的方式，来消除静电卡盘表面残余电荷的累积效应，从而可以解决粘片问题，进而可以避免对后续的取片工艺产生影响，因而造成生产效率低的问题。
附图说明
图1为典型的具有静电卡盘的反应腔室的结构示意图；
图2a为图1中静电卡盘的固定步骤的原理示意图；
图2b为图1中静电卡盘的释放步骤的原理示意图；
图3为本发明实施例提供的解决静电卡盘粘片的工艺方法的流程图；
图4a为等离子体中的电荷达到静电卡盘表面的过程示意图；
图4b为晶片表面的电荷在接触位置到达静电卡盘表面的过程示意图；
图4c为固定步骤中静电卡盘和晶片的最终电荷分布图；
图5a为等离子中电荷中和静电卡盘表面电荷的示意图；
图5b为晶片表面的电荷在接触位置中和静电卡盘表面电荷的示意图；
图5c为本发明实施例直流电极加载直流电压的极性时序图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的一种解决静电卡盘粘片的工艺方法进行详细描述。
图3为本发明实施例提供的解决静电卡盘粘片的工艺方法的流程图；请参阅图3，该解决静电卡盘粘片的工艺方法包括以下步骤：
固定第n个晶片的步骤：向所述静电卡盘的每个直流电极加载各自对应的第一预设电压。
释放第n个晶片的步骤。
固定第n+1个晶片的步骤，对至少一个所述直流电源加载各自对应的第二预设电压，同一直流电极的所述第二预设电压的极性与第一预设电压的极性相反。
释放第n+1个晶片的步骤；其中，n为大于0的整数。
在描述本发明提供的工艺方法是如何解决粘片问题之前，先对现有技术中存在粘片问题的原因进行分析。如现有技术所述，固定步骤中，直流电极10A通直流正电压，直流电极10B通直流负电压，晶片7和直流电极10A、10B三者彼此电绝缘。在直流电极10A、10B形成的电场作用下，在晶片7上的对应位置处分别形成负电荷层18A和正电荷层18B。除此之外，固定步骤中，电荷也会到达静电卡盘11表面，电荷来源有如下：
第一：等离子体中的电荷。如图4a所示，其为等离子中的电荷进入静电卡盘表面的过程示意图，由于腔室中的工艺气体处于等离子状态，其中包含有负带电粒子20A和正带电粒子20B，在直流电极10A和10B电场作用下，负带电粒子20A被通直流正电压的直流电极10A吸引，正带电粒子20B被通直流负电压的直流电极10B吸引，通过晶片7与静电卡盘11之间的微小缝隙进入静电卡盘11表面，最终在静电卡盘11表面形成负电荷区19A’和正电荷区19B’。
第二：晶片上的电荷。如图4b所示，其为晶片上的电荷在接触位置达到静电卡盘表面的过程示意图，以加载正直流电压的直流电极10A举例说明：晶片7与静电卡盘11上表面存在有接触点和非接触点，在非接触点所在的非接触位置，晶片7上的负电荷无法移动至静电卡盘11表面，从而累积成负电荷层18A，与加载正直流电压的直流电极10A形成静电力；在接触点所在的接触位置，晶片7上负电荷层18A中的自由电子在加载正直流电压的直流电极10A形成的电场作用下，向静电卡盘11的表面运动，并在静电卡盘11表面形成负电荷区19A”。与之相类似，加载负直流电压的直流电极10B最终在静电卡盘11表面形成正电荷区。
基于以上两点，在固定步骤中，负电荷区19A’和负电荷区19A”共同形成图4c中在静电卡盘11表面的负电荷区19A；正电荷区19B’和直流电极10B形成的正电荷区共同形成图4c中在静电卡盘11表面的正电荷区19B。
实际工艺过程中，固定步骤(Chuck)的时间有数十分钟，远远大于释放步骤(Dechuck)的时间(一般在10s以内)。由于释放步骤的时间较短，因此，在数秒时间不能完全中和静电卡盘11表面累积的电荷，故经过对几百片或上千片的晶片处理后，静电卡盘11上会存在大量的残余电荷将晶片7固定住，即发生粘片现象。
基于以上原因，本发明采用上述图3所示的解决静电卡盘粘片的工艺方法，以控制相邻两个晶片在固定步骤(Chuck)中，同一直流电极加载不同极性的直流电压的方式，来消除静电卡盘表面残余电荷的累积效应，从而解决粘片问题。
下面结合图5a和图5b详细描述本发明提供的工艺方法是如何解决粘片问题的：
第n个晶片7和第n+1个晶片7是相邻的两个晶片，即依次要加工的晶片。先对第n个晶片7进行固定步骤，此时静电卡盘11的直流电极10A加载正直流电压，直流电极10B加载负直流电压，该固定步骤的工艺时间从几分钟到几十分钟不等；固定步骤的工艺结束时，对第n个晶片7进行释放步骤(Dechuck)，以中和晶片7产生的极性电荷，该释放步骤的工艺时间为几秒钟，具体过程不限于背景技术部分公开的内容。在该固定步骤中，静电卡盘11表面积累电荷的过程如图4a至图4c所示，即静电卡盘11表面形成负电荷区19A和正电荷区19B。在该释放步骤后，负电荷区19A和正电荷区19B在静电卡盘11表面仍有残余的负电荷和正电荷。
接下来，对第n+1个晶片7进行固定步骤，此时如果直流电源15输出直流电压的极性与第n个晶片7同一直流电极的极性相反，即静电卡盘11的直流电极10A加载负直流电压(如图5a和5b所示)；直流电极10B加载正直流电压(如图5a和5b所示)，在直流电极10A、10B形成的电场作用下，在晶片7上的对应位置处分别形成正电荷层18A和负电荷层18B。此时，静电卡盘11表面积累电荷的过程刚好与加工第n个晶片7时静电卡盘11表面积累电荷的过程相反，这使得加工第n个晶片时，负电荷区19A和正电荷区19B在静电卡盘11表面残余的负电荷和正电荷，可以在对第n+1个晶片进行固定步骤中发生中和作用而得以消除。在对第n+1个晶片7进行固定步骤中，如图5a所示，等离子体中的正带电粒子20A在加载负直流电压的直流电极10A的电场作用下通过晶片7与静电卡盘11之间的微小缝隙进入静电卡盘11表面，与加工第n个晶片时负电荷区19A残余的负电荷发生中和作用，等离子体中的负带电粒子20B在加载负正直流电压的直流电极10B的电场作用下，通过晶片7与静电卡盘11之间的微小缝隙进入静电卡盘11表面，与加工第n个晶片时正电荷区19B残余的正电荷发生中和作用。如图5b所示，在接触位置，晶片7上的正电荷层18A中的自由电子在直流电极10A的电场作用下进入负电荷区19A，与残余的负电荷发生中和作用；同理，在接触位置，晶片7上的负电荷层18B中的自由电子在直流电极10B的电场作用下进入正电荷区19B，与残余的正电荷发生中和作用。
由于固定第n个晶片和第n+1个晶片的同一直流电极的电场极性相反，静电卡盘11表面负电荷区19A和正电荷区19B累积电荷的极性也是相反的，如此便可消除静电卡盘11表面残余电荷的累积效应，使得静电卡盘11表面的残余电荷不至于累积，从而可以避免粘片问题。
优选地，释放第n个晶片的步骤包括：对每个直流电极(例如，10A和10B)加载各自对应的第三预设电压，同一所述直流电极的所述第三预设电压的与第一预设电压的极性相反，以在对第n个晶片进行的固定步骤结束后释放第n个晶片；在此情况下，固定第n+1个晶片的步骤包括：保持每个直流电极的极性不变。
优选地，固定第n+1个晶片的步骤，对每个直流电极加载各自对应的第二预设电压。例如，上文中，直流电源包括直流电极10A和10B时，在固定第n+1个晶片时，直流电极10A和10B的极性均相对固定第n个晶片时的极性反转，这相对仅一个直流电极10A(或10B)极性反转而言，可以将整个静电卡盘11表面上的电荷全部中和掉，从而可以很好地改善粘片现象。
进一步地，释放第n+1个晶片的步骤包括：对每个直流电极加载各自对应的第四预设电压，同一所述直流电极的所述第四预设电压的与第二预设电压的极性相反。
优选地，针对同一直流电极10A(或10B)，第三预设电压与第一预设电压的绝对值相等，这样，直流电源仅需要更改极性即可。
优选地，第四预设电压与第二预设电压的绝对值相等，这样，直流电源仅需要更改极性即可。
优选地，针对同一直流电极10A(或10B)，第一预设电压和第二预设电压的绝对值相等，例如为5V，以便于直流电源的控制输出。
还优选地，多个直流电极(10A和10B)对应的第一预设电压的绝对值相等，例如5V，从而可以保证不同直流电极对应晶片不同区域的静电吸附力相同，实现稳定固定。
还优选地，多个直流电极(10A和10B)对应的第二预设电压的绝对值相等。
还优选地，多个直流电极(10A和10B)对应的第一预设电压的极性有正有负。
基于以上，依次对多个晶片进行工艺，直流电极10A和10B各自输出的时序图如图5c所示，在对第n个晶片7的固定步骤中，直流电极10A加载正直流电压，直流电极10B加载负直流电压。固定步骤结束后进行电极反转，即对第n个晶片的进行释放步骤(Dechuck)。接下来，在对第n+1个晶片7进行固定步骤时，直流电极10A加载负直流电压，直流电极10B加载正直流电压，即保持第n个晶片7在释放步骤的极性不变。以此类推，在对第n+2个晶片进行固定步骤时，直流电极10A和10B的电压极性与对第n个晶片进行固定步骤时的电压极性相同。如此循环，保证对后一个晶片进行固定步骤的直流电极的电压极性，总是和对前一个晶片进行固定步骤的直流电极的电压极性相反。
需要说明的是，上文中，直流电极的数量为2个，为直流电极10A和10B，二者加载的第一预设电压的极性不同，在实际应用中，本发明并不局限于此，另外，本发明并不局限于直流电极的数量，例如，当直流电极的数量为三个以上。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种解决静电卡盘粘片的工艺方法，所述静电卡盘包括1个或者多个直流电极，其特征在于，包括以下步骤：
固定第n个晶片的步骤：向所述静电卡盘的每个直流电极加载各自对应的第一预设电压；
释放第n个晶片的步骤；
固定第n+1个晶片的步骤：对至少一个所述直流电源加载各自对应的第二预设电压，同一所述直流电极的所述第二预设电压的极性与所述第一预设电压的极性相反；
释放第n+1个晶片的步骤；
其中，n为大于0的整数。
2.根据权利要求1所述的解决静电卡盘粘片的工艺方法，其特征在于，所述直流电极的数量为多个；
多个所述直流电极对应的所述第一预设电压的极性有正有负。
3.根据权利要求1或2所述的解决静电卡盘粘片的工艺方法，其特征在于，所述释放第n个晶片的步骤包括：对每个所述直流电极加载各自对应的第三预设电压，同一所述直流电极的所述第三预设电压的与第一预设电压的极性相反。
4.根据权利要求1或2所述的解决静电卡盘粘片的工艺方法，其特征在于，所述释放第n+1个晶片的步骤包括：对每个所述直流电极加载各自对应的第四预设电压，同一所述直流电极的所述第四预设电压的与第二预设电压的极性相反。
5.根据权利要求3所述的解决静电卡盘粘片的工艺方法，其特征在于，针对同一所述直流电极，所述第三预设电压与所述第一预设电压的绝对值相等。
6.根据权利要求4所述的解决静电卡盘粘片的工艺方法，其特征在于，针对同一所述直流电极，所述第四预设电压与所述第二预设电压的绝对值相等。
7.根据权利要求1所述的解决静电卡盘粘片的工艺方法，其特征在于，针对同一所述直流电极，所述第一预设电压与所述第二预设电压的绝对值相等。
8.根据权利要求2所述的解决静电卡盘粘片的工艺方法，其特征在于，多个所述直流电极对应的所述第一预设电压的绝对值相等。
9.根据权利要求2所述的解决静电卡盘粘片的工艺方法，其特征在于，多个所述直流电极对应的所述第二预设电压的绝对值相等。
10.根据权利要求2所述的解决静电卡盘粘片的工艺方法，其特征在于，所述直流电极的数量为2个。
CN201710325668.7A 2017-05-10 2017-05-10 一种解决静电卡盘粘片的工艺方法 Active CN108878346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710325668.7A CN108878346B (zh) 2017-05-10 2017-05-10 一种解决静电卡盘粘片的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710325668.7A CN108878346B (zh) 2017-05-10 2017-05-10 一种解决静电卡盘粘片的工艺方法

Publications (2)

Publication Number Publication Date
CN108878346A true CN108878346A (zh) 2018-11-23
CN108878346B CN108878346B (zh) 2021-03-02

Family

ID=64287970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710325668.7A Active CN108878346B (zh) 2017-05-10 2017-05-10 一种解决静电卡盘粘片的工艺方法

Country Status (1)

Country Link
CN (1) CN108878346B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383895A (zh) * 2018-12-29 2020-07-07 江苏鲁汶仪器有限公司 一种等离子体刻蚀设备及其鞘层电压的测量方法
CN114121579A (zh) * 2021-11-03 2022-03-01 北京北方华创微电子装备有限公司 一种卡盘及半导体设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206755A (ja) * 1990-11-30 1992-07-28 Tokyo Electron Ltd 静電吸着装置
JPH10335438A (ja) * 1997-05-30 1998-12-18 Chichibu Onoda Cement Corp 静電チャック及び半導体処理装置並びにそれらに好適な絶縁材料
US20040188021A1 (en) * 2003-03-27 2004-09-30 Tokyo Electron Limited Method and system for monitoring RF impedance to determine conditions of a wafer on an electrostatic chuck
US20070010096A1 (en) * 2005-07-08 2007-01-11 Kyoung-Choul Shin Method for fabricating semiconductor device
CN102870205A (zh) * 2010-03-26 2013-01-09 株式会社爱发科 基板保持装置
CN105374727A (zh) * 2014-08-25 2016-03-02 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘装置及晶片或托盘的固定方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206755A (ja) * 1990-11-30 1992-07-28 Tokyo Electron Ltd 静電吸着装置
JPH10335438A (ja) * 1997-05-30 1998-12-18 Chichibu Onoda Cement Corp 静電チャック及び半導体処理装置並びにそれらに好適な絶縁材料
US20040188021A1 (en) * 2003-03-27 2004-09-30 Tokyo Electron Limited Method and system for monitoring RF impedance to determine conditions of a wafer on an electrostatic chuck
US20070010096A1 (en) * 2005-07-08 2007-01-11 Kyoung-Choul Shin Method for fabricating semiconductor device
CN102870205A (zh) * 2010-03-26 2013-01-09 株式会社爱发科 基板保持装置
CN105374727A (zh) * 2014-08-25 2016-03-02 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘装置及晶片或托盘的固定方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383895A (zh) * 2018-12-29 2020-07-07 江苏鲁汶仪器有限公司 一种等离子体刻蚀设备及其鞘层电压的测量方法
CN114121579A (zh) * 2021-11-03 2022-03-01 北京北方华创微电子装备有限公司 一种卡盘及半导体设备
CN114121579B (zh) * 2021-11-03 2024-05-17 北京北方华创微电子装备有限公司 一种卡盘及半导体设备

Also Published As

Publication number Publication date
CN108878346B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
TWI516174B (zh) 電漿處理系統內之離子能量分布控制
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
CN100530536C (zh) 承载晶圆的放电系统、静电吸附器与集成电路的制造方法
KR102036944B1 (ko) 피처리 기체에 대한 미립자 부착의 제어 방법, 및 처리 장치
CN106415779A (zh) 用于控制等离子体密度的系统和方法
US11664233B2 (en) Method for releasing sample and plasma processing apparatus using same
KR102150929B1 (ko) 플라스마 처리 장치
CN108878346A (zh) 一种解决静电卡盘粘片的工艺方法
JP7534528B2 (ja) 基板処理のためのパルス電圧ブースト
CN102300383B (zh) 一种电感耦合装置及应用该装置的等离子体处理设备
CN105374727B (zh) 静电卡盘装置及晶片或托盘的固定方法
US20070295356A1 (en) In-situ method to reduce particle contamination in a vacuum plasma processing tool
CN105586566B (zh) 一种反应腔室及半导体加工设备
TW200948207A (en) Neutralization apparatus for liquid crystal panel substrate
CN105655281B (zh) 压环、承载装置及半导体加工设备
WO2016138086A1 (en) Bipolar wafer charge monitor system and ion implantation system comprising same
CN114743901A (zh) 半导体工艺腔室、晶圆释放方法和半导体工艺设备
CN202231940U (zh) 提高等离子体反应均匀性的等离子体反应器
JP4319121B2 (ja) 表面放電方式イオン発生手段を用いた静電気中和装置
JPS6045024A (ja) ドライエツチング装置
JPS62267483A (ja) ドライエツチング装置
CN112635381A (zh) 控制方法、控制系统及半导体制造设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant