CN108829923A - 延时校准参数的确定方法、装置、电子设备以及存储介质 - Google Patents

Abstract

本发明实施例公开了一种延时校准参数的确定方法、装置、电子设备以及存储介质，所述方法包括：根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。本发明实施例的技术方案实现了自动、高效、快速、准确的确定延时校准参数的技术效果，无需任何人力成本的投入，优化了现有的延时校准参数的确定方式，提高了延时校准参数的确定效率。

Description

延时校准参数的确定方法、装置、电子设备以及存储介质

技术领域

本发明实施例涉及数据处理技术领域，尤其涉及一种延时校准参数的确定方法、装置、电子设备以及存储介质。

背景技术

目前，随着各种高精度、高集成化设备的不断发展，如何实现设备内部各个芯片间的延时校准，以及同一芯片内部各个数据端口之间的延时校准，已经成为时下非常重要的研究课题。

例如，仪器仪表技术设计制造过程中，常常需要实现射频信号的接收，这就要使用ADC(Analog-to-Digital Converter，模数转换器)将模拟信号转换为数字信号后，进入FPGA(Field－Programmable Gate Array，现场可编程门阵列)对数字信号做处理或分析。随着技术的不断发展，无线通信的信号带宽越来越宽，ADC的采样时钟速度也越来越高。当采样时钟频率较大时，时钟线周期非常短，由于电路数据线不等长以及后端FPGA逻辑延时差异，导致设定位数(例如，12位或者14位等)的数字量输出端口的数据线以及时钟线的延时无法对齐，这就可能导致传输的数据错误。对于这一现象，可以通过调整与ADC的数字量输出端口相连的FPGA数据接口的延时，使得各根数据线的延时一致。也即：在FPGA中给ADC的数字量输出接口的每根线添加对应的IDELAYE2(输入输出延时单元)，调整找到合适的延时组合使得数据对齐。

发明人在实现本发明的过程中，发现现有技术存在如下缺陷：当需要延时调整的数据端口数量较多，且与数据端口对应的备选延时的取值较多时，对各个数据端口的延时调整方案的数量过于庞大，如果仅仅依靠手动去寻找合适的取值，非常困难而且耗时耗力，需要进行大量的尝试，且很难达到理想的结果。

发明内容

有鉴于此，本发明实施例提供一种延时校准参数的确定方法、装置、电子设备以及计算机存储介质，以优化现有的延时校准参数的确定方式，提高延时校准参数的确定效率。

第一方面，本发明实施例提供了一种延时校准参数的确定方法，包括：

根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；

根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；

根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

第二方面，本发明实施例还提供了一种延时校准参数的确定装置，包括：

蒙特卡洛树构造模块，用于根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；

目标取值路径获取模块，用于根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；

延时校准参数的确定模块，根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

第三方面，本发明实施例还提供了一种电子设备，所述电子设备包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现上述所涉及的任一所述的延时校准参数的确定方法。

第四方面，本发明实施例还提供了一种计算机存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述所涉及的任一所述的延时校准参数的确定方法。

本发明实施例通过在多个待校准数据端口的延时值确定过程中引入了蒙特卡洛树，根据蒙特卡洛树提供的与各所述待校准数据端口分别对应的延时值，以及标准测试信号在各所述待校准数据端口延时对齐时的理想输出结果，不断对蒙特卡洛树中的决策参数进行修正，并最终通过蒙特卡洛树确定出满足校准条件的与各所述待校准数据端口分别对应的延时值，实现了自动、高效、快速、准确的确定延时校准参数的技术效果，无需任何人力成本的投入，优化了现有的延时校准参数的确定方式，提高了延时校准参数的确定效率。

附图说明

图1是本发明实施例一提供的一种延时校准参数的确定方法的流程图；

图2是本发明实施例二提供的一种延时校准参数的确定方法的流程图；

图3是本发明实施例三提供的一种延时校准参数的确定方法的流程图；

图4a是本发明实施例所适用的具体应用场景中ADC数据接口的时序图；

图4b是本发明实施例所适用的具体应用场景中输入输出延时单元的引脚图；

图4c是本发明实施例所适用的具体应用场景的硬件连接框图；

图4d是本发明实施例所适用的具体应用场景中标准测试信号经过正交解调后得到的IQ信号的示意图；

图4e是本发明实施例所适用的具体应用场景的延时校准方法的实现流程图；

图4f是本发明实施例所适用的具体应用场景中IQ数据正确时的频谱图；

图4g是本发明实施例所适用的具体应用场景中IQ数据相反时的频谱图；

图5是本发明实施例四提供的一种延时校准参数的确定装置的示意图；

图6是本发明实施例五提供的一种计算机设备的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。

实施例一

图1是本发明实施例一提供的一种延时校准参数的确定方法的流程图，本实施例可适用于确定多个待校准数据端口的延时校准参数的情形，特别适用于与待校准数据端口对应的备选延时值的取值为多个的情形。该方法可以由延时校准参数的确定装置来执行，该装置可以由软件和/或硬件的方式来实现，并一般可集成在用于确定延时校准参数的计算机设备(例如，终端或者服务器等)中，该方法包括如下操作：

S110、根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值。

其中，在所述蒙特卡洛树中，不同层级的节点对应不同的待校准数据端口的延时值，所述延时值与对应待校准数据端口的备选延时值集合中的备选延时值相匹配。

在本实施例中，所述待校准数据端口可以是指与同一芯片对应的多个待校准数据端口，也可以是指与多个共同配合的芯片对应的多个待校准数据端口。

例如，所述待校准数据端口可以为与处理器(FPGA、MCU或者DSP等)相连的某一数字型传感器(例如，红外传感器或者超声波传感器等)、或者数据采集器的固定位数的数据输出端；所述待校准数据端口也可以为与处理器相连的ACD的固定位数的数据输出端；所述待校准数据端口还可以为共同配合的至少一个ADC以及至少一个数字型传感器的数据输出端等。

可以理解的是，所述待校准数据端口具体是指多个需要进行延时校准的数据端口，本实施例对于该多个待校准数据端口所属的芯片，或者该待校准数据端口的端口类型并不进行限制。

在一个具体的例子中，所述待校准数据端口可以为ADC中固定位数的数字量输出端口；也可以为ADC中固定位数的数字量输出端口以及参考时钟脉冲输出端口。

其中，与各待校准数据端口分别对应的备选延时值集合中，包括有多个备选延时值，该备选延时值对应于待校准数据端口的可选延时值。例如，某一个待校准数据端口与一个IDELAYE2相连，该IDELAYE2可以对该待校准数据端口的延时进行调整，如果该IDELAYE2的延时数据宽度为2位，则共可以为该待校准数据端口提供2²＝4个不同的延时值。相应的，与该待校准数据端口对应的备选延时值集合中共包括上述4个不同的备选延时值。

在本实施例中，发明人考虑到当待校准数据端口的数量较多，且与每个待校准数据端口对应的备选延时值集合中包括的备选延时值较多时，人为设置每个待校准数据端口的延时值时的工作量会非常繁重。例如，待校准数据端口的数量为14，每个待校准数据端口对应的备选延时值集合中均包括32个不同的备选延时值。则共有32¹⁴个可能的延时值的取值组合。通过人为设置延时值组合的方式非常耗时耗力，而且也可能无法达到理想的结果。

在本实施例中，发明人创造性的提出了将蒙特卡洛树应用于多个待校准数据端口的延时值的确定过程中，以彻底消除人力成本的投入，提高延时值的确定效率。

蒙特卡洛树搜索(Monte Carlo tree search，MCTS)是一种用于某些决策过程的启发式搜索算法，最引人注目的是在游戏中的使用。一个主要例子是电脑围棋程序，它也用于其他棋盘游戏、即时电子游戏以及不确定性游戏。蒙特卡洛树搜索的每个循环包括四个步骤：选择(Selection)：从根节点R开始，递归选择最优的子节点直到达到叶子节点L；扩展(Expansion)：如果L不是一个终止节点(也就是，不会导致博弈游戏终止)那么就创建一个或者更多的子节点，选择其中一个C；模拟(Simulation)：从C开始运行一个模拟的输出，直到博弈游戏结束；反向传播(Backpropagation)：用模拟的结果输出更新当前行动序列。其中每个节点必须包含两个重要的信息用于作为蒙特卡洛搜索算法的决策参数：一个是根据模拟结果确定的节点估值，另一个该节点已经被访问的次数。

其中，在将蒙特卡洛树应用于延时校准参数的确定过程中时，在所述蒙特卡洛树中，不同层级的节点对应不同的待校准数据端口，所述节点代表对应待校准数据端口的延时值，同层级中的各节点与对应待校准数据端口的备选延时值集合中的备选延时值相匹配。

在一个具体例子中，待校准数据端口的数量为5，每一个待校准数据端口的备选延时值集合中均包括4个备选延时值。据此建立的蒙特卡洛树共有5层(对应5个待校准数据端口)，在第一层中，包括的节点数为4(对应第一层的待校准数据端口的延时值)，在第二层中，第一层的每个节点下，分别包括4个节点(对应第二层的待校准数据端口的延时值)，也即：第二层共包括有4²个节点；在第三层中，第二层的每个节点下，分别包括4个节点(对应第三层的待校准数据端口的延时值)，也即：第三层共包括有4³个节点，以此类推，以最终得到所述蒙特卡洛树中的全部节点。

相应的，蒙特卡洛树中某一层中的某一个节点，对应于一个待校准数据端口中的一个延时值。因此，获取了蒙特卡洛树中的一条自顶至底的取值路径，就相当于获取了与各个待校准数据端口分别对应的延时值。因此，通过蒙特卡洛树特有的搜索算法获取满足校准条件的理想取值路径(也即，后文所述的目标取值路径)，即是获取了满足条件的全部延时值。

S120、根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径。

在本实施例中，为了向蒙特卡洛树提供用于确定目标取值路径的决策参数(主要是节点估值)，需要预先掌握标准测试信号在各所述待校准数据端口延时对齐时的理想输出结果，换句话说，需要调整待校准数据端口输出标准测试信号。通过不断比对在由蒙特卡洛树确定的各个待校准数据端口的延时值下的实际输出结果与上述标准测试信号之间的相似度，蒙特卡洛树可以不断确定各个节点的节点估值，并最终确定出满足校准条件的目标取值路径。上述过程可以完全通过蒙特卡洛树搜索算法自动迭代完成，无需任何人工参与。

其中，在比对实际输出结果与标准测试信号之间的相似度时，可以通过计算方差、均方差、或者曲线拟合度等方式，本实施例对此并不进行限定，需要说明的是，本领域技术人员可以根据标准测试信号的实际特点(例如，频率特点、幅值特点或者频谱特性等)，选择适宜的相似度计算方法。

在本实施例中，目标取值路径，即是指对应的实际输出结果与标准测试信号满足预设相似度条件时的取值路径。

S130、根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

在本实施例中，在确定了目标取值路径后，进而可以根据目标取值路径中包括的各个节点，确定与各所述校准数据端口分别对应的延时值。进而可以使用相应的延时校准模块(典型的，IDELAYE2)，基于上述延时值对各所述待校准数据端口进行延时校准。

本发明实施例通过在多个待校准数据端口的延时值确定过程中引入了蒙特卡洛树，根据由蒙特卡洛树提供的与各所述待校准数据端口分别对应的延时值，以及标准测试信号在各所述待校准数据端口延时对齐时的理想输出结果，不断对蒙特卡洛树中的决策参数进行修正，并最终通过蒙特卡洛树确定出满足条件的与各所述待校准数据端口分别对应的延时值，实现了自动、高效、快速、准确的确定延时校准参数的技术效果，无需任何人力成本的投入，优化了现有的延时校准参数的确定方式，提高了延时校准参数的确定效率。

实施例二

图2是本发明实施例二提供的一种延时校准参数的确定方法的流程图，本实施例以上述实施例为基础进行具体化，在本实施例中，将待校准数据端口具体化为：模数转换器中固定位数的数字量输出端口，以及参考时钟脉冲输出端口；同时，将根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，以及根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径的具体实现方式进行具体化。相应的，本实施例的方法可以包括：

S210、根据模数转换器中参考时钟脉冲输出端口的备选延时值集合中的各个备选延时值建立根节点，得到蒙特卡洛树在第一层中的全部节点。

其中，由于将待校准数据端口具体化为：ADC中固定位数的数字量输出端口，以及参考时钟脉冲输出端口。相应的，考虑到不同数据端口的权重或者说重要程度，可以将不同数据端口与蒙特卡洛树中的不同层相对应。在本实施例中，将ADC中参考时钟脉冲输出端口设置为蒙特卡洛树的第一层，之后按照从高位端口到低位端口的顺序，将ADC中的各个数字量输出端口与蒙特卡洛树中的各层相对应，也即，ADC中的最高位数字量输出端口对应蒙特卡洛树的第二层，模数转换器中的最低位数字量输出端口对应蒙特卡洛树的最末一层。

其中，待校准数据端口的备选延时值集合与待校准数据端口所适配的输入输出延时单元提供的延时值相匹配。

例如，ADC中时钟脉冲输入端口与一个延时数据宽度为5位的IDELAYE2的相适配，则该时钟脉冲输入端口的备选延时值集合中包括2⁵个备选延时值；ADC中数字量输出端口与一个延时数据宽度为3位的IDELAYE2的相适配，则该数字量输出端口的备选延时值集合中包括2³个备选延时值。

S220、按照从高位端口到低位端口的顺序，依次获取一个模数转换器中数字量输出端口作为当前处理端口。

S230、在所述蒙特卡洛树当前存在的各个末层节点下，分别根据所述当前处理端口的备选延时值集合中的各个备选延时值建立与上层节点对应的子节点，得到蒙特卡洛树在与所述当前处理端口对应的层中的全部节点。

S240、判断是否完成对全部数字量输出端口的处理，若是，执行S250；否则，返回执行S230。

S250、在所述蒙特卡洛树中，选取一条由顶至底的路径作为当前迭代路径。

在蒙特卡洛树中进行迭代的开始，首先任意选取一条由顶至底的路径作为当前迭代路径作为初始路径，并以该初始路径作为迭代起点，以最终获取所需的目标取值路径。

S260、根据所述当前迭代路径，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点访问数。

在本实施例中，考虑到节点访问数(节点被访问的次数)是蒙特卡洛搜索算法使用过程中的一项重要的决策参数，因此，在选取出一条当前迭代路径后，可以进而使用该当前迭代路径中的各节点，更新述蒙特卡洛树中对应节点的节点访问数。

S270、根据所述当前迭代路径中包括的各节点，对各所述待校准数据端口进行延时校准，并根据延时校准后的所述模数转换器得到与所述标准测试信号对应的数字信号传输结果。

其中，在获取了当前迭代路径后，可以根据当前节点路径中包括的各个节点，确定出与所述ADC的数字量输出端口，以及参考时钟脉冲输出端口分别对应的延时值。之后可以基于上述延时值，对应调整与各所述待校准数据端口适配的IDELAYE2的延时值，进而实现对所述ADC的延时校准。并相应可以根据延时校准后的所述ADC得到与标准测试信号对应的数字信号传输结果。

其中，如果所述ADC仅能对单通道模拟信号进行模数转换，则所述标准测试信号可以为预先设定的输入至所述ADC的模拟信号，如果所述ADC能够同时对双通道信号(实部信号以及虚部信号)进行模数转换，则所述标准测试信号可以为正交解调处理之前的模拟信号，上述正交解调处理后的实部信号(也即I路信号)以及虚部信号(也即Q路信号)被输入至所述ADC。

S280、根据所述数字信号传输结果与所述标准测试信号之间的相似度，得到与所述当前迭代路径对应的信号估值。

在本实施例中，可以分别计算上述数字信号传输结果与所述标准测试信号的数字化结果中同一周期下对应数字采样点的功率差值，或者功率标准差值，上述功率差值或者功率标准差值越小，说明数字信号传输结果与标准测试信号之间的相似度越高，因而可以相应设定信号估值越大。

此外，可以计算与数据转换结果对应的模拟信号，并对上述模拟信号与所述标准测试信号进行曲线拟合，并相应计算对应的拟合度，实际上，拟合度越高，上述模拟信号与所述标准测试信号的相似度越高，因而可以相应设定信号估值越大。

S290、判断所述信号估值是否满足结束迭代条件：若是，执行S2100；否则，执行S2110。

典型的，可以将信号估值的取值范围设置为[0，1]，并预先设定信号估值越大，所述数字信号传输结果与所述标准测试信号之间的相似度越高。相应的，可以设置一个信号估值的门限阈值，例如，为0.8，并设定当信号估值大于等于门限阈值时，满足所述结束迭代条件，当信号估值小于该门限阈值时，不满足结束迭代条件。当然，所述结束迭代条件还可以通过迭代次数设置，例如，迭代次数超过500次或者1000次等，本实施例对此并不进行限制。

S2100、将所述当前迭代路径作为所述目标取值路径，执行S2120。

S2110、根据所述信号估值，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点估值后，基于蒙特卡洛搜索算法，重新获取所述蒙特卡洛树中的一条新的路径作为所述当前迭代路径，并返回执行S250。

在本实施例中，在确定所述信号估值不满足结束迭代条件时，可以根据得到的信号估值，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点估值，之后，使用更新节点访问数以及节点估值后的蒙特卡洛树，基于蒙特卡洛搜索算法重新获取所述蒙特卡洛树中的一条新的路径作为所述当前迭代路径，并重新计算新的信号估值。

S2120、根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

本发明实施例的技术方案给出了一种通过蒙特卡洛树对模数转换器中的数字量输出端口，以及时钟脉冲输入端口进行延时校准的具体实现方式，实现了自动、高效、快速、准确的确定延时校准参数的技术效果，无需任何人力成本的投入，优化了现有的延时校准参数的确定方式，提高了延时校准参数的确定效率。

在上述各实施例的基础上，所述模数转换器可以为双通道模数转换器，所述双通道可以用于接收与所述标准测试信号对应的相互正交的实部信号以及虚部信号；所述标准测试信号为信号频率小于预设的频率阈值的正弦波。

进一步的，根据所述数字信号传输结果与所述标准测试信号之间的相似度，得到与所述当前迭代路径对应的信号估值，具体可以为：

在所述数字信号传输结果中，获取与所述实部信号对应的第一数字序列，以及与所述虚部信号对应的第二数字序列；将所述第一数字序列以及所述第二数字序列分别通过设定高通滤波器，得到第一滤波序列以及第二滤波序列；根据所述第一滤波序列以及所述第二滤波序列，得到与所述数字信号传输结果对应的平均功率值；根据平均功率与信号估值之间的第一对应关系，以及所述平均功率值，计算与所述当前迭代路径对应的信号估值；

其中，预先设定信号估值越接近设定常数，所述数字信号传输结果与所述标准测试信号的相似度越高，在所述第一对应关系中，平均功率的值越小，信号估值越接近所述设定常数。

一般来说，业界将频率范围为[30，300KHz]的信号称为低频信号，为了后续计算所述数字信号传输结果与所述标准测试信号之间的相似度时可以更加简洁，在上述可选实施方式中，所述标准测试信号为信号频率设置为小于预设的频率阈值的正弦波，其中，所述频率阈值可以为低频信号的频率上限。相应的，可以首先由计算机读取FPGA内暂存的延时后的模数转换器采样数据，包括I路(实部信号)和Q路数据(虚部信号)序列，记作I[n]和Q[n]，对两组数据进行高通FIR(Finite Impulse Response，有限长单位冲击响应)滤波，滤波得到的结果为I'[n]和Q'[n]。再统计滤波后数据的平均功率，记作P。其中：

由于标准测试信号为低频信号，则IQ信号都为频率较低的信号，因而被高通FIR滤波器滤除，滤波后的平均功率P应趋近于0。相应的，可以预先设定当信号估值越接近设定常数(例如，1)时，所述数字信号传输结果与所述标准测试信号的相似度越高，P值越接近0。

相应的，可以设置如下第一对应关系，例如：V＝e^-P，或者V＝10^-P等。其中，V为信号估值。相应的，平均功率的值越小，信号估值越接近所述设定常数。

这样设置的好处是：可以简单、便捷的得到衡量所述数字信号传输结果与所述标准测试信号之间的相似度的信号估值，进一步提高了延时校准参数的确定效率。

实施例三

图3是本发明实施例三提供的一种延时校准参数的确定方法的流程图，本实施例以上述实施例为基础进行具体化，在本实施例中，模数转换器具体为双通道模数转换器，双通道用于接收所述标准测试信号解调后得到的相互正交的实部信号以及虚部信号；标准测试信号为信号频率设置为小于预设的频率阈值的正弦波；同时，对根据数字信号传输结果与标准测试信号之间的相似度，得到与当前迭代路径对应的信号估值的具体实现方式进行进一步具体化。相应的，本实施例的方法可以包括：

S310、根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树。

其中，在所述蒙特卡洛树中，不同层级的节点对应不同的待校准数据端口的延时值，所述延时值与对应待校准数据端口的备选延时值集合中的备选延时值相匹配。也即：所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值。

S320、在所述蒙特卡洛树中，选取一条由顶至底的路径作为当前迭代路径。

S330、根据所述当前迭代路径，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点访问数。

S340、根据所述当前迭代路径中包括的各节点，对各所述待校准数据端口进行延时校准，并根据延时校准后的所述模数转换器得到与所述标准测试信号对应的数字信号传输结果。

S350、在所述数字信号传输结果中，获取与所述实部信号对应的第一数字序列，以及与所述虚部信号对应的第二数字序列。

S360、将所述第一数字序列以及所述第二数字序列分别通过设定高通滤波器，得到第一滤波序列以及第二滤波序列。

S370、根据所述第一滤波序列以及所述第二滤波序列，得到与所述数字信号传输结果对应的平均功率值。

S380、对所述第一滤波序列以及所述第二滤波序列进行快速傅里叶变换，得到与所述数字信号传输结果对应的信号频谱。

在本实施例中，除了考虑标准测试信号为低频正弦波(sinω₀t)时，与其对应的理想输出结果的平均功率值会接近于0，还进一步考虑到将标准测试信号分解为实部信号(包括sin函数)以及虚部信号(包括cos函数)后，上述实部信号与虚部信号的合信号在频谱上，在-ω₀处的功率值应该大于ω₀处的功率值，其中，-ω₀为所述标准测试信号的中心频率，ω₀为与中心频率对称的频率。上述结论是由sin函数以及cos函数的频谱特性确定的。

进一步的，考虑到由于模数转换器的数字量输出端口是并行数据线，IQ两路交错传输，导致调整延时的过程中，IQ数据可能会相反，即I路数据被当作Q路数据，而Q路数据被当作I路数据，当IQ数据相反时，数据对应的频谱也会相反，相应的，基于实部信号与虚部信号的合信号在频谱上，在-ω₀处的功率值应该大于ω₀处的功率值这一结论，可以增加新的参数来衡量数字信号传输结果与标准测试信号之间的相似度，以进一步提高相似度判别的准确性。

S390、根据所述信号频谱，得到在第一功率点以及第二功率点下的功率差值。

其中，所述第一功率点为所述标准测试信号的中心频率(-ω₀)，所述第二功率点为与所述标准测试信号的中心频率对称的频率(ω₀)。也即：第一功率点与第二功率点基于频谱图中的原点位置对称。

S3100、根据由平均功率、功率差及信号估值确定的第二对应关系、所述平均功率值以及所述功率差值，计算与所述当前迭代路径对应的信号估值。

其中，预先设定信号估值越接近设定常数，所述数字信号传输结果与所述标准测试信号的相似度越高，在所述第二对应关系中，功率差的值与所述平均功率的值之间的比值越大，信号估值越接近所述设定常数。

在本实施例的一个可选的实施方式中，所述第二对应关系可以为：

其中，所述sigmoid()为sigmoid函数，P为平均功率，ΔS为功率差，ΔS＝S_a-S_b；S_a为所述第一功率点下的功率，S_b为所述第二功率点下的功率，α为预设比例系数，

如前所述，可以设置信号估值越接近1，所述数字信号传输结果与所述标准测试信号的相似度越高。相应的，通过构造上述第二对应关系，在ΔS为正数时，P值越接近0，所述数字信号传输结果与所述标准测试信号的相似度越高，也即，信号估值越接近于1。

当然，可以理解的是，可以基于第二对应关系满足的条件，构造其他类型的第二对应关系，例如，等，本实施例对此并不进行限制。

S3110、判断所述信号估值是否满足结束迭代条件：若是，执行S3120；否则，执行S3130。

S3120、将所述当前迭代路径作为所述目标取值路径，执行S3140。

S3130、根据所述信号估值，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点估值后，基于蒙特卡洛搜索算法，重新获取所述蒙特卡洛树中的一条新的路径作为所述当前迭代路径，并返回执行S330。

S3140、根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

本发明实施例的技术方案通过构造在第一功率点以及第二功率点下的功率差值作为衡量信号估值的新的参数，可以进一步提高信号估值对相似度衡量的精准度。

具体应用场景

在本应用场景了，以具体的一个ADC芯片为例，完整介绍基于蒙特卡洛树的ADC数据延时的快速校准方法。在本应用场景中，以亚诺德半导体的AD9643双通道250兆采样率ADC芯片为例，ADC两个通道分别用作信号I路(实部信号)和Q路(虚部信号)采样，在数字输出端，数据宽度为14bit，采用交错的模式传输，数据时钟的上升沿传输I路数据，数据时钟下降沿传输Q路数据。其中，在图4a示出了上述应用场景中ADC数据接口的时序图。其中，当采样时钟频率较大时，时钟线周期非常短，由于电路数据线(图4a中D0至D13)不等长以及后端FPGA逻辑的延时差异，导致14根数据线以及参考时钟线的延时无法对齐，这就造成IQ两路各自14bit的数据出现随机的错位，导致传输的数据错误。

对于这一现象，可以通过调整数据接收端FPGA数据接口的延时，使得各根数据线的延时一致，来让数据保持对齐和准确。以xilinx的7系列FPGA为例，I/O接口端设有IDELAYE2模块。其中，在图4b中示出了上述IDELAYE2模块的引脚图。

如图4b所示，延时值输入端口为CNTVALUEIN[4:0]，延时数据宽度为5bit，取值范围0～31。因此，只需要给ADC数据接口的每根线添加IDELAYE2模块，调整找到合适的延时组合使数据对齐即可。但是，由于数据接口加上参考时钟输出端口共计15根线，每根线的延时有32个可取值，因而共有32¹⁵种取值组合，数目过于庞大，如果仅仅依靠手动去寻找合适的取值，非常困难而且耗时耗力，需要进行大量的尝试，很难达到理想的结果。因此在本应用场景中使用计算机程序自动化高效地找到合适的延时组合。本应用场景提供一种自动校准高速ADC数据接口线延迟的方法，基于LVDS的ADC数字接口和FPGA接口延时控制模块IDELAYE2。

在图4c中示出了上述应用场景的硬件连接框图。如图4c所示，首先由信号源向接收模块发射一特定频率的正弦波，正弦波经过RF(Radio Frequenc，无线射频)模块接收并正交解调，得到IQ两路相位相差90°的正弦信号，IQ信号输入双通道ADC进行采样得到数字信号，之后数字信号经过延时模块IDELAYE2进入FPGA，之后经过暂存后传入计算机端。经过这一流程，理想情形下得到的IQ两路信号应如图4d所示，而由于数据错位，导致信号错乱，要通过不断调整延时值最终得到图4d的IQ两路信号。

在本应用场景中，由计算机借助蒙特卡洛树算法预测得到各数据线的延时值，蒙特卡洛树深度由数据线以及参考时钟线的总数量决定，参考时钟线的延时值作为蒙特卡洛树最顶部一层的节点，对于数据线，由高位至低位依次对应蒙特卡洛树由高至低的各层节点，蒙特卡洛树每个节点下子节点的个数则由IDELAYE2模块可取值的个数决定。

借助蒙特卡洛树选取合适的延时值。首先将各数据线所有可能的延时取值映射至蒙特卡洛树模型。对于xilinx7系列FPGA，IDELAYE2模块延时值共有32种可能的取值，即蒙特卡洛树除最底层节点外的每个节点包含32个子节点。蒙特卡洛树的层数取决于数据线和时钟线的总数，越高位的数据线，对应的节点层越高，即越靠近根部，其中时钟线对应的层数最高，在蒙特卡洛树的最顶层。蒙特卡洛树每选取一条由顶至底的路径，路径经过的每一个节点对应着每根数据线的延时值。

在校准过程的开始，首先由蒙特卡洛树选取一条由顶至底的路径，经过的节点数与数据线和时钟线的总数量相同，意味着每个节点代表着相应数据线或者时钟线的延时值，由于初始状态下，蒙特卡洛树未得到过任何已知结果的修正，因而其选取的第一条路径是纯随机的。之后，将预测路径对应的延时值序列下发给FPGA的IDELAYE2延时模块，改变延时后，读取一组新的ADC数据，然后对这一组数据进行评估，评价它与图4d中所述的标准测试信号的拟合相似程度，得到一个信号估值，取值范围为0到1，愈靠近1表示此信号与图4d中的标准测试信号愈相近，愈靠近0表示与标准测试信号差别愈大，也就意味着数据错乱的情况愈严重。

得到当前延时组合的信号估值后，使用此信号估值修改路径上各个节点估值，节点估值决定了经过这一节点的蒙特卡洛树路径是最优方案的概率，即此节点的价值高低。之后，再由修正后的蒙特卡洛树预测出新的路径和延时组合，下发给FPGA评估结果，不断循环，在这个过程中不断修正蒙特卡洛树的节点估值，最终当ADC数据足够靠近理想数据时，意味着得到了一组正确的延时值组合，循环结束，具体的实现流程图如图4e所示。

蒙特卡洛树选取路径和其对应的延时值后，需要评估蒙特卡洛树选取的延时值是否正确，可以首先由计算机读取FPGA内暂存的延时后的ADC采样数据，包括I路和Q路数据序列，记作I[n]和Q[n]，对两组数据进行高通FIR滤波，滤波得到的结果为I'[n]和Q'[n]。再统计滤波后的数据的平均功率，记作P。

对于图4d的标准测试信号而言，由于IQ信号都为频率较低的正弦信号，因而被高通FIR滤波器滤除，滤波后的平均功率P应趋近于0。但对于比特位错乱的数据，错乱造成的高频分量被保留下来，因而数据错乱情况越严重，P值就会越大。同时，由于ADC数据接口是并行数据线，IQ两路交错传输，导致调整延时的过程中，IQ数据可能会相反，即I路数据被当作Q路数据，而Q路数据被当作I路数据，当IQ数据相反时，数据对应的频谱也会相反，所以为了避免这种情况发生，需要检查数据的频谱。如图4f所示，IQ信号正确时，频谱的峰值在左侧a点(信号中心频率处)，而对称位置的b点(与中心频率对称的频率处)的数值低于a点。如图4g所示，当IQ相反时，峰值在右侧b点，a点值低于b点。计算机读取到IQ数据后，再对数据做快速傅里叶变换(FFT)，得到频谱，获取频谱频率a点和b点的功率差值：

ΔS＝S_a-S_b；

ΔS与滤波后平均功率P的比值，再乘以自定义系数α，再经过sigmoid函数，就得到了信号估值V：

信号估值V的取值在0到1之间，越靠近1代表数据越趋近于理想数据,越靠近0代表数据错乱失真越严重。得到这个信号估值后，就用来更新蒙特卡洛树路径上的节点估值。蒙特卡洛树的每个节点会对被访问次数进行计数，每当路径经过一个节点，此节点的访问数就会加1。同时，在得到相应的信号估值后，被访问到的节点会记录此信号估值，为蒙特卡洛树选取路径、决策延时值提供判断依据。

实施例四

图5是本发明实施例四提供的一种延时校准参数的确定装置的示意图，如图5所示，所述装置包括：蒙特卡洛树构造模块510、目标取值路径获取模块520、以及延时校准参数的确定模块530。其中：

蒙特卡洛树构造模块510，根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；

目标取值路径获取模块520，用于根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；

延时校准参数的确定模块530，根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

本发明实施例通过在多个待校准数据端口的延时值确定过程中引入了蒙特卡洛树，根据由蒙特卡洛树提供的与各所述待校准数据端口分别对应的延时值，以及标准测试信号在各所述待校准数据端口延时对齐时的理想输出结果，不断对蒙特卡洛树中的决策参数进行修正，并最终通过蒙特卡洛树确定出满足条件的与各所述待校准数据端口分别对应的延时值，实现了自动、高效、快速、准确的确定延时校准参数的技术效果，无需任何人力成本的投入，优化了现有的延时校准参数的确定方式，提高了延时校准参数的确定效率。

在上述各实施例的基础上，所述待校准数据端口可以包括：模数转换器中固定位数的数字量输出端口，以及参考时钟脉冲输出端口；

其中，待校准数据端口的备选延时值集合与待校准数据端口所适配的输入输出延时单元提供的延时值相匹配。

在上述各实施例的基础上，蒙特卡洛树构造模块510，可以具体用于：

根据所述时钟脉冲输入端口的备选延时值集合中的各个备选延时值建立根节点，得到蒙特卡洛树在第一层中的全部节点；

按照从高位端口到低位端口的顺序，依次获取一个数字量输出端口作为当前处理端口；

在所述蒙特卡洛树当前存在的各个末层节点下，分别根据所述当前处理端口的备选延时值集合中的各个备选延时值建立与上层节点对应的子节点，得到蒙特卡洛树在与所述当前处理端口对应的层中的全部节点；

返回执行按照从高位端口到低位端口的顺序，依次获取一个数字量输出端口作为当前处理端口的操作，直至完成对全部数字量输出端口的处理。

在上述各实施例的基础上，目标取值路径获取模块520，可以包括：

当前迭代路径选取单元，用于在所述蒙特卡洛树中，选取一条由顶至底的路径作为当前迭代路径；

节点访问数更新单元，用于根据所述当前迭代路径，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点访问数；

数字信号传输结果获取单元，用于根据所述当前迭代路径中包括的各节点，对各所述待校准数据端口进行延时校准，并根据延时校准后的所述模数转换器得到与所述标准测试信号对应的数字信号传输结果；

信号估值获取单元，用于根据所述数字信号传输结果与所述理想输出结果之间的相似度，得到与所述当前迭代路径对应的信号估值；

重复执行单元，用于如果所述信号估值不满足结束迭代条件，则根据所述信号估值，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点估值后，基于所述蒙特卡洛搜索算法，重新获取所述蒙特卡洛树中的一条新的路径作为所述当前迭代路径，并触发所述节点访问数更新单元重新执行；

结束迭代单元，用于如果所述信号估值满足所述结束迭代条件，则将所述当前迭代路径作为所述目标取值路径。

在上述各实施例的基础上，所述模数转换器可以为双通道模数转换器，所述双通道可以用于接收与所述标准测试信号对应的相互正交的实部信号以及虚部信号；所述标准测试信号为信号频率可以小于预设的频率阈值的正弦波。

在上述各实施例的基础上，信号估值获取单元，可以具体用于：

在所述数字信号传输结果中，获取与所述实部信号对应的第一数字序列，以及与所述虚部信号对应的第二数字序列；

将所述第一数字序列以及所述第二数字序列分别通过设定高通滤波器，得到第一滤波序列以及第二滤波序列；

根据所述第一滤波序列以及所述第二滤波序列，得到与所述数字信号传输结果对应的平均功率值；

根据由平均功率及信号估值确定的第一对应关系，以及所述平均功率值，计算与所述当前迭代路径对应的信号估值；

其中，预先设定信号估值越接近设定常数，所述数字信号传输结果与所述理想输出结果的相似度越高，在所述第一对应关系中，平均功率的值越小，信号估值越接近所述设定常数。

在上述各实施例的基础上，信号估值获取单元，可以具体用于：

在所述数字信号传输结果中，获取与所述实部信号对应的第一数字序列，以及与所述虚部信号对应的第二数字序列；

将所述第一数字序列以及所述第二数字序列分别通过设定高通滤波器，得到第一滤波序列以及第二滤波序列；

根据所述第一滤波序列以及所述第二滤波序列，得到与所述数字信号传输结果对应的平均功率值；

对所述第一滤波序列以及所述第二滤波序列进行快速傅里叶变换，得到与所述数字信号传输结果对应的信号频谱；

根据所述信号频谱，得到在第一功率点以及第二功率点下的功率差值；所述第一功率点为所述标准测试信号的中心频率，所述第二功率点为与所述标准测试信号的中心频率对称的频率；

根据由平均功率、功率差及信号估值确定的第二对应关系、所述平均功率值以及所述功率差值，计算与所述当前迭代路径对应的信号估值；

其中，预先设定信号估值越接近设定常数，所述数字信号传输结果与所述理想输出结果的相似度越高，在所述第二对应关系中，功率差的值与所述平均功率的值之间的比值越大，信号估值越接近所述设定常数。

在上述各实施例的基础上，所述第二对应关系可以包括：

其中，所述sigmoid()为sigmoid函数，P为平均功率，ΔS为功率差，ΔS＝S_a-S_b；S_a为所述第一功率点下的功率，S_b为所述第二功率点下的功率，α为预设比例系数。

上述延时校准参数的确定装置可执行本发明任意实施例所提供的延时校准参数的确定方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本发明任意实施例提供的延时校准参数的确定方法。

实施例五

图6为本发明实施例五提供的一种计算机设备的结构示意图。图6示出了适于用来实现本发明实施方式的示例性计算机设备12的框图。图6显示的计算机设备12仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图6所示，计算机设备12以通用计算设备的形式表现。计算机设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。

总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。

计算机设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。

系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)30和/或高速缓存存储器32。计算机设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(图6未显示，通常称为“硬盘驱动器”)。尽管图6中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如CD-ROM，DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本发明各实施例的功能。

具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。

计算机设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信，还可与一个或者多个使得用户能与该计算机设备12交互的设备通信，和/或与使得该计算机设备12能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口22进行。并且，计算机设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图6所示，网络适配器20通过总线18与计算机设备12的其它模块通信。应当明白，尽管图6中未示出，可以结合计算机设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

处理单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现本发明实施例所提供的一种延时校准参数的确定方法。

也即，所述处理单元执行所述程序时实现：根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

实施例六

本发明实施例六还提供一种存储计算机程序的计算机存储介质，所述计算机程序在由计算机处理器执行时用于执行本发明上述实施例任一所述的延时校准参数的确定方法。

也即，所述处理单元执行所述程序时实现：根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(Read Only Memory，ROM)、可擦式可编程只读存储器((Erasable Programmable ReadOnly Memory，EPROM)或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于无线、电线、光缆、射频(Radio Frequency，RF)等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言——诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种延时校准参数的确定方法，其特征在于，包括：

根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；

根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；

根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

2.根据权利要求1所述的方法，其特征在于，所述待校准数据端口包括：模数转换器中固定位数的数字量输出端口，以及参考时钟脉冲输出端口；

其中，待校准数据端口的备选延时值集合与待校准数据端口所适配的输入输出延时单元提供的延时值相匹配。

3.根据权利要求2所述的方法，其特征在于，根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，包括：

根据所述时钟脉冲输入端口的备选延时值集合中的各个备选延时值建立根节点，得到蒙特卡洛树在第一层中的全部节点；

按照从高位端口到低位端口的顺序，依次获取一个数字量输出端口作为当前处理端口；

在所述蒙特卡洛树当前存在的各个末层节点下，分别根据所述当前处理端口的备选延时值集合中的各个备选延时值建立与上层节点对应的子节点，得到蒙特卡洛树在与所述当前处理端口对应的层中的全部节点；

返回执行按照从高位端口到低位端口的顺序，依次获取一个数字量输出端口作为当前处理端口的操作，直至完成对全部数字量输出端口的处理。

4.根据权利要求2或3所述的方法，其特征在于，根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径，包括：

在所述蒙特卡洛树中，选取一条由顶至底的路径作为当前迭代路径；

根据所述当前迭代路径，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点访问数；

根据所述当前迭代路径中包括的各节点，对各所述待校准数据端口进行延时校准，并根据延时校准后的所述模数转换器得到与所述标准测试信号对应的数字信号传输结果；

根据所述数字信号传输结果与所述标准测试信号之间的相似度，得到与所述当前迭代路径对应的信号估值；

如果所述信号估值不满足结束迭代条件，则根据所述信号估值，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点估值后，基于蒙特卡洛搜索算法，重新获取所述蒙特卡洛树中的一条新的路径作为所述当前迭代路径，并返回执行根据所述当前迭代路径，更新所述蒙特卡洛树中与所述当前迭代路径中各节点对应的节点访问数的操作；

如果所述信号估值满足所述结束迭代条件，则将所述当前迭代路径作为所述目标取值路径。

5.根据权利要求4所述的方法，其特征在于，所述模数转换器为双通道模数转换器，所述双通道用于接收与所述标准测试信号对应的相互正交的实部信号和虚部信号；所述标准测试信号为信号频率小于预设的频率阈值的正弦波。

6.根据权利要求5所述的方法，其特征在于，根据所述数字信号传输结果与所述标准测试信号之间的相似度，得到与所述当前迭代路径对应的信号估值，包括：

在所述数字信号传输结果中，获取与所述实部信号对应的第一数字序列，以及与所述虚部信号对应的第二数字序列；

将所述第一数字序列以及所述第二数字序列分别通过设定高通滤波器，得到第一滤波序列以及第二滤波序列；

根据所述第一滤波序列以及所述第二滤波序列，得到与所述数字信号传输结果对应的平均功率值；

对所述第一滤波序列以及所述第二滤波序列进行快速傅里叶变换，得到与所述数字信号传输结果对应的信号频谱；

根据所述信号频谱，得到在第一功率点以及第二功率点下的功率差值；所述第一功率点为所述标准测试信号的中心频率，所述第二功率点为与所述标准测试信号的中心频率对称的频率；

根据由平均功率、功率差及信号估值确定的第二对应关系、所述平均功率值以及所述功率差值，计算与所述当前迭代路径对应的信号估值；

其中，预先设定信号估值越接近设定常数所述数字信号传输结果与标准测试信号的相似度越高，在所述第二对应关系中，功率差的值与所述平均功率的值之间的比值越大，信号估值越接近所述设定常数。

7.根据权利要求6所述的方法，其特征在于，所述第二对应关系包括：

其中，所述sigmoid()为sigmoid函数，P为平均功率，ΔS为功率差，ΔS＝S_a-S_b；S_a为所述第一功率点下的功率，S_b为所述第二功率点下的功率，α为预设比例系数。

8.一种延时校准参数的确定装置，其特征在于，包括：

蒙特卡洛树构造模块，用于根据待校准数据端口对应的备选延时值集合，构造延时值的蒙特卡洛树，所述蒙特卡洛树每一层的节点对应同一待校准数据端口的备选延时值；

目标取值路径获取模块，用于根据所述蒙特卡洛树中迭代的取值路径的延时值调整各所述待校准数据端口输出标准测试信号所需的延时值，得到目标取值路径；

延时校准参数的确定模块，根据所述目标取值路径中包括的各节点，确定与各所述待校准数据端口分别对应的延时值。

9.一种电子设备，其特征在于，所述电子设备包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-7中任一所述的延时校准参数的确定方法。

10.一种计算机存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-7中任一所述的延时校准参数的确定方法。