CN108828861B - 一种阵列基板及显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及显示装置，通过对显示区域、第一非显示区域、第二非显示区域的设置，可以将尺寸较大的摄像头、听筒、以及传感器等器件设置在第二非显示区域内的器件设置区域，从而可以有效减少第一非显示区域的占用面积，从而有利于实现窄边框的设计。并且，通过对第一数据线和第二数据线的设置，可以有效降低第一数据线和第二数据线之间的相互干扰，从而提高显示面板的显示效果。

Description

一种阵列基板及显示装置

技术领域

本发明涉及显示技术领域，尤指一种阵列基板及显示装置。

背景技术

随着显示技术的不断发展，显示面板被广泛应用于手机、平板电脑以及公共场所大厅的信息查询机等电子设备中，为人们的生活带来了便利。

目前，“屏占比”成为衡量显示面板优劣的一个重要参数。“屏占比”越大，意味着显示面板的边框越小，这就使得显示面板的边框无法容纳尺寸较大的器件，如摄像头、听筒或红外传感器等。

因此，如何在确保显示面板屏占比较高的前提下，使得尺寸较大的器件能够正常安装使用，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供了一种阵列基板及显示装置，用以在确保显示面板屏占比较高的前提下，使得尺寸较大的器件能够正常安装使用。

本发明实施例提供了一种阵列基板，包括：显示区域、第一非显示区域、以及第二非显示区域；所述第一非显示区域围绕所述显示区域，所述显示区域围绕所述第二非显示区域；所述第二非显示区域包括：器件设置区域，以及围绕所述器件设置区域的走线区域；

所述阵列基板还包括呈阵列排布的像素单元，所述像素单元包括至少三个具有不同颜色的子像素单元；

所述阵列基板还包括多条相互绝缘设置的数据线，一条所述数据线与一列具有相同颜色的所述子像素单元对应连接，多条所述数据线通过所述走线区域；

通过所述走线区域的多条所述数据线包括至少一组数据线组，所述数据线组包括第一数据线和第二数据线，所述第一数据线和所述第二数据线均包括电连接的常规部分和连接部分，所述连接部分位于所述走线区域内，且所述第一数据线的连接部分与所述第二数据线的连接部分在所述阵列基板上的正投影至少部分重叠；

所述第一数据线和所述第二数据线输入极性相同的数据信号，且所述第一数据线对应连接的所述子像素单元的颜色，不同于所述第二数据线对应连接的所述子像素单元的颜色。

从而，通过上述显示区域、第一非显示区域、第二非显示区域的设置，可以将尺寸较大的摄像头、听筒、以及传感器等器件设置在第二非显示区域内的器件设置区域，从而可以有效减少第一非显示区域的占用面积，从而有利于实现窄边框的设计。

并且，通过上述对第一数据线和第二数据线的设置，可以有效降低第一数据线和第二数据线之间的相互干扰，从而提高显示面板的显示效果。

另一方面，本发明实施例还提供了一种显示装置，包括：液晶显示面板；

所述液晶显示面板包括：如本发明实施例提供的上述阵列基板、与所述阵列基板相对而置的对向基板、以及位于所述阵列基板和所述对向基板之间的液晶。

本发明有益效果如下：

本发明实施例提供的一种阵列基板及显示装置，通过对第二非显示区域的设置，可以将摄像头、听筒或传感器等器件设置在器件设置区域，且显示区域围绕第二非显示区域，即将第二非显示区域设置在显示区域内部，如此可以大大减少第一非显示区域的占用面积，即减少边框的占用面积，从而可以有利于实现窄边框和高屏占比的设计。

并且，通过对第一数据线和第二数据线输入的数据信号的极性的设置，以及对分别与第一数据线和第二数据线对应连接的子像素单元的颜色的设置，使得在第一数据线和第二数据线的连接部分存在重叠时，可以大大降低第一数据线和第二数据线之间的相互干扰，从而提高显示面板的显示效果。

附图说明

图1为本发明实施例中提供的阵列基板的结构示意图之一；

图2为本发明实施例中提供的阵列基板的结构示意图之二；

图3为本发明实施例中提供的阵列基板的结构示意图之三；

图4为本发明实施例中提供的阵列基板的结构示意图之四；

图5为图2中的第二非显示区域和多路选择电路的具体结构示意图；

图6为图4中的第二非显示区域和多路选择电路的具体结构示意图；

图7为图2中的虚线框3中的局部放大示意图；

图8为沿着图2中的T-T’所示的剖视图；

图9为沿着图2中沿x-x’所示的剖视图；

图10为本发明实施例中提供的阵列基板的局部结构示意图之一；

图11为本发明实施例中提供的阵列基板的局部结构示意图之二；

图12为本发明实施例中提供的第二非显示区域的局部放大示意图；

图13为本发明实施例中提供的显示装置的结构示意图；

图14为本发明实施例中提供的显示面板的结构示意图。

具体实施方式

下面将结合附图，对本发明实施例提供的一种阵列基板及显示装置的具体实施方式进行详细地说明。需要说明的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板，如图1至图6所示，其中，图1至图4为阵列基板的结构示意图，图5为图2中的多路选择电路(针对该多路选择电路的解释可详见下述内容)和第二非显示区域的局部结构示意图，图6为图4中的多路选择电路和第二非显示区域的局部结构示意图；阵列基板可以包括：显示区域A、第一非显示区域B1、以及第二非显示区域B2；第一非显示区域B1围绕显示区域A，显示区域A围绕第二非显示区域B2；第二非显示区域B2包括：器件设置区域Q，以及围绕器件设置区域Q的走线区域K；

阵列基板还包括呈阵列排布的像素单元P，像素单元P包括至少三个具有不同颜色的子像素单元，如图1至图3中所示的红色子像素单元R、绿色子像素单元G和蓝色字像素单元B，或者如图4中所示的红色子像素单元R、绿色子像素单元G和蓝色字像素单元B和白色子像素单元W；其中，图1至图4中仅示出了部分像素单元P；

需要说明的是，为了清楚地说明阵列基板的结构，图1至图4中仅示出了部分子像素单元，即一列中仅示出了一个子像素单元，但示出的该子像素单元表示所在列仅具有这一种颜色的子像素单元；如图1所示，位于虚线框P中最左侧的子像素单元为红色子像素单元R，这表示该列子像素单元中仅包括红色子像素单元R。

阵列基板还包括多条相互绝缘设置的数据线10，一条数据线10与一列具有相同颜色的子像素单元对应连接，多条数据线10通过走线区域K；

通过走线区域K的多条数据线10包括至少一组数据线组，如图1至图4中包括四组数据线组，分别记为S1至S4，但并不限于四组；以数据线组S2为例，数据线组S2包括第一数据线S21和第二数据线S22，第一数据线S21和第二数据线S22均包括电连接的常规部分(S21和S22的常规部分为直线部分)和连接部分(S21和S22的连接部分分别为图1、图3、图4和图6中所示的非直线部分，或分别为图2和图5中所示的台阶状部分，分别记为c和d)，连接部分(c或d)位于走线区域K内，且第一数据线S21的连接部分c与第二数据线S22的连接部分d在阵列基板上的正投影至少部分重叠，具体可参见图1中的实线框1所示；

参见图5和图6所示的局部结构示意图，第一数据线(如S21)和第二数据线(如S22)输入极性相同的数据信号(如均输入负极性的数据信号)，且第一数据线(如S21)对应连接的子像素单元的颜色(如图5和图6中的绿色子像素单元G)，不同于第二数据线(如S22)对应连接的子像素单元的颜色(如图5中的红色子像素单元R，或者如图6中的白色子像素单元W)。

需要注意的是，在本发明实施例中，器件设置区域Q可以用于设置尺寸较大的摄像头、听筒、以及传感器等器件，以避免尺寸较大的摄像头、听筒、以及传感器等器件占用第一非显示区域B1，从而可以有效减少第一非显示区域B1的占用面积，即减少边框的占用面积，实现窄边框的设计的同时，还可以实现全面屏设计。

具体地，为了能够设置摄像头、听筒、以及传感器等器件，可以设置多个第二非显示区域B2，且各第二非显示区域B2之间是相互独立的，如图3所示，此时，可以将一种器件设置在一个第二非显示区域B2内的器件设置区域Q内；或者，可以将两种及两种以上的器件设置在同一个第二非显示区域B2内的器件设置区域Q内，未给出图示，在具体实施时，可以根据具体情况而定，在此并不限定。需要说明的是，为了能够清楚地说明第二非显示区域B2内的结构，以及与其他区域的相对位置关系，在图1至图4中，将第二非显示区域B2进行了放大，且图1至图4所示并不表示各结构的真实比例。

并且，第二非显示区域B2在阵列基板上的正投影形状，可以是如图1、图3所示的圆形，还可以是如图2所示的方形，又可以是三角形(未给出图示)或不规则形状(如图4所示)，在此并不限定。

此外，可以将位于第二非显示区域B2内的器件设置区域Q在阵列基板上的正投影外轮廓的形状，与对应的第二非显示区域B2在阵列基板上的正投影外轮廓的形状设置为相同，如图1和图3所示，器件设置区域Q的正投影外轮廓为圆形，第二非显示区域B2的正投影外轮廓也为圆形；当然也可以将器件设置区域Q在阵列基板上的正投影外轮廓的形状，与对应的第二非显示区域B2在阵列基板上的正投影外轮廓的形状设置为不同，如图2所示，器件设置区域Q的正投影外轮廓为圆形，第二非显示区域B2的正投影外轮廓为方形。在具体实施时，可以根据实际情况而定，在此并不限定。

还需要注意的是，在本发明实施例中，通过对第一数据线(如S21)和第二数据线(如S22)输入的数据信号的极性的设置，以及对分别与第一数据线(如S21)和第二数据线(如S22)对应连接的子像素单元的颜色的设置，使得在第一数据线(如S21)的连接部分(如c)和第二数据线(如S22)的连接部分(如d)，在阵列基板上的正投影存在重叠时，可以大大降低第一数据线(如S21)和第二数据线(如S22)之间的相互干扰，从而提高显示面板的显示效果。

具体实施时，为了能够进一步地减少第一数据线(如S21)与第二数据线(如S22)之间的串扰，在本发明实施例中，在第二非显示区域B2内设置有多路选择电路20，且每条数据线10均与多路选择电路20连接，参见图1至图4所示；并且，在多路选择电路20的作用下，第一数据线(如S21)与第二数据线(如S22)可以先后输入极性相同的数据信号，如此，可以将第一数据线(如S21)和第二数据线(如S22)输入数据信号的时间错开，从而进一步减少第一数据线(如S21)与第二数据线(如S22)之间的串扰，提高子像素单元的充电能力，提高显示效果。

此外，在本发明实施例中，在多路选择电路20的作用下，还可以保证在任意一帧内，任意相邻两条数据线输入极性相反的数据信号，以便于实现列反转或点反转的驱动方式。

具体地，为了能够实现列反转或点反转的驱动方式，以及能够进一步减少第一数据线(如S21)与第二数据线(如S22)之间的串扰，从而提高显示效果，在本发明实施例中，多路选择电路20可以包括多个子选择电路(如图5中的Z1，或图6中的Z2)，且各子选择电路的结构相同。并且，子选择电路的具体结构，与像素单元P包括的子像素单元的个数有关。

其中，在本发明实施例中，像素单元P可以包括的子像素单元的个数可以为三个(如图1至图3)，也可以为四个(如图4所示)，但不管是三个还是四个，需要保证一个像素单元P内的各子像素单元的排列方式为呈一字型排列，也就是说，在整个显示区域A内，一列子像素单元只具有一种颜色，如图1至图4所示。

可选地，在像素单元P包括红色子像素单元R、绿色子像素单元G和蓝色子像素单元B时，可以参见图5所示，图中仅示出了部分子像素单元。其中，R1和R2表示两列红色子像素单元R对应连接的数据线，以下简称为数据线R1、数据线R2；G1和G2表示两列绿色子像素单元G对应连接的数据线，以下简称为数据线G1、数据线G2；B1和B2表示两列蓝色子像素单元B对应连接的数据线，以下简称为数据线B1、数据线B2。D1表示用于输入正极性数据信号的第一信号线，D2表示用于输入负极性数据信号的第二信号线。CK1表示第一时钟信号线、CK2表示第二时钟信号线，CK3表示第三时钟信号线。

参见图5所示，子选择电路Z1具有六个输出端，分别与六条数据线(如数据线R1、数据线G1、数据线B1、数据线R2、数据线G2和数据线B2)连接；子选择电路Z1具有两个输入端，分别与第一信号线D1与第二信号线D2连接；z1具有三个控制端，分别与第一时钟信号线CK1、第二时钟信号线CK2和第三时钟信号线CK3连接。

具体地，参见图5所示，子选择电路Z1可以包括6个晶体管，如第一晶体管T1至第六晶体管T6。以第一晶体管T1为例，第一晶体管T1的栅极G与第一时钟信号线CK1连接，源极S与第一信号线D1连接，漏极D与数据线R1连接；第一晶体管T1在第一时钟信号线CK1输入的有效信号的控制下，将第一信号线D1输入的正极性数据信号传输至数据线R1。同理，第二晶体管T2至第六晶体管T6的连接设置和工作原理，与第一晶体管T1类似，在此不再赘述。

具体地，第一晶体管T1至第六晶体管T6可以均为N型晶体管，还可以均为P型晶体管。以第一晶体管T1至第六晶体管T6均为N型晶体管为例，在第一时钟信号线CK1输入高电平信号时，第一晶体管T1和第四晶体管T4同时开启，第一晶体管T1将第一信号线D1输入的正极性数据信号传输至数据线R1，使得数据线R1上传输正极性数据信号(图5中R1的上方的“+”表示数据信号的极性为正极性)，第四晶体管T4将第二信号线D2输入的负极性数据信号传输至数据线R2，使得数据线R2上传输负极性的数据信号(图5中R2的上方的“-”表示数据信号的极性为负极性)。

同理，在第二时钟信号线CK2输入高电平信号时，第二晶体管T2和第五晶体管T5同时开启，第二晶体管T2将第一信号线D1输入的正极性数据信号传输至数据线G2，使得数据线G2上传输正极性的数据信号，第五晶体管T5将第二信号线D2输入的负极性数据信号传输至数据线G1，使得数据线G1上传输负极性的数据信号。在第三时钟信号线CK3输入高电平信号时，第三晶体管T3和第六晶体管T6同时开启，使得数据线B1上传输正极性的数据信号，数据线B2上传输负极性的数据信号。

因此，通过第一时钟信号线CK1至第三时钟信号线CK3输入的时钟信号，可以控制数据线R1与数据线R2同时输入数据信号，数据线G1与数据线G2同时输入数据信号，数据线B1与数据线B2同时输入数据信号。并且，还可以控制任意相邻两条数据线输入极性相反的数据信号，如控制数据线G1输入正极性的数据信号，控制数据线B1输入负极性的数据信号，控制数据线R2输入正极性的数据信号；如此，既可以保证第一数据线S21(即数据线G1)和第二数据线S22(即数据线R2)先后输入数据信号，进一步减少第一数据线S21和第二数据线S22之间的串扰，，还可以实现列反转或点反转的驱动方式，从而提高显示效果。

可选地，在像素单元P包括红色子像素单元R、绿色子像素单元G、蓝色子像素单元B和白色子像素单元W时，可以参见图6所示，图中仅示出了部分子像素单元。其中，W1和W2表示两列白色子像素单元W对应连接的数据线，以下简称为数据线W1和数据线W2。CK4表示第四时钟信号线。

参见图6所示，子选择电路Z2具有八个输出端，分别与八条数据线(如数据线R1、数据线G1、数据线B1、数据线W1、数据线R2、数据线G2、数据线B2和数据线W2)对应连接；子选择电路Z2具有两个输入端，分别与第一信号线D1和第二信号线D2连接；子选择电路Z2具有四个控制端，分别与第一时钟信号线CK1至第四时钟信号线CK4连接。

具体地，参见图6所示，子选择电路Z2可以包括8个晶体管，如第七晶体管T7至第十四晶体管T14。以第七晶体管T7为例，第七晶体管T7的栅极G与第一时钟信号线CK1连接，源极S与第一信号线D1连接，漏极D与数据线R1连接；第七晶体管T7在第一时钟信号线CK1输入的有效信号的控制下，将第一信号线D1输入的正极性数据信号传输至数据线R1。同理，第八晶体管T8至第十四晶体管T14的连接设置和工作原理，与第七晶体管T7类似，在此不再赘述。

具体地，第七晶体管T7至第十四晶体管T14可以均为N型晶体管，还可以均为P型晶体管。以第七晶体管T7至第十四晶体管T14均为N型晶体管为例，在第一时钟信号线CK1输入高电平信号时，第七晶体管T7和第八晶体管T8同时开启，第七晶体管T7将第一信号线D1输入的正极性数据信号传输至数据线R1，使得数据线R1上传输正极性的数据信号(图6中R1的上方的“+”表示数据信号的极性为正极性)，第八晶体管T8将第一信号线D1输入的正极性数据信号传输至数据线R2，使得数据线R2上传输正极性的数据信号。

同理，在第二时钟信号线CK2输入高电平信号时，第十一晶体管T11和第十二晶体管T12同时开启，第十一晶体管T11将第二信号线D2输入的负极性数据信号传输至数据线G1，使得数据线G1上传输负极性的数据信号(图6中G1的上方的“-”表示数据信号的极性为负极性)，第十二晶体管T12将第二信号线D2输入的负极性数据信号传输至数据线G2，使得数据线G2上传输负极性的数据信号。在第三时钟信号线CK3输入高电平信号时，第九晶体管T9和第十晶体管T10同时开启，使得数据线B1和数据线B2上均传输正极性的数据信号。在第四时钟信号线CK4输入高电平信号时，第十三晶体管T13和第十四晶体管T14同时开启，使得数据线W1和数据线W2上均传输负极性的数据信号。

因此，通过第一时钟信号线CK1至第四时钟信号线CK4输入的时钟信号，可以控制数据线R1与数据线R2同时输入数据信号，数据线G1与数据线G2同时输入数据信号，数据线B1与数据线B2同时输入数据信号，数据线W1与数据线W2同时输入数据信号。并且，还可以控制任意相邻两条数据线输入极性相反的数据信号，如控制数据线B1输入正极性的数据信号，控制数据线W1输入负极性的数据信号，控制数据线R2输入正极性的数据信号；如此，既可以保证第一数据线S21(即数据线B1)和第二数据线S22(即数据线R2)先后输入数据信号，进一步减少第一数据线S21和第二数据线S22之间的串扰，，还可以实现列反转或点反转的驱动方式，从而提高显示效果。

需要说明的是，多路选择电路20包括的子选择电路的数量，可以根据数据线的设置数量而定。并且，多路选择电路20中的子选择电路的具体结构，并不限于图5和图6所示，还可以是其他可以实现子选择电路的功能的结构，在此并不限定。

在本发明实施例中，参见图2所示，以数据线组S2为例，在走线区域K内，第二数据线S22的连接部分d(台阶状部分)在阵列基板上的正投影，可以落入第一数据线S21的连接部分c(台阶状部分)在阵列基板上的正投影内。当然，并不限于此，还可以参见图1中实线框1内所示，同样以数据线组S2为例，第二数据线S22的连接部分d(非直线部分)在阵列基板上的正投影，与第一数据线S21的连接部分c(非直线部分)在阵列基板上的正投影部分重叠，且满足重叠区域的面积(记为Y1)，大于数据线组S1中的第一数据线S11在阵列基板上的正投影与数据线组S2中的第二数据线S22在阵列基板上的正投影的重叠区域(如图1中的实线圈2所示)的面积(记为Y2)；其中，对于Y2来讲，是数据线组S2中的第二数据线S22跨越数据线组S1中的第一数据线S11形成的，如此可以使得第一数据线S21和第二数据线S22在阵列基板上的正投影产生重叠区域(即Y1对应的区域)。

并且，在Y1大于Y2时，第一数据线S21和第二数据线S22之间的相互干扰可能会比较明显，所以在对第一数据线S21和第二数据线S22输入极性相同的数据信号，且第一数据线S21对应连接的绿色子像素单元G，与第二数据线S22对应连接的红色子像素单元R具有不同颜色时，可以有效减少第一数据线S21和第二数据线S22之间的干扰，从而提高显示效果。

当然，在本发明实施例中，Y1比Y2具体大多少可以根据实际情况而定，在此并不限定。

具体实施时，在本发明实施例中，参见图7所示，图7为图2中的虚线框3中的局部放大示意图，在显示区域A包括开关晶体管TFT时，可以根据开关晶体管TFT中的栅极，以及源极/漏极所在膜层的位置设置第一数据线(如S21)的连接部分(如c)和第二数据线(如S22)的连接部分(如d)。其中，为了便于说明开关晶体管TFT的结构，示出了栅线30的位置。

参见图8所示的沿着图2中的T-T’所示的剖视图，在走线区域K内，第二数据线S22的连接部分d可以与开关晶体管TFT中的栅极同材质且同层设置，第一数据线S21的连接部分c可以与开关晶体管TFT中的源极/漏极同材质且同层设置；当然，并不限于此，还可以将第一数据线S21的连接部分c与开关晶体管TFT中的栅极同材质且同层设置，第二数据线S22的连接部分d与开关晶体管TFT中的源极/漏极同材质且同层设置，在此并不限定。并且，图9所示的沿着图2中的x-x’所示的剖视图，第一数据线S21的常规部分与第二数据线S22的常规部分均与开关晶体管TFT中的源极/漏极同材质且同层设置。如此，可以有效减少阵列基板的制作工艺，降低阵列基板的制作难度，降低制作成本。

需要指出的是，在本发明实施例中，参见图8和图9所示，由于和第二数据线S22的常规部分，均与开关晶体管TFT中的源极/漏极同材质且同层设置，而在第二数据线S22的连接部分d与开关晶体管TFT中的栅极同材质且同层设置，所以对于第二数据线S22的常规部分和连接部分d，分别位于不同的膜层，此时需要通过过孔(如图8中的实线圈4所示)实现第二数据线S22的常规部分与连接部分d的电连接，从而保证数据信号的正常传输。

在具体实施时，在设置第一数据线和第二数据线时，在本发明实施例中，如图1至图4所示，针对一组数据线组，第一数据线对应连接的子像素单元所在列，与第二数据线对应连接的子像素单元所在列之间，可以至少间隔一列子像素单元。

具体地，在设置一组数据线组内的第一数据线和第二数据线时，需要根据像素单元P包括的子像素单元的个数来设置，具体可以包括以下两种设置方式：

第一种设置方式，在像素单元P包括三个具有不同颜色且呈一字型排列的子像素单元时，第一数据线对应连接的子像素单元所在列为第m列，第二数据线对应连接的子像素单元所在列为第m+a+6n列；其中，n≥0且为整数，m为正整数，a为2或4。

参见图10所示，为了便于说明第一数据线和第二数据线的确定规则，图10中仅示出了12条数据线以及对应连接的子像素单元，并且标出了各数据线在一帧内输入的数据信号的极性。将数据线R1对应连接的子像素单元所在列记为第1列，将数据线G1对应连接的子像素单元所在列记为第2列，将数据线B1对应连接的子像素单元所在列记为第3列，将数据线R2对应连接的子像素单元所在列记为第4列，将数据线G2对应连接的子像素单元所在列记为第5列，将数据线B2对应连接的子像素单元所在列记为第6列，将数据线R3对应连接的子像素单元所在列记为第7列，将数据线G3对应连接的子像素单元所在列记为第8列，将数据线B3对应连接的子像素单元所在列记为第9列，将数据线R4对应连接的子像素单元所在列记为第10列，将数据线G4对应连接的子像素单元所在列记为第11列，将数据线B4对应连接的子像素单元所在列记为第12列。

在将数据线R1设置为第一数据线时，m＝1，若a＝2，那么第二数据线可以为3+6n，即第3列子像素单元对应连接的数据线B1为第二数据线，或第9列子像素单元对应连接的数据线B3为第二数据线；或者，若a＝4时，那么第二数据线可以为5+6n，即第5列子像素单元对应连接的数据线G2为第二数据线，或第11列子像素单元对应连接的数据线G4为第二数据线。具体可参见图10中所示的直虚线，直虚线上的数字表示子像素单元所在的列数。

同样地，在将G1设置为第一数据线时，m＝2，若a＝2时，那么第二数据线可以为4+6n，即第4列子像素单元对应连接的数据线R2为第二数据线，或第10列子像素单元对应连接的数据线R4为第二数据线；或者，若a＝4，那么第二数据线可以为6+6n，即第6列子像素单元对应连接的数据线B2为第二数据线，或第12列子像素单元对应连接的数据线B4为第二数据线。具体可参见图10中所示的曲实线，曲实线上的数字表示子像素单元所在的列数。

从上述实施例中可以确定的是，在像素单元P包括三个具有不颜色且呈一字型排列的子像素单元时，通过上述规则确定的第一数据线对应连接的子像素单元所在列，与第二数据线对应连接的子像素单元所在列之间，可以间隔一列子像素单元(如图1至图3所示)，三列子像素单元、七列子像素单元或九列子像素单元，或者是更多列的子像素单元；但不管间隔多少列子像素单元，只要是按照上述规则设置一组数据线组内的第一数据线和第二数据线，就可以保证第一数据线和第二数据线输入极性相同的数据信号，且第一数据线对应连接的子像素单元的颜色，不同于第二数据线对应连接的子像素单元的颜色，进而保证第一数据线和第二数据线在阵列基板上的重叠或交叠的部分极性相同，且输入数据信号的时间不同，从而有效减少第一数据线与第二数据线之间的干扰，提高显示面板的显示效果。

第二种设置方式，在像素单元P包括四个具有不同颜色且呈一字型排列的子像素单元时，第一数据线对应连接的子像素单元所在列为第m列，第二数据线对应连接的子像素单元所在列为第m+2+4n列；其中，n≥0且为整数，m为正整数。

参见图11所示，为了便于说明第一数据线和第二数据线的确定规则，图11中仅示出了16条数据线以及对应连接的子像素单元，并且标出了各数据线在一帧内输入的数据信号的极性。将数据线R1对应连接的子像素单元所在列记为第1列，将数据线G1对应连接的子像素单元所在列记为第2列，将数据线B1对应连接的子像素单元所在列记为第3列，将数据线W1对应连接的子像素单元所在列记为第4列，将数据线R2对应连接的子像素单元所在列记为第5列，将数据线G2对应连接的子像素单元所在列记为第6列，将数据线B2对应连接的子像素单元所在列记为第7列，将数据线W2对应连接的子像素单元所在列记为第8列，将数据线R3对应连接的子像素单元所在列记为第9列，将数据线G3对应连接的子像素单元所在列记为第10列，将数据线B3对应连接的子像素单元所在列记为第11列，将数据线W3对应连接的子像素单元所在列记为第12列。

将数据线R1设置为第一数据线时，m＝1，那么第二数据线可以为3+4n，即第3列子像素单元对应的连接的数据线B1为第二数据线，或第7列子像素单元对应连接的数据线B2为第二数据线，又或者第11列子像素单元对应连接的数据线B3为第二数据线。具体可参见图11中所示的直虚线，直虚线上的数字表示子像素单元所在的列数。

同样地，在将G1设置为第一数据线时，m＝2，那么第二数据线可以为4+4n，即第4列子像素单元对应连接的数据线W1为第二数据线，或第8列子像素单元对应连接的数据线W2为第二数据线，又或者第12列子像素单元对应连接的数据线W3为第二数据线。具体可参见图11中所示的曲实线，曲实线上的数字表示子像素单元所在的列数。

从上述实施例中可以确定的是，在像素单元P包括四个具有不颜色且呈一字型排列的子像素单元时，通过上述规则确定的第一数据线对应连接的子像素单元所在列，与第二数据线对应连接的子像素单元所在列之间，可以间隔一列子像素单元(如图4所示)，五列子像素单元或九列子像素单元，或者是更多列的子像素单元；但不管间隔多少列子像素单元，只要是按照上述规则设置一组数据线组内的第一数据线和第二数据线，就可以保证第一数据线和第二数据线输入极性相同的数据信号，且第一数据线对应连接的子像素单元的颜色，不同于第二数据线对应连接的子像素单元的颜色，进而保证第一数据线和第二数据线在阵列基板上的重叠或交叠的部分极性相同，且输入数据信号的时间不同，从而有效减少第一数据线与第二数据线之间的干扰，提高显示面板的显示效果。

在实际情况中，在阵列基板上设置有大量的数据线，可能会有多条数据线通过走线区域K；并且，在阵列基板上还设置有多条栅线30和多条触控信号线40(图1至图4中并未示出)，其中部分栅线30和部分触控信号线40同样也会通过走线区域K。因此，在本发明实施例中，为了避免走线区域K内的数据线10、栅线30和触控信号线40之间产生相互干扰，参见图12所示，为了便于说明，图中仅示出了部分数据线10、部分栅线30和部分触控信号线40，第一数据线的连接部分和第二数据线的连接部分可以均位于走线区域K内且沿着走线区域K远离显示区域A一侧的边缘设置，也就是说，沿着走线区域K的内边缘K2上下通过走线区域K；对于栅线30，则可以沿着走线区域K靠近显示区域A的一侧的边缘设置，也就是说，沿着走线区域K的外边缘K1左右通过走线区域K；对于触控信号线40，则同样可以沿着走线区域K靠近显示区域A的一侧的边缘设置，即沿着走线区域K的外边缘K1上下通过走线区域K。如此，便可以使得走线区域K内的数据线10、栅线30和触控信号线40之间不会产生相互干扰，从而保证正常显示。

当然，对于走线区域K内的数据线10、栅线30和触控信号线40的位置设置，并不限于上述实施例，还可以是根据实际情况而设置的其他实施方式，在此并不限定。

并且，还需要说明的是，在本发明实施例中，常规部分可以平行于列方向设置，所以对于常规部分，有一部分是位于走线区域K内的，而大部分是位于显示区域A内的。例如，参见图1所示，第一数据线S1的常规部分为直线部分，所以直线部分中一部分位于走线区域K内，大部分则位于显示区域A内。

可选地，在本发明实施例中，在对连接部分进行设置时，可以将连接部分在阵列基板上的正投影的形状设置为弧形或台阶状。参见图1、图3和图4所示，连接部分在阵列基板上的正投影形状为弧形，且沿着器件设置区域Q的边缘延伸，如此，可以有效减少连接部分在走线区域K内的占用面积，为其他信号线的布置提供空间。或者，参见图2所示，根据第二非显示区域B2的形状，连接部分在阵列基板上的正投影形状还可以为台阶状，以便于合理利用走线区域K的空间，并为其他信号线的布置提供空间。

基于同一发明构思，本发明实施例还提供了一种显示装置，如图13所示，可以包括：液晶显示面板50；其中，B2表示第二非显示区域，用于设置摄像头、听筒或传感器等器件。

在具体实施时，在本发明实施例中，参见图14所示，液晶显示面板50可以包括：如本发明实施例提供的上述阵列基板51、与阵列基板51相对而置的对向基板52、以及位于阵列基板51和对向基板52之间的液晶53。

具体地，在本发明实施例中，该显示装置可以为：手机(如图13所示)、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示基板的实施例，重复之处不再赘述。

本发明实施例提供了一种阵列基板及显示装置，通过对第二非显示区域的设置，可以将摄像头、听筒或传感器等器件设置在器件设置区域，且显示区域围绕第二非显示区域，即将第二非显示区域设置在显示区域内部，如此可以大大减少第一非显示区域的占用面积，即减少边框的占用面积，从而可以有利于实现窄边框和高屏占比的设计。

并且，通过对第一数据线和第二数据线输入的数据信号的极性的设置，以及对分别与第一数据线和第二数据线对应连接的子像素单元的颜色的设置，使得在第一数据线和第二数据线的连接部分存在重叠时，可以大大降低第一数据线和第二数据线之间的相互干扰，从而提高显示面板的显示效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，其特征在于，包括：显示区域、第一非显示区域、以及第二非显示区域；所述第一非显示区域围绕所述显示区域，所述显示区域围绕所述第二非显示区域；所述第二非显示区域包括：器件设置区域，以及围绕所述器件设置区域的走线区域；

所述阵列基板还包括呈阵列排布的像素单元，所述像素单元包括至少三个具有不同颜色的子像素单元；

所述阵列基板还包括多条相互绝缘设置的数据线，一条所述数据线与一列具有相同颜色的所述子像素单元对应连接，多条所述数据线通过所述走线区域；

通过所述走线区域的多条所述数据线包括至少一组数据线组，所述数据线组包括第一数据线和第二数据线，所述第一数据线和所述第二数据线均包括电连接的常规部分和连接部分，所述连接部分位于所述走线区域内，且所述第一数据线的连接部分与所述第二数据线的连接部分在所述阵列基板上的正投影至少部分重叠；

所述第一数据线和所述第二数据线输入极性相同的数据信号，且所述第一数据线对应连接的所述子像素单元的颜色，不同于所述第二数据线对应连接的所述子像素单元的颜色。

2.如权利要求1所述的阵列基板，其特征在于，所述第一数据线与所述第二数据线先后输入极性相同的数据信号。

3.如权利要求1所述的阵列基板，其特征在于，任意相邻两条所述数据线输入极性相反的数据信号。

4.如权利要求3所述的阵列基板，其特征在于，针对一组所述数据线组，所述第一数据线对应连接的所述子像素单元所在列，与所述第二数据线对应连接的所述子像素单元所在列之间，至少间隔一列所述子像素单元。

5.如权利要求4所述的阵列基板，其特征在于，所述像素单元包括三个具有不同颜色且呈一字型排列的所述子像素单元；

所述第一数据线对应连接的所述子像素单元所在列为第m列，所述第二数据线对应连接的所述子像素单元所在列为第m+a+6n列；

其中，n≥0且为整数，m为正整数，a为2或4。

6.如权利要求4所述的阵列基板，其特征在于，所述像素单元包括四个具有不同颜色且呈一字型排列的所述子像素单元；

所述第一数据线对应连接的所述子像素单元所在列为第m列，所述第二数据线对应连接的所述子像素单元所在列为第m+2+4n列；

其中，n≥0且为整数，m为正整数。

7.如权利要求1所述的阵列基板，其特征在于，所述连接部分位于所述走线区域内且沿着所述走线区域远离所述显示区域一侧的边缘设置；

所述常规部分平行于列方向设置。

8.如权利要求7所述的阵列基板，其特征在于，所述连接部分在所述阵列基板上的正投影的形状为弧形或台阶状。

9.如权利要求1-8任一项所述的阵列基板，其特征在于，所述显示区域包括开关晶体管；

在所述走线区域内，所述第一数据线的连接部分与所述开关晶体管中的栅极同材质且同层设置，所述第二数据线的连接部分与所述开关晶体管中的源极/漏极同材质且同层设置；

所述第一数据线的常规部分与所述第二数据线的常规部分均与所述开关晶体管中的源极/漏极同材质且同层设置。

10.一种显示装置，其特征在于，包括：液晶显示面板；

所述液晶显示面板包括：如权利要求1-9任一项所述的阵列基板、与所述阵列基板相对而置的对向基板、以及位于所述阵列基板和所述对向基板之间的液晶。

Images