CN108828859B - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN108828859B
CN108828859B CN201810549489.6A CN201810549489A CN108828859B CN 108828859 B CN108828859 B CN 108828859B CN 201810549489 A CN201810549489 A CN 201810549489A CN 108828859 B CN108828859 B CN 108828859B
Authority
CN
China
Prior art keywords
common electrode
thin film
array substrate
electrode
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810549489.6A
Other languages
English (en)
Other versions
CN108828859A (zh
Inventor
张晋春
张军
吴佳星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201810549489.6A priority Critical patent/CN108828859B/zh
Publication of CN108828859A publication Critical patent/CN108828859A/zh
Application granted granted Critical
Publication of CN108828859B publication Critical patent/CN108828859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明公开了一种阵列基板及其制作方法和显示装置。该阵列基板包括：衬底基板；位于衬底基板上的多个薄膜晶体管，多个薄膜晶体管排列成晶体管阵列；位于多个薄膜晶体管上方的多个像素电极，多个像素电极与多个薄膜晶体管的漏极电极分别相连接；以及采用互联结构彼此电连接的第一公共电极和第二公共电极。所述互连结构包括：互连区，位于所述第一公共电极和所述第二公共电极上方；第二过孔，将所述第二公共电极连接至所述互连区；以及第三过孔，将所述第一公共电极连接至所述互连区。第一公共电极与第二公共电极电连接可以提高公共电压的加载速度和改善公共电压的均匀性。

Description

阵列基板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板及其制作方法和显示装置。
背景技术
液晶显示装置利用像素电极和公共电极之间的电压差改变液晶分子的转动角度，从而改变背光透过时的透光率，实现灰阶显示。
图1示出根据现有技术的阵列基板的俯视图。如图1所示，阵列基板100包括在衬底基板101上堆叠的第一至第四金属层、半导体层、以及多个钝化层。第一金属层用于形成栅极线110，第二金属层用于形成源极线120、漏极线160和第二公共电极180，第三金属层用于形成第一公共电极170，第四金属层用于形成像素电极140。半导体层位于第一金属层和第二金属层之间，用于形成薄膜晶体管150的源区和漏区。薄膜晶体管150的栅极电极例如由第一金属层形成且与栅极线110彼此连接。薄膜晶体管150的源极电极和漏极电极例如由第二金属层形成，并且源极电极与源极线120连接，漏极电极经由第一过孔161连接至像素电极140。
像素电极140、第一公共电极170与第二公共电极180之间分别通过第二钝化层与第一钝化层彼此隔离。然而，在显示装置的尺寸变大的情形下，第一公共电极170的面积大且布线距离延长，因此使公共电极具有较大的电阻，导致公共电压不均匀和显示面板面内加载慢的问题。在阵列基板中，像素电极和公共电极形成在不同的层面上。由于公共电压不均匀，整个显示装置上显示的图像可能出现亮度不均匀的现象，导致图像显示质量变差。
在进一步改进的显示装置中，可以通过改善工艺、降低阻抗或者增加金属线做第二公共电极，减轻且解决显示面板面内加载慢、公共电压不均匀的技术问题。然而，通过改善工艺解决所述问题会使得工艺更复杂，且改善效果不显著。
期望进一步改进阵列基板的结构设计以提高图像加载速度和改善亮度均匀性。
发明内容
有鉴于此，本发明的目的在于提供一种阵列基板及其制作方法和显示装置，其中，将位于不同金属层的第一公共电极和第二公共电极彼此电连接以提高公共电压的加载速度和改善公共电压的均匀性。
根据本发明的第一方面，提供一种阵列基板，包括：衬底基板；位于衬底基板上的多个薄膜晶体管，所述多个薄膜晶体管排列成晶体管阵列，分别包括用于提供源区和漏区的半导体层、与所述半导体层中的源区和漏区分别接触的源极电极和漏极电极、位于所述半导体层下方的栅极电极、以及夹在所述半导体层和所述栅极电极之间的栅极绝缘层；位于所述多个薄膜晶体管上方的多个像素电极，所述多个像素电极与所述多个薄膜晶体管的漏极电极分别相连接；所述阵列基板还包括：采用互联结构彼此电连接的第一公共电极和第二公共电极，其中，所述互连结构包括：互连区，位于所述第一公共电极和所述第二公共电极上方；第二过孔，将所述第二公共电极连接至所述互连区；以及第三过孔，将所述第一公共电极连接至所述互连区。
优选地，所述阵列基板还包括：多条栅极线，分别与所述多个薄膜晶体管中相应行的薄膜晶体管的栅极电极电连接；多条源极线，分别与所述多个薄膜晶体管中相应列的薄膜晶体管的源极电极电连接；以及多个第一过孔，分别将所述多个薄膜晶体管的漏极电极与所述多个像素电极中的相应像素电极电连接。
优选地，所述阵列基板采用双栅极结构设计。
优选地，所述多个薄膜晶体管的栅极电极和所述多条栅极线由第一金属层形成；所述多个薄膜晶体管的源极电极和漏极电极以及所述多条源极线、所述第二公共电极由第二金属层形成；所述第一公共电极由第三金属层形成；以及所述多个像素电极和所述互连区由第四金属层形成，其中，所述第一至第四金属层依次堆叠在所述衬底基板上方。
优选地，所述阵列基板还包括：第一钝化层，将所述多个薄膜晶体管与所述第一公共电极彼此隔开；以及第二钝化层，将所述多个像素电极与所述第一公共电极彼此隔开，其中，所述第一过孔和所述第二过孔穿过所述第一钝化层和所述第二钝化层，所述第三过孔穿过所述第二钝化层。
优选地，所述第一公共电极为平整的片状形状，所述第二公共电极和所述源极线为线条形状并且彼此平行延伸。
优选地，所述互连区位于所述栅极线上方，所述互联区的面积小于所述栅极线的面积。
优选地，所述多个薄膜晶体管和所述多个像素电极中的相应像素电极组成多个像素单元，在至少一部分像素单元中形成所述互连结构。
根据本发明的另一方面，提供一种阵列基板的制作方法，包括：在衬底基板上方形成第一金属层，将所述第一金属层图案化形成栅极线以及与所述栅极线连接的栅极电极；在所述栅极电极上方形成栅极绝缘层；在所述栅极绝缘层上方形成半导体层；在所述半导体层上方形成第二金属层，将所述第二金属层图案化形成源极线、漏极线、第二公共电极以及与所述源极线连接源极电极、与所述漏极线连接的漏极电极，所述源极电极和所述漏极电极分别接触所述半导体层中的源区和漏区，所述源极线和所述第二公共电极为线条形状并且彼此平行延伸；在所述第二金属层上方形成第一钝化层，在所述第一钝化层上方形成第三金属层，将所述第三金属层图案化形成第一公共电极，所述第一公共电极为平整的片状形状，所述第一公共电极上形成多个第一过孔、多个第二过孔以及多个第三过孔；在所述第三金属层上方形成第二钝化层；在所述第二钝化层上方形成第四金属层，将所述第四金属层图案化形成像素电极以及位于所述像素电极之间表面的互联区，其中，所述多个第一过孔将所述漏极电极与所述像素电极电连接，所述多个第二过孔将所述第二公共电极电连接至所述互连区，所述多个第三过孔将所述第一公共电极电连接至所述互连区，所述互连区位于所述栅极线正上方，所述栅极线的面积不小于所述互联区的面积。
根据本发明的另一方面，提供一种显示装置，包括：上述的阵列基板；与所述阵列基板相对设置的彩色滤光基板；以及位于所述阵列基板和所述彩色滤光基板之间的液晶分子。
本发明实施例提供的阵列基板，将位于不同金属层的第一公共电极和第二公共电极彼此电连接，从而可以提高公共电压的加载速度。上述阵列基板中，薄膜晶体管的栅极电极和栅极线由第一金属层形成，薄膜晶体管的源极电极和漏极电极以及源极线、第二公共电极由第二金属层形成，第一公共电极由第三金属层形成，像素电极和互连区由第四金属层形成。该阵列基板虽然引入了互连结构，然而互连结构中的互连区与像素电极共用第四金属层，从而无需引入附加的金属层和附加的掩模。因此，该阵列基板的制造工艺与现有工艺兼容，未导致工艺步骤的复杂化，从而降低了制造成本。
在进一步优选的实施例中，第一公共电极和第二公共电极采用互连结构彼此电连接，互连结构中的互连区分布于像素电极之间的表面区域中并且位于栅极线正上方，互联区的面积小于栅极线的面积，从而保证该阵列基板的开口率仍然可以维持基本不变。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的阵列基板的俯视图。
图2示出根据本发明实施例的阵列基板的俯视图。
图3a和3b分别示出图2中的阵列基板沿着不同方向截取的截面图。
图4示出根据本发明实施例的阵列基板中第二公共电极与第一公共电极之间的过孔分布示意图。
图5示出根据本发明实施例的阵列基板制造方法的流程图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
在显示装置中，阵列基板200作为显示面板的一部分，与彩色滤光基板相对设置，并在二者之间容纳液晶分子。阵列基板200包括多个薄膜晶体管150组成的晶体管阵列，薄膜晶体管150的漏极电极连接至像素电极140，在像素电极和公共电极之间的电压差控制液晶分子的转动角度，从而改变背光的透光率，实现灰阶调制。彩色滤光基板包括采用彩色滤光片，使得经过灰阶调制的透射光产生颜色光，并且利用三原色原理产生彩色光。
图2示出根据本发明实施例的阵列基板的俯视图。
如图2所示，阵列基板200包括在衬底基板101上堆叠的第一至第四金属层、半导体层、以及用于多个钝化层。该衬底基板101例如由玻璃组成。
第一和第二金属层例如由金、银、铝、铜、镍或其任意合金组成，第三和第四金属层例如分别由氧化铟锡(ITO)组成。第一金属层用于形成栅极线110，第二金属层用于形成源极线120、漏极线160和第二公共电极180，第三金属层用于形成第一公共电极170，第四金属层用于形成像素电极140。
半导体层位于第一金属层和第二金属层之间，例如由非晶硅组成，用于形成薄膜晶体管150的源区和漏区。薄膜晶体管150的栅极电极151例如由第一金属层形成。该栅极电极151与半导体层之间由栅极绝缘层隔开。薄膜晶体管150的源极电极152和漏极电极153例如由第二金属层形成，漏极电极153经由第一过孔161连接至像素电极140。
阵列基板200还包括连接第一公共电极170和第二公共电极180的互连结构，包括第二过孔162、第三过孔163以及互联区141，第一公共电极170和第二公共电极180分别通过第三过孔163和第二过孔162连接至第四金属层形成的互联区141。
在该实施例中，像素电极140例如为具有多个开口的网格形状。第一公共电极170例如为平整的片状形状，大致占据整个有效显示区域，仅仅在第一过孔161、第二过孔162以及第三过孔163的相应位置形成开口，以允许薄膜晶体管150的漏极电极连接至像素电极140以及第一公共电极170和第二公共电极180连接至第四金属层形成的互连区141。源极线120和第二公共电极180例如为大致平行延伸的线条形状。栅极线110与源极线120大致垂直排列，像素电极140邻近栅极线110与源极线120的交叉位置。
作为示例，在图2中示出阵列基板200的一部分区域，该区域包括8个像素单元，每个像素单元包括一个薄膜晶体管150及其连接的像素电极140。该阵列基板200可以包括更多数量的像素单元，形成像素阵列。该阵列基板200的第四金属层不仅用于形成像素电极140，而且用于形成互连区141。在像素单元中，互连区141邻近像素电极140，互连区141位于栅极线110正上方，并且互联区141的面积小于栅极线110的面积，从而互联区并未占据像素单元的有效透光区域。如图2所示，本实施采用双栅极结构(dual gate)设计，在有效降低阵列基板的制造成本的同时，虽然形成附加的互连结构，但保证了该阵列基板的开口率仍然可以维持基本不变。
图3a示出图2中阵列基板沿着线AA截取的截面图。图3b示出图2中阵列基板沿着线BB截取的截面图。
如图3a和3b所示，薄膜晶体管150的栅极电极151由第一金属层形成，并且与栅极线110彼此连接。薄膜晶体管150的源极电极152和漏极电极153由第二金属层形成，并且源极电极152与源极线120连接，薄膜晶体管150的源区和漏区形成于半导体层154中，其中，源极电极152和漏极电极153分别接触源区和漏区。薄膜晶体管150的栅极电极151位于半导体层154下方，并且与半导体层154之间由栅极绝缘层102彼此隔开。
进一步地，第一钝化层103用于将薄膜晶体管150与第一公共电极170隔开，第二钝化层104用于隔开第一公共电极170和像素电极140，并且覆盖第一公共电极170。
第一过孔161穿过第一钝化层103和第二钝化层104，使得薄膜晶体管150的漏极电极153与像素电极140彼此电连接。
互连区141经由第二过孔162穿过第二钝化层104和第一钝化层103与第二公共电极180电连接，同时互连区141经由第三过孔163穿过第二钝化层104与第一公共电极170电连接。进一步实现了第二公共电极180与第一公共电极170电连接。
显示装置的驱动电路经由栅极线110提供栅极信号，经由源极线120提供灰阶信号，以及在第一公共电极170和第二公共电极180上提供公共电压信号。例如，该驱动电路提供的栅极信号经由栅极线110提供至薄膜晶体管150的栅极电极151，从而逐行选通多个像素单元的薄膜晶体管150。该驱动电路提供的灰阶信号经由源极线120提供至薄膜晶体管150的源极电极152，在薄膜晶体管150导通时进一步经由漏极电极153、第一过孔161提供至像素电极140。在像素电极140与第一公共电极170和第二公共电极180之间产生边缘电场，从而控制液晶分子的转动方向，以实现与灰阶信号相对应的透光率。
根据本发明实施例的阵列基板，在至少一部分像素单元中，第一公共电极170和第二公共电极180经由互连结构彼此电连接。该互连结构包括第二过孔162、第三过孔163和互连区141，从而增强了公共电压，提升了面板面内的加载速度。
图4示出根据本发明实施例的阵列基板中第一公共电极与第二公共电极之间的过孔分布示意图。如图4所示，本发明实施例的阵列基板，在现有像素架构基础上在第一公共电极板170和第二公共电极180所在平面上分别形成多个第三过孔163、第二过孔162。用于连接第一公共电极170和第二公共电极180的互连结构包括第二过孔162、第三过孔163和互连区141。至少在有效显示区域的一部分像素单元中形成该互连结构，使得第一公共电极170和第二公共电极180彼此电连接。该互连结构增强了公共电压，提升了面板面内的加载速度。
图5示出根据本发明实施例的阵列基板制造方法的流程图。如图5所示：
在步骤S01中，在衬底基板101上方形成第一金属层，以及将第一金属层图案化形成栅极线110。优选地，该步骤还可以在第一金属层中形成栅极电极151。
在步骤S02中，在栅极线110上方形成栅极绝缘层102。
在步骤S03中，在栅极绝缘层102上方形成半导体层154。该半导体层154例如由掺杂的非晶硅组成。
在步骤S04中，在半导体层154上方形成第二金属层，以及将第二金属层图案化形成源极线120、漏极线160和第二公共电极180。源极线120和第二公共电极180例如为大致平行延伸的线条形状。优选地，该步骤还可以在第二金属层中形成源极电极152和漏极电极153。源极电极152和漏极电极153分别接触半导体层154中的源区和漏区。进一步地，源极线120与薄膜晶体管150的源极电极152电连接，栅极线110与薄膜晶体管150的栅极电极151电连接。
在步骤S05中，在第一金属层和第二金属层上方形成第一钝化层103。在第一钝化层103上方形成第三金属层，以及将第三金属层图案化形成第一公共电极170。第一钝化层103将薄膜晶体管150与第一公共电极170彼此隔开。第一公共电极170例如为平整的片状形状，大致占据整个有效显示区域，仅仅在随后将形成第一过孔161、形成第二过孔162以及形成第三过孔163的相应位置形成开口。
在步骤S06中，在第三金属层上方形成第二钝化层104。
在步骤S07中，在第二钝化层104上方形成第四金属层，以及将第四金属层图案化形成像素电极140。第二钝化层104将第一公共电极170与像素电极140彼此隔开。优选地，还在第一钝化层103和第二钝化层104中形成开口，以及在开口中填充导电材料，从而形成第一过孔161、第二过孔162和第三过孔163。第一过孔161穿过第一钝化层103和第二钝化层104，将薄膜晶体管150的漏极153与像素电极140电连接。第二过孔162穿过第一钝化层103和第二钝化层104，将第二公共电极180与互连区141电连接，第三过孔163穿过第二钝化层104，将第一公共电极170与互连区141电连接。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种阵列基板，包括：
衬底基板；
位于衬底基板上的多个薄膜晶体管，所述多个薄膜晶体管排列成晶体管阵列，分别包括用于提供源区和漏区的半导体层、与所述半导体层中的源区和漏区分别接触的源极电极和漏极电极、位于所述半导体层下方的栅极电极、以及夹在所述半导体层和所述栅极电极之间的栅极绝缘层；
位于所述多个薄膜晶体管上方的多个像素电极，所述多个像素电极与所述多个薄膜晶体管的漏极电极分别相连接；
其特征在于，所述阵列基板还包括：
多条栅极线，分别与所述多个薄膜晶体管中相应行的薄膜晶体管的栅极电极电连接；
采用互连结构彼此电连接的第一公共电极和第二公共电极，
其中，所述互连结构包括：互连区，位于所述第一公共电极和所述第二公共电极上方；第二过孔，将所述第二公共电极连接至所述互连区；以及第三过孔，将所述第一公共电极连接至所述互连区，
所述互连区位于所述栅极线正上方，所述互连区的面积小于所述栅极线的面积。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：
多条源极线，分别与所述多个薄膜晶体管中相应列的薄膜晶体管的源极电极电连接；以及
多个第一过孔，分别将所述多个薄膜晶体管的漏极电极与所述多个像素电极中的相应像素电极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板采用双栅极结构设计。
4.根据权利要求2所述的阵列基板，其特征在于，
所述多个薄膜晶体管的栅极电极和所述多条栅极线由第一金属层形成；
所述多个薄膜晶体管的源极电极和漏极电极以及所述多条源极线、所述第二公共电极由第二金属层形成；
所述第一公共电极由第三金属层形成；以及
所述多个像素电极和所述互连区由第四金属层形成，
其中，所述第一至第四金属层依次堆叠在所述衬底基板上方。
5.根据权利要求2所述的阵列基板，其特征在于，还包括：
第一钝化层，将所述多个薄膜晶体管与所述第一公共电极彼此隔开；以及
第二钝化层，将所述多个像素电极与所述第一公共电极彼此隔开，
其中，所述第一过孔和所述第二过孔穿过所述第一钝化层和所述第二钝化层，所述第三过孔穿过所述第二钝化层。
6.根据权利要求2所述的阵列基板，其特征在于，所述第一公共电极为平整的片状形状，所述第二公共电极和所述源极线为线条形状并且彼此平行延伸。
7.根据权利要求2所述的阵列基板，其特征在于，所述多个薄膜晶体管和所述多个像素电极中的相应像素电极组成多个像素单元，在至少一部分像素单元中形成所述互连结构。
8.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上方形成第一金属层，将所述第一金属层图案化形成栅极线以及与所述栅极线连接的栅极电极；
在所述栅极电极上方形成栅极绝缘层；
在所述栅极绝缘层上方形成半导体层；
在所述半导体层上方形成第二金属层，将所述第二金属层图案化形成源极线、漏极线、第二公共电极以及与所述源极线连接源极电极、与所述漏极线连接的漏极电极，所述源极电极和所述漏极电极分别接触所述半导体层中的源区和漏区，所述源极线和所述第二公共电极为线条形状并且彼此平行延伸；
在所述第二金属层上方形成第一钝化层，在所述第一钝化层上方形成第三金属层，将所述第三金属层图案化形成第一公共电极，所述第一公共电极为平整的片状形状，所述第一公共电极上形成多个第一过孔、多个第二过孔以及多个第三过孔；
在所述第三金属层上方形成第二钝化层；
在所述第二钝化层上方形成第四金属层，将所述第四金属层图案化形成像素电极以及位于所述像素电极之间的互连区，
其中，所述多个第一过孔将所述漏极电极与所述像素电极电连接，所述多个第二过孔将所述第二公共电极电连接至所述互连区，所述多个第三过孔将所述第一公共电极电连接至所述互连区，所述互连区位于所述栅极线正上方，所述栅极线的面积不小于所述互连区的面积。
9.一种显示装置，其特征在于，包括：
根据权利要求1至7中任一项所述的阵列基板；
与所述阵列基板相对设置的彩色滤光基板；以及
位于所述阵列基板和所述彩色滤光基板之间的液晶分子。
CN201810549489.6A 2018-05-31 2018-05-31 阵列基板及其制作方法和显示装置 Active CN108828859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810549489.6A CN108828859B (zh) 2018-05-31 2018-05-31 阵列基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810549489.6A CN108828859B (zh) 2018-05-31 2018-05-31 阵列基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN108828859A CN108828859A (zh) 2018-11-16
CN108828859B true CN108828859B (zh) 2021-04-20

Family

ID=64146608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810549489.6A Active CN108828859B (zh) 2018-05-31 2018-05-31 阵列基板及其制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN108828859B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023432A (zh) * 2009-09-18 2011-04-20 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN103676385A (zh) * 2013-12-27 2014-03-26 深圳市华星光电技术有限公司 像素结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228313B (en) * 2003-11-21 2005-02-21 Hannstar Display Corp Pixel and repairing method thereof
TWI360711B (en) * 2008-05-23 2012-03-21 Au Optronics Corp Pixel structure of display panel and method of mak
KR101905757B1 (ko) * 2011-11-17 2018-10-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20160092466A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN104835782A (zh) * 2015-05-20 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN104916650B (zh) * 2015-06-18 2017-10-27 合肥鑫晟光电科技有限公司 一种双栅线阵列基板、显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023432A (zh) * 2009-09-18 2011-04-20 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN103676385A (zh) * 2013-12-27 2014-03-26 深圳市华星光电技术有限公司 像素结构

Also Published As

Publication number Publication date
CN108828859A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
US11249353B2 (en) Liquid crystal display
US20220406875A1 (en) Display substrate and display device
US8797491B2 (en) Display device having fanout wiring
US8035765B2 (en) TFT array substrate, LCD panel and liquid crystal display
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
KR101192073B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
WO2016206452A1 (zh) 一种阵列基板及其制作方法、显示面板、显示装置
KR101146444B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 제조방법
CN102566172A (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
JP6497876B2 (ja) 液晶表示パネル、及びその製造方法
KR100961960B1 (ko) 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법
US9971212B2 (en) Array substrate, liquid crystal display panel, and liquid crystal display
KR20020061891A (ko) 액정표장치용 어레이기판과 그 제조방법
CN104216182A (zh) 阵列基板及其制造方法和显示面板
US20120112199A1 (en) Thin film transistor array panel
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
US5508765A (en) Matrix-addressed type display device
US20210333968A1 (en) Array substrate and manufacturing method thereof, and display device
JP2016133811A (ja) 表示装置
WO2004017129A1 (en) Pixel array for display device and liquid crystal display
CN108828859B (zh) 阵列基板及其制作方法和显示装置
US20060102904A1 (en) Pixel structure and manufacturing method thereof
EP2856251A1 (en) Mask level reduction for mofet
US10042220B2 (en) Liquid-crystal display device
WO2018223433A1 (zh) 阵列基板、液晶显示面板及液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Applicant after: Kunshan Longteng Au Optronics Co

Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Applicant before: Kunshan Longteng Optronics Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant