CN108807629A - 一种发光二极管及制作方法 - Google Patents
一种发光二极管及制作方法 Download PDFInfo
- Publication number
- CN108807629A CN108807629A CN201810939754.1A CN201810939754A CN108807629A CN 108807629 A CN108807629 A CN 108807629A CN 201810939754 A CN201810939754 A CN 201810939754A CN 108807629 A CN108807629 A CN 108807629A
- Authority
- CN
- China
- Prior art keywords
- electrode
- groove
- layer
- current
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种发光二极管及制作方法，通过在钝化层上形成多个通孔，电流从第一电极注入，经过通孔结构传至电流扩展层，以增加横向电流扩展。并且，通过形成电流扩展凹槽，且将电流扩展凹槽的侧壁设置为波浪形，以增大出光面，增加纵向电流扩展，进而提高发光二极管的出光效率。并且，该发光二极管的制作方法简单。
Description
技术领域
本发明涉及发光二极管技术领域，更具体地说，涉及一种发光二极管及制作方法。
背景技术
随着科学技术的不断发展，各种各样的LED芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。
发光二极管(Light Emitting Diode，LED)具有效率高、能耗低、寿命长、无污染、体积小、色彩丰富等诸多优点，被广泛应用在照明、显示和背光等领域。
但是，目前发光二极管的出光效率低且制作方法繁琐。
发明内容
为解决上述问题，本发明提供了一种发光二极管及制作方法，该发光二极管出光效率高，且制作方法简单。
为实现上述目的，本发明提供如下技术方案：
一种发光二极管，其特征在于，包括：
衬底；
设置在所述衬底表面的外延层结构；所述外延层结构包括：在第一方向上依次设置的第一半导体层、发光层和第二半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
设置在所述外延层结构背离所述衬底一侧的电流扩展层；
贯穿所述电流扩展层、所述第二半导体层和所述发光层的电极凹槽和电流扩展凹槽，所述电流扩展凹槽的侧壁为波浪形；所述电流扩展凹槽与所述电极凹槽相通，且在所述第一方向上，所述电极凹槽的深度与所述电流扩展凹槽的深度相同；
设置在所述电流扩展层背离所述外延层结构一侧以及所述电极凹槽内以及所述电流扩展凹槽内的钝化层，所述钝化层上设置有多个阵列排布的通孔；
设置在所述钝化层背离所述电流扩展层一侧的第一电极，所述第一电极覆盖所述通孔；
设置在所述电极凹槽内的第二电极，所述第二电极覆盖所述通孔。
可选的，所述外延层结构还包括：设置在所述衬底和所述第一半导体层之间的缓冲层。
可选的，所述第一半导体层为N型半导体层。
可选的，所述第二半导体层为P型半导体层。
可选的，所述第一电极为金属电极，所述第二电极为金属电极。
可选的，所述第一电极的材料和所述第二电极的材料相同。
本发明还提供了一种发光二极管的制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层结构；所述外延层结构包括：在第一方向上依次设置的第一半导体层、发光层和第二半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
在所述外延层背离所述衬底的一侧形成透明导电层；
对所述透明导电层进行图案化处理，以形成电流扩展层；
刻蚀所述电流扩展层、所述第二半导体层和所述发光层，以暴露出所述第一半导体层，形成电极凹槽和电流扩展凹槽，所述电流扩展凹槽的侧壁为波浪形；所述电流扩展凹槽与所述电极凹槽相通，且在所述第一方向上，所述电极凹槽的深度与所述电流扩展凹槽的深度相同；
在所述电流扩展层背离所述外延层结构一侧以及所述电极凹槽内以及所述电流扩展凹槽内形成钝化层，所述钝化层上设置有多个阵列排布的通孔；
在所述钝化层背离所述电流扩展层的一侧形成第一电极，所述第一电极覆盖所述通孔；
在所述电极凹槽内形成第二电极，所述第二电极覆盖所述通孔。
可选的，所述制作方法还包括：
在所述衬底和所述第一半导体层之间形成缓冲层。
本发明还提供了一种发光二极管的制作方法，包括：
提供一衬底；
在所述衬底表面形成外延层结构；所述外延层结构包括：在第一方向上依次设置的第一半导体层、发光层和第二半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
刻蚀所述第二半导体层和所述发光层，以暴露出所述第一半导体层，形成电极凹槽和电流扩展凹槽，所述电流扩展凹槽的侧壁为波浪形；所述电流扩展凹槽与所述电极凹槽相通，且在所述第一方向上，所述电极凹槽的深度与所述电流扩展凹槽的深度相同；
在所述外延层背离所述衬底的一侧形成透明导电层；
对所述透明导电层进行图案化处理，以形成电流扩展层，所述电流扩展层具有与所述电流扩展凹槽和所述电极凹槽相同的凹槽结构；
在所述电流扩展层背离所述外延层结构一侧以及所述电极凹槽内以及所述电流扩展凹槽内形成钝化层，所述钝化层上设置有多个阵列排布的通孔；
在所述钝化层背离所述电流扩展层的一侧形成第一电极，所述第一电极覆盖所述通孔；
在所述电极凹槽内形成第二电极，所述第二电极覆盖所述通孔。
可选的，所述制作方法还包括：
在所述衬底和所述第一半导体层之间形成缓冲层。
通过上述描述可知，本发明提供的一种发光二极管通过设置波浪形的电流扩展凹槽，以增加发光二极管的纵向电流扩展，通过在钝化层上设置阵列排布的通孔，以增加发光二极管的横向电流扩展，进而极大程度的提高了发光二极管的出光效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的发光二极管的结构示意图；
图2为本发明实施例提供的发光二极管的另一结构示意图；
图3为本发明实施例提供的发光二极管的制作方法的流程示意图；
图4-图10为图3制作方法所对应的结构示意图；
图11为本发明实施例提供的发光二极管的制作方法的另一流程示意图；
图12-图18为图11制作方法所对应的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1和图2，图1为本发明实施例提供的发光二极管的结构示意图，图2为本发明实施例提供的发光二极管的另一结构示意图，所述发光二极管包括：
衬底11；
设置在所述衬底11表面的外延层结构12；所述外延层结构12包括：在第一方向上依次设置的第一半导体层14、发光层15和第二半导体层16，所述第一方向垂直于所述衬底11，且由所述衬底11指向所述外延层结构12；
设置在所述外延层结构12背离所述衬底11一侧的电流扩展层18；
贯穿所述电流扩展层18、所述第二半导体层16和所述发光层15的电极凹槽19和电流扩展凹槽191，所述电流扩展凹槽191的侧壁为波浪形；所述电流扩展凹槽191与所述电极凹槽19相通，且在所述第一方向上，所述电极凹槽19的深度与所述电流扩展凹槽191的深度相同；
设置在所述电流扩展层18背离所述外延层结构12一侧以及所述电极凹槽19内以及所述电流扩展凹槽191内的钝化层20，所述钝化层20上设置有多个阵列排布的通孔；
设置在所述钝化层20背离所述电流扩展层18一侧的第一电极22，所述第一电极22覆盖所述通孔；
设置在所述电极凹槽19内的第二电极23，所述第二电极23覆盖所述通孔。
在本实施例中，通过在钝化层20上形成多个通孔，电流从第一电极22注入，经过通孔结构传至电流扩展层18，以增加横向电流扩展。并且，通过形成电流扩展凹槽191，且将电流扩展凹槽191的侧壁设置为波浪形，以增大出光面，增加纵向电流扩展，进而提高发光二极管的出光效率。
进一步的，所述外延层结构12还包括：设置在所述衬底11和所述第一半导体层14之间的缓冲层13。
在本实施例中，通过设置缓冲层13可以降低外延层结构12的缺陷，提高发光二极管的性能。
进一步的，所述第一半导体层14为N型半导体层，所述第二半导体层16为P型半导体层。
进一步的，所述第一电极22为金属电极，所述第二电极23为金属电极。
可选的，所述第一电极22的材料和所述第二电极23的材料相同。
需要说明的是，所述波浪形电流扩展凹槽191中，相邻两个凹面之间的距离为8um-15um，例如，相邻两个凹面之间的距离为10um或12um或14um。
所述通孔的的直径为4um-10um，例如，所述通孔的直径为5um或7um或9um。
基于本发明上述实施例提供的发光二极管，在本发明另一实施例中，对其制作方法进行阐述。
如图3所示，所述制作方法包括：
S11：如图4所示，提供一衬底11；
在该步骤中，所述衬底11包括但不限定采用GaN衬底。
S12：如图5所示，在所述衬底11表面形成外延层结构12；所述外延层结构12包括：在第一方向上依次设置的第一半导体层14、发光层15和第二半导体层16，所述第一方向垂直于所述衬底11，且由所述衬底11指向所述外延层结构12；
在该步骤中，在所述衬底11和所述第一半导体层14之间还需要形成缓冲层13，缓冲层13可以降低外延层结构12的缺陷，提高发光二极管的性能。
所述第一半导体层14为N型半导体层，所述第二半导体层16为P型半导体层。
S13：如图6所示，在所述外延层12背离所述衬底11的一侧形成透明导电层17；
在该步骤中，包括但不限定采用E-GUN工艺或SPUTTER工艺沉积透明导电层，所述透明导电层17的材料为氧化铟锡材料。
需要说明的是，在沉积完所述透明导电层17之后，利用RTA(Rapid ThermalAnnealing，快速热退火)对透明导电层17进行退火以降低氧化铟锡透明导电层与P型半导体层的接触电阻。
S14：如图7所示，对所述透明导电层17进行图案化处理，以形成电流扩展层18；
在该步骤中，采用掩膜、光刻等工艺手段，将图形转移到透明导电层17上，通过刻蚀工艺对其进行选择性刻蚀，进而形成电流扩展层18。
需要说明的是，在该步骤中，对透明导电层17的选择性刻蚀并不作限定。
S15：如图2和图8所示，刻蚀所述电流扩展层18、所述第二半导体层16和所述发光层15，以暴露出所述第一半导体层14，形成电极凹槽19和电流扩展凹槽191，所述电流扩展凹槽191的侧壁为波浪形；所述电流扩展凹槽191与所述电极凹槽19相通，且在所述第一方向上，所述电极凹槽19的深度与所述电流扩展凹槽191的深度相同；
在该步骤中，采用干法ICP(Inductively Coupled Plasma，电感耦合等离子体)刻蚀所述电流扩展层18、所述第二半导体层16和所述发光层15，以暴露出所述第一半导体层14，形成电极凹槽19和电流扩展凹槽191，所述电流扩展凹槽191的侧壁为波浪形；所述电流扩展凹槽191与所述电极凹槽19相通，且在所述第一方向上，所述电极凹槽19的深度与所述电流扩展凹槽191的深度相同。
通过形成电流扩展凹槽191，且将电流扩展凹槽191的侧壁设置为波浪形，以增大出光面，增加纵向电流扩展。
需要说明的是，所述波浪形电流扩展凹槽中，相邻两个凹面之间的距离为8um-15um，例如，相邻两个凹面之间的距离为10um或12um或14um。
S16：如图9所示，在所述电流扩展层18背离所述外延层结构12一侧以及所述电极凹槽19内以及所述电流扩展凹槽191内形成钝化层20，所述钝化层20上设置有多个阵列排布的通孔21；
在该步骤中，采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)沉积所述钝化层20。
采用掩膜、光刻等工艺手段，将图形转移到钝化层20上，通过BOE湿法刻蚀进行选择性刻蚀，形成多个阵列排布的通孔21，该通孔21位于第一电极下面，且第二电极下面也具有通孔结构。
需要说明的是，所述通孔21的的直径为4um-10um，例如，所述通孔21的直径为5um或7um或9um。
S17：如图10所示，在所述钝化层20背离所述电流扩展层18的一侧形成第一电极22，所述第一电极22覆盖所述通孔21；
在该步骤中，采用掩膜、光刻等工艺手段，形成第一电极图案，结合Metal Sputter或Metal Egun，制作出所述第一电极22，所述第一电极22下方覆盖所述通孔21，电流从第一电极22注入，经过通孔21结构传至电流扩展层18，以增加横向电流扩展。
S18：如图1所示，在所述电极凹槽19内形成第二电极23，所述第二电极23覆盖所述通孔。
在该步骤中，采用掩膜、光刻等工艺手段，形成第二电极图案，结合Metal Sputter或Metal Egun，制作出所述第二电极23，所述第二电极23下方也覆盖所述通孔21。
需要说明的是，所述第一电极22和所述第二电极23将所述通孔全覆盖。
当所述第一电极22和所述第二电极23制作完成后，对其进行退火处理，最终通过减薄、切割、测试及分选等形成发光二极管。
在本实施例中，仅仅只通过三道光刻完成，分别为电流扩展层的制作、电流扩展凹槽的制作以及通孔的制作，极大程度的降低了发光二极管的制作方法。
基于本发明上述实施例提供的发光二极管，在本发明另一实施例中，对其另一制作方法进行阐述。
如图11所示，所述制作方法包括：
S21：如图12所示，提供一衬底11；
在该步骤中，所述衬底11包括但不限定采用GaN衬底。
S22：如图13所示，在所述衬底11表面形成外延层结构12；所述外延层结构12包括：在第一方向上依次设置的第一半导体层14、发光层15和第二半导体层16，所述第一方向垂直于所述衬底11，且由所述衬底11指向所述外延层结构12；
在该步骤中，在所述衬底11和所述第一半导体层14之间还需要形成缓冲层13，缓冲层13可以降低外延层结构12的缺陷，提高发光二极管的性能。
所述第一半导体层14为N型半导体层，所述第二半导体层16为P型半导体层。
S23：如图2和图14所示，刻蚀所述第二半导体层16和所述发光层15，以暴露出所述第一半导体层14，形成电极凹槽19和电流扩展凹槽191，所述电流扩展凹槽191的侧壁为波浪形；所述电流扩展凹槽191与所述电极凹槽19相通，且在所述第一方向上，所述电极凹槽19的深度与所述电流扩展凹槽191的深度相同；
在该步骤中，采用干法ICP(Inductively Coupled Plasma，电感耦合等离子体)刻蚀所述第二半导体层16和所述发光层15，以暴露出所述第一半导体层14，形成电极凹槽19和电流扩展凹槽191，所述电流扩展凹槽191的侧壁为波浪形；所述电流扩展凹槽191与所述电极凹槽19相通，且在所述第一方向上，所述电极凹槽19的深度与所述电流扩展凹槽191的深度相同。
通过形成电流扩展凹槽191，且将电流扩展凹槽191的侧壁设置为波浪形，以增大出光面，增加纵向电流扩展。
需要说明的是，所述波浪形电流扩展凹槽中，相邻两个凹面之间的距离为8um-15um，例如，相邻两个凹面之间的距离为10um或12um或14um。
S24：如图15所示，在所述外延层12背离所述衬底11的一侧形成透明导电层17；
在该步骤中，包括但不限定采用E-GUN工艺或SPUTTER工艺沉积透明导电层17，所述透明导电层17的材料为氧化铟锡材料。
需要说明的是，在沉积完所述透明导电层17之后，利用RTA(Rapid ThermalAnnealing，快速热退火)对透明导电层17进行退火以降低氧化铟锡透明导电层17与P型半导体层16的接触电阻。
S25：如图16所示，对所述透明导电层17进行图案化处理，以形成电流扩展层18，所述电流扩展层18具有与所述电流扩展凹槽191和所述电极凹槽19相同的凹槽结构；
在该步骤中，采用掩膜、光刻等工艺手段，将图形转移到透明导电层17上，通过刻蚀工艺对其进行选择性刻蚀，进而形成电流扩展层18。
需要说明的是，在该步骤中，对透明导电层17的选择性刻蚀并不作限定。
需要说明的是，所述电流扩展层18具有与所述电流扩展凹槽191和所述电极凹槽19相同的凹槽结构。
S26：如图17所示，在所述电流扩展层18背离所述外延层结构12一侧以及所述电极凹槽19内以及所述电流扩展凹槽191内形成钝化层20，所述钝化层20上设置有多个阵列排布的通孔21；
在该步骤中，采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)沉积所述钝化层20。
采用掩膜、光刻等工艺手段，将图形转移到钝化层20上，通过BOE湿法刻蚀进行选择性刻蚀，形成多个阵列排布的通孔21，该通孔21位于第一电极下面，且第二电极下面也具有通孔结构。
需要说明的是，所述通孔21的的直径为4um-10um，例如，所述通孔21的直径为5um或7um或9um。
S27：如图18所示，在所述钝化层20背离所述电流扩展层18的一侧形成第一电极22，所述第一电极22覆盖所述通孔21；
在该步骤中，采用掩膜、光刻等工艺手段，形成第一电极图案，结合Metal Sputter或Metal Egun，制作出所述第一电极22，所述第一电极22下方覆盖所述通孔21，电流从第一电极22注入，经过通孔21结构传至电流扩展层18，以增加横向电流扩展。
S28：如图1所示，在所述电极凹槽19内形成第二电极23，所述第二电极23覆盖所述通孔21。
在该步骤中，采用掩膜、光刻等工艺手段，形成第二电极图案，结合Metal Sputter或Metal Egun，制作出所述第二电极23，所述第二电极23下方也覆盖所述通孔21。
需要说明的是，所述第一电极22和所述第二电极23将所述通孔21全覆盖。
当所述第一电极22和所述第二电极23制作完成后，对其进行退火处理，最终通过减薄、切割、测试及分选等形成发光二极管。
在本实施例中，仅仅只通过四道光刻完成，分别为外延层电流扩展凹槽的制作、电流扩展层的制作、电流扩展层上电流扩展凹槽的制作以及通孔的制作，通过将外延层和所述电流扩展层分别进行刻蚀形成电流扩展凹槽，可以提高发光二极管的性能，同样也极大程度的降低了发光二极管的制作方法。
以上对本发明所提供的一种发光二极管及制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种发光二极管，其特征在于，包括：
衬底；
设置在所述衬底表面的外延层结构；所述外延层结构包括：在第一方向上依次设置的第一半导体层、发光层和第二半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
设置在所述外延层结构背离所述衬底一侧的电流扩展层；
贯穿所述电流扩展层、所述第二半导体层和所述发光层的电极凹槽和电流扩展凹槽，所述电流扩展凹槽的侧壁为波浪形；所述电流扩展凹槽与所述电极凹槽相通，且在所述第一方向上，所述电极凹槽的深度与所述电流扩展凹槽的深度相同；
设置在所述电流扩展层背离所述外延层结构一侧以及所述电极凹槽内以及所述电流扩展凹槽内的钝化层，所述钝化层上设置有多个阵列排布的通孔；
设置在所述钝化层背离所述电流扩展层一侧的第一电极，所述第一电极覆盖所述通孔；
设置在所述电极凹槽内的第二电极，所述第二电极覆盖所述通孔。
2.根据权利要求1所述的发光二极管，其特征在于，所述外延层结构还包括：设置在所述衬底和所述第一半导体层之间的缓冲层。
3.根据权利要求1所述的发光二极管，其特征在于，所述第一半导体层为N型半导体层。
4.根据权利要求1所述的发光二极管，其特征在于，所述第二半导体层为P型半导体层。
5.根据权利要求1所述的发光二极管，其特征在于，所述第一电极为金属电极，所述第二电极为金属电极。
6.根据权利要求1所述的发光二极管，其特征在于，所述第一电极的材料和所述第二电极的材料相同。
7.一种发光二极管的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底表面形成外延层结构；所述外延层结构包括：在第一方向上依次设置的第一半导体层、发光层和第二半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
在所述外延层背离所述衬底的一侧形成透明导电层；
对所述透明导电层进行图案化处理，以形成电流扩展层；
刻蚀所述电流扩展层、所述第二半导体层和所述发光层，以暴露出所述第一半导体层，形成电极凹槽和电流扩展凹槽，所述电流扩展凹槽的侧壁为波浪形；所述电流扩展凹槽与所述电极凹槽相通，且在所述第一方向上，所述电极凹槽的深度与所述电流扩展凹槽的深度相同；
在所述电流扩展层背离所述外延层结构一侧以及所述电极凹槽内以及所述电流扩展凹槽内形成钝化层，所述钝化层上设置有多个阵列排布的通孔；
在所述钝化层背离所述电流扩展层的一侧形成第一电极，所述第一电极覆盖所述通孔；
在所述电极凹槽内形成第二电极，所述第二电极覆盖所述通孔。
8.根据权利要求7所述的制作方法，其特征在于，所述制作方法还包括：
在所述衬底和所述第一半导体层之间形成缓冲层。
9.一种发光二极管的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底表面形成外延层结构；所述外延层结构包括：在第一方向上依次设置的第一半导体层、发光层和第二半导体层，所述第一方向垂直于所述衬底，且由所述衬底指向所述外延层结构；
刻蚀所述第二半导体层和所述发光层，以暴露出所述第一半导体层，形成电极凹槽和电流扩展凹槽，所述电流扩展凹槽的侧壁为波浪形；所述电流扩展凹槽与所述电极凹槽相通，且在所述第一方向上，所述电极凹槽的深度与所述电流扩展凹槽的深度相同；
在所述外延层背离所述衬底的一侧形成透明导电层；
对所述透明导电层进行图案化处理，以形成电流扩展层，所述电流扩展层具有与所述电流扩展凹槽和所述电极凹槽相同的凹槽结构；
在所述电流扩展层背离所述外延层结构一侧以及所述电极凹槽内以及所述电流扩展凹槽内形成钝化层，所述钝化层上设置有多个阵列排布的通孔；
在所述钝化层背离所述电流扩展层的一侧形成第一电极，所述第一电极覆盖所述通孔；
在所述电极凹槽内形成第二电极，所述第二电极覆盖所述通孔。
10.根据权利要求9所述的制作方法，其特征在于，所述制作方法还包括：
在所述衬底和所述第一半导体层之间形成缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810939754.1A CN108807629B (zh) | 2018-08-17 | 2018-08-17 | 一种发光二极管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810939754.1A CN108807629B (zh) | 2018-08-17 | 2018-08-17 | 一种发光二极管及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807629A true CN108807629A (zh) | 2018-11-13 |
| CN108807629B CN108807629B (zh) | 2020-11-24 |
Family
ID=64080327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810939754.1A Active CN108807629B (zh) | 2018-08-17 | 2018-08-17 | 一种发光二极管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807629B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201804902U (zh) * | 2010-05-18 | 2011-04-20 | 武汉迪源光电科技有限公司 | 一种大功率发光二极管电极 |
| CN201812849U (zh) * | 2010-09-03 | 2011-04-27 | 湘能华磊光电股份有限公司 | 一种led芯片的电极结构及包含其的led芯片结构 |
| US20180102460A1 (en) * | 2013-05-17 | 2018-04-12 | Nichia Corporation | Semiconductor light emitting element and method of manufacturing the same |
| CN207265085U (zh) * | 2017-10-16 | 2018-04-20 | 厦门市三安光电科技有限公司 | 发光二极管 |
| US20180153007A1 (en) * | 2015-06-05 | 2018-05-31 | Seoul Viosys Co., Ltd | Light emitting diode |
-
2018
- 2018-08-17 CN CN201810939754.1A patent/CN108807629B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201804902U (zh) * | 2010-05-18 | 2011-04-20 | 武汉迪源光电科技有限公司 | 一种大功率发光二极管电极 |
| CN201812849U (zh) * | 2010-09-03 | 2011-04-27 | 湘能华磊光电股份有限公司 | 一种led芯片的电极结构及包含其的led芯片结构 |
| US20180102460A1 (en) * | 2013-05-17 | 2018-04-12 | Nichia Corporation | Semiconductor light emitting element and method of manufacturing the same |
| US20180153007A1 (en) * | 2015-06-05 | 2018-05-31 | Seoul Viosys Co., Ltd | Light emitting diode |
| CN207265085U (zh) * | 2017-10-16 | 2018-04-20 | 厦门市三安光电科技有限公司 | 发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807629B (zh) | 2020-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110073894A1 (en) | Light-emitting diode and method for manufacturing the same | |
| CN104505446B (zh) | 出光效率高散热性能好的倒装led芯片及其制备方法 | |
| CN107808914A (zh) | 一种发光二极管及其制作方法 | |
| CN105720156B (zh) | 一种发光二极管及其制作方法 | |
| CN106549031B (zh) | 一种基于体GaN材料的单片集成器件及其制备方法 | |
| CN103236474A (zh) | 任意切割式高压led器件的制作方法 | |
| CN104134734A (zh) | 一种出光效率高的倒装led芯片、及其led器件和制备方法 | |
| CN103219352A (zh) | 阵列式结构的led组合芯片及其制作方法 | |
| CN111063778A (zh) | 一种发光二极管结构 | |
| CN101257072B (zh) | 一种立体式空间分布电极的发光二极管及其制造方法 | |
| CN105720155A (zh) | 一种发光二极管led及其制作方法 | |
| CN102856454B (zh) | Led磊晶结构 | |
| CN103094442A (zh) | 一种氮化物发光二极管及其制备方法 | |
| CN107863432B (zh) | 一种提升led性能的led制备方法以及led芯片 | |
| CN105374917A (zh) | 发光二极管及其制作方法 | |
| CN101908594A (zh) | 一种反极性AlGaInP红光LED芯片电流扩展的制作方法 | |
| CN108807629A (zh) | 一种发光二极管及制作方法 | |
| CN103137800B (zh) | 一种发光二极管制作方法 | |
| CN103137795A (zh) | 一种GaN基发光二极管芯片晶胞的制备方法 | |
| CN204289502U (zh) | 出光效率高散热性能好的倒装led芯片 | |
| CN110176470A (zh) | 一种高压发光二极管及其制作方法 | |
| CN113555480A (zh) | 一种具有侧壁异形电极结构的led芯片 | |
| CN103682021A (zh) | 金属电极具有阵列型微结构的发光二极管及其制造方法 | |
| CN111063779A (zh) | 一种发光二极管结构制备方法及其用途 | |
| CN104300057A (zh) | 一种高亮度GaN发光二极管器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |