CN108780394B - 用于转换编码格式的硬件装置和方法 - Google Patents

用于转换编码格式的硬件装置和方法 Download PDF

Info

Publication number
CN108780394B
CN108780394B CN201580085056.4A CN201580085056A CN108780394B CN 108780394 B CN108780394 B CN 108780394B CN 201580085056 A CN201580085056 A CN 201580085056A CN 108780394 B CN108780394 B CN 108780394B
Authority
CN
China
Prior art keywords
operand
format
instruction
encoding format
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580085056.4A
Other languages
English (en)
Other versions
CN108780394A (zh
Inventor
Y·Y·罗本
D·Y·索科洛夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108780394A publication Critical patent/CN108780394A/zh
Application granted granted Critical
Publication of CN108780394B publication Critical patent/CN108780394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30109—Register structure having multiple operands in a single register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
    • G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Abstract

描述了与转换编码格式相关的方法和装置。在一个实施例中，一种硬件处理器包括：解码电路，用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及执行电路，用于执行所述指令以：将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式；将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中；将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中；并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。

Description

用于转换编码格式的硬件装置和方法
技术领域
本公开总体上涉及电子设备，并且更具体地，本公开的实施例涉及用于转换编码格式的硬件处理器。
背景技术
一个或一组处理器执行来自指令集、例如指令集架构(instruction setarchitecture，ISA)的指令。所述指令集是与编程相关的计算机架构的一部分，并且通常包括本机数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置、以及外部输入和输出(I/O)。应当注意的是，本文中的术语指令可以指宏指令，例如，提供给处理器以供执行的指令，或者是指微指令，例如，由处理器的解码器对宏指令进行解码而产生的指令。
附图说明
本公开是通过示例的方式来说明的，并且不限于各个附图的图示，在附图中，相同的附图标记表示类似的元件，并且在附图中：
图1展示了根据本公开的实施例的硬件处理器。
图2展示了根据本公开的实施例的用于解码和执行编码格式转换指令的硬件处理器。
图3展示了根据本公开的实施例的编码格式转换指令的格式。
图4展示了根据本公开的实施例的编码格式转换操作的伪代码。
图5展示了根据本公开的实施例的对两个编码格式转换指令的执行
图6展示了根据本公开的实施例的编码格式转换操作的流程图。
图7展示了根据本公开的实施例的流程图。
图8A是展示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。
图8B是展示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。
图9A是展示根据本公开的实施例的图8A和图8B中的通用向量友好指令格式的字段的框图。
图9B是展示根据本公开的一个实施例的构成完整操作码字段的具有图9A中的专用向量友好指令格式的字段的框图。
图9C是展示根据本公开的一个实施例的构成寄存器索引字段的具有图9A中的专用向量友好指令格式的字段的框图。
图9D是展示根据本公开的一个实施例的构成扩充操作字段850的具有图9A中的专用向量友好指令格式的字段的框图。
图10是根据本公开一个实施例的寄存器架构的框图
图11A是展示根据本公开的各实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。
图11B是示出根据本公开的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。
图12A是根据本公开的实施例的单个处理器核以及它至管芯上互连网络的连接及其二级(L2)高速缓存的本地子集的框图。
图12B是根据本公开的实施例的图12A中的处理器核的一部分的展开图。
图13是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器的框图。
图14是根据本公开的一个实施例的系统的框图。
图15是根据本公开的实施例的更具体的示例性系统的框图。
图16示出了根据本公开的实施例的第二更具体的示例性系统的框图。
图17示出了根据本公开的实施例的芯片上系统(SoC)的框图。
图18是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。
具体实施方式
在下面的描述中，阐述了许多具体细节。然而，应当理解，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，没有详细示出众所周知的电路、结构和技术，以避免模糊对本说明书的理解。
在说明书中提到“一个实施例”、“实施例”、“示例实施例”等表明所描述的实施例可以包括特定特征、结构、或特性，但每一个实施例可能不一定包括所述特定特征、结构、或特性。而且，此类短语不一定指相同的实施例。另外，当结合实施例来描述特定特征、结构或特性时，应理解，无论是否予以显式地描述，结合其他实施例来实行此特征、结构或特性在本领域的技术人员的知识范围内。
(例如，具有一个或多个核的)(例如，硬件)处理器可以执行一个或多个指令(例如，指令线程)以对数据进行操作，例如以执行算术功能、逻辑功能、或其他功能。例如，软件可以请求操作，并且硬件处理器(例如，其一个或多个核)可以响应于所述请求执行所述操作。数据可以采用第一格式，并且操作可以将第一格式转换成第二格式。例如，数据集(例如，数据流)可以是多个字符，例如，包括字母、数字、标点符号、以及空格。字符在一起可以形成语言的字，而字在一起(例如，连同空格和标点符号)可以形成句子，句子可以形成段落等。在计算中，字符(例如，文本)可以被形成为字符串。
在计算中，每个字符可以被编码到(例如一字节、两字节、三字节、或四字节)代码值(例如，位模式)中。作为一个示例，统一码是对以世界上的书写系统(例如，语言)中的许多书写系统表达的字符(例如，文本)的一致编码、表示和处理的计算行业标准。编码格式的一个示例是使用一到四字节代码值(例如，8位、16位、24位、或32位)来表示每个字符(例如，代码点)的统一码变换格式8(Unicode Transformation Format 8，UTF-8)。编码格式的另一个示例是使用一个或两个十六位代码值(16位或32位)来表示每个字符(例如，代码点)的统一码变换格式16(Unicode Transformation Format 16，UTF-16)。编码格式的另一个示例是使用一个三十二位代码值(32位)来表示每个字符(例如，代码点)的统一码变换格式32(Unicode Transformation Format 32，UTF-32)。
应用、例如在服务器上运行的应用可能花费大量时间来将字符(例如，文本数据)从一种编码格式转换成另一种编码格式。在一个实施例中，使用通用汇编指令将一种编码格式转换成另一种编码格式可能导致在代码值的每个字节上花费多个(例如，五个或更多个)处理器(例如，中央处理单元(CPU))周期。这可能导致例如在解析可扩展标记语言(Extensible Markup Language，XML)数据时需要大量时间和能量来处理字符(例如，代码值)。例如，一种编码格式(例如，UTF-8)可以被用作网页的编码格式(例如，超文本标记语言(HyperText Markup Language，HTML)和XML)，并且另一种编码格式(例如，UTF-16)可以被用作采用用于处理网页的(多种)编程语言(例如，Java、PHP、.Net、Python等)的字符数据的编码格式。因此，例如在服务器和客户端上可能经常使用这两种不同编码格式之间的转换。
本文中的某些实施例涉及用于从一种编码格式转换成第二(不同的)编码格式的硬件处理器和方法。本文中的某些实施例涉及用于(例如，解码和)执行单个指令的硬件处理器和方法，所述指令用于例如同时将多个字节(例如，16字节、32字节、或64字节)的(例如，数据流中的)字符代码值的从一种编码格式转换成第二(不同的)编码格式。本文中的某些实施例涉及用于(例如，解码和)执行单个编码格式转换指令的硬件处理器和方法，所述编码格式转换指令用于例如同时地将向量(例如，16字节、32字节、或64字节的字符代码值)的多个元素(例如，8、16、24、或32位代码值)从第一编码格式转换成第二编码格式。
现在转到附图，图1展示了根据本公开的实施例的硬件处理器100。所描绘的硬件处理器100包括硬件解码电路102，所述硬件解码电路用于对指令进行解码，例如，用于将(例如，字符的)代码值从一种编码格式转换成第二(不同的)编码格式的指令。可以例如在转换之前将代码值(例如，值的数据流)存储在数据存储设备110(例如，源存储设备114)中和/或一个或多个(例如，管芯上)寄存器106(例如，源寄存器109)中(例如，从其中访问所述代码值)。所描绘的硬件执行电路104用于执行经解码指令，例如，用于将(例如，字符的)代码值从一种编码格式转换成第二(不同的)编码格式。在一个实施例中，数据流是多个(例如，高速缓存)数据行(例如，代码值)。可以利用指向(例如，待存储或加载)数据的指针。在某些实施例中，可以以向量格式来存储代码值，例如，使得每个元素都是一个字节。可以将向量格式数据存储在向量寄存器中和/或作为向量而存储在存储器(例如，数据存储设备110)中。在一个实施例中，向量中的每个元素都存储一个字节、两个字节、三个字节、或四个字节的数据。
硬件处理器100包括到数据存储设备110的耦合(例如，连接)。数据存储设备110可以是硬件处理器(例如，系统存储器)的本地存储器。数据存储设备110(例如，目的地存储设备112和源存储设备114中一者或两者)可以是与硬件处理器分离的存储器，例如，服务器的存储器。在一个实施例中，源存储设备114处于服务器中，和/或目的地存储设备112是硬件处理器100客户端的本地存储设备。硬件处理器100可以利用以下各项中的一项、全部、或任何组合：寄存器106和数据存储设备110。
注意，本文中的附图可能未描绘所有数据通信连接。本领域的普通技术人员将理解，这是为了不模糊附图中的某些细节。注意，附图中的双头箭头可能不需要双向通信，例如，其可能指示(例如，来往于该组件或设备的)单向通信。在本文中的某些实施例中，可以利用通信路径的任何或全部组合。
可以对数据流(例如，输入数据流)执行转换操作。可以将数据流提供在尺寸比整个数据流更小(例如，不同)的块中，例如，其中，更小的块(例如，行)被提供直到对整个数据流执行所述操作。有状态数据流可以使其(例如，在其对应缓冲器中的)每个数据子集以其完整且原始的顺序提交(例如，对进行操作)。例如，无状态数据流的每个数据子集(例如，块)都可以作为其自己的独立工作而被转换。可以例如在转换之前将经转换的代码值存储在数据存储设备110(例如，目的地存储设备112)中和/或一个或多个(例如，管芯上)寄存器106(例如，目的地寄存器108)中
图2展示了根据本公开的实施例的用于解码和执行编码格式转换指令201的硬件处理器200。所描绘的指令201(例如，单个指令)被解码电路202解码(例如，解码成微指令和/或微操作)，并且经解码的指令由执行单元204执行。可以将待由指令201转换的数据存储在寄存器206(例如，源寄存器209)和/或数据存储设备210(例如，源存储设备214的块)中。可以将从第一编码格式转换成第二编码格式的数据加载(例如，输出)到寄存器206(例如，目的地寄存器208)和/或数据存储设备210(例如，目的地存储器212的块)中。
图3展示了根据本公开的实施例的编码格式转换指令的格式。指令格式300可以包括以下各项中的一项或多项：操作码字段、状态(例如，寄存器状态)操作数字段、目的地操作数字段、源操作数字段、以及控制操作数字段。在一个实施例中，第一操作码指示从第一编码格式(例如，UTF-8)到第二编码格式(例如，UTF-16)的转换，并且第二不同的操作码指示从第二编码格式(UTF-16)到第二编码格式(UTF-8)的转换。在一个实施例中，单个操作码指示第一编码格式(例如，UTF-8)与第二编码格式(UTF-16)之间的转换，并且该指令的字段指示源编码格式和目的地编码格式。字段(例如，操作数)可以是立即值或非立即值，例如，包含所述值(或指向所述值的指针)的寄存器或包含所述值(或指向所述值的指针)的存储元素的地址。在一个实施例中，指令、例如操作码或其他字段指示所述指令的处理器模式(例如，16位、32位、或64位)。
状态操作数可以存储(例如，或存储包含以下信息的寄存器的地址)以下各项中的一项或多项：转换的所生成结果长度以及用于继续数据流处理的(例如，同一操作码类型的)随后指令的转变状态。转变状态可以包括(例如，由处理器设置的)流完成指示，所述指示表明正被指令转换的代码值(例如，元素)是数据流中的最后几个代码值(例如，元素)，例如使得完成特定转换工作(例如，所述转换工作可以包括执行多个编码格式转换指令)。在一个实施例中，流完成指示被设置表明在此状态下(例如，转换操作还未开始转换还未完成的字符)停止转换是有效的。在一个实施例中，流完成指示是状态操作数中的设置标记(例如，位)，例如，状态操作数(例如，寄存器)位(例如，[0:0])，如果对数据流(例如，序列)的转换未完成，则其被设置为1，并且如果对数据流(例如，序列)的转换完成，则其被设置为0。在一个实施例中，状态操作数、例如状态寄存器(例如，状态寄存器位[7:1])包括采用目的地编码格式的代码值的总长度，例如，写入到目的地操作数中的目的地编码格式字的数量(例如，输出长度)。在一个实施例中，状态操作数、例如状态寄存器(例如，状态寄存器位[47:8])包括不以正在被所述指令转换的代码值结束的代码值(例如，元素)，例如，不完整源序列(例如，长达5个字节)。状态操作数可以包含不以最后处理的源字结尾的源流尾部。在一个实施例中，状态操作数(例如，字段)将上述条目中的一个或多个存储在(例如，通用)寄存器中，例如，由控制操作数(例如，控制立即操作数imm8)的某些(例如，3:0)位指定的寄存器。
在一个实施例中，源操作数包括多个字节的代码值(例如，其中一个代码值可以是多个字节)(例如，指定包括所述多个字节的代码值的寄存器)。在一个实施例中，目的地操作数包括用于存储经转换代码值的存储设备(例如，其中一个经转换代码值可以是多个字节)的多个字节(例如，指定包括所述多个字节的存储设备的寄存器)。在一个实施例中，源操作数和/或目的地操作数可以是指向存储器的指针，并且对指令的执行可以根据转换操作分别消耗和输出了多少存储器而使所述指针提前。
在一个实施例中，控制操作数控制编码格式转换指令如何操作。在一个实施例中，控制操作数是立即值(例如，8位立即值)。控制操作数可以包括以下各项中的一项或多项(例如，以下各项中的一项或多项的指示)：转变状态指定符(例如，控制位[3:0])，用于指定(例如，16个)可用(例如，通用(64位))寄存器(例如，rax、rbx、rcx、...、r15)中存储转变状态、例如用于执行(例如，同一操作码类型的)随后指令的一个寄存器的位置；验证指示符(例如，控制位[4:4])，例如被设置为1以使(例如，完整的)验证被执行(例如，使得无效编码格式序列产生标记的位值(例如，进位标记(carry flag，CF)被设置为1))，以及被设置为0以使验证不被执行或者使最低限度的验证被执行(例如，并且使代码值被指令处理并且使损坏代码值不被处理，例如，它们被视为是缺少的)的位值；字节序格式指示符，用于指示源和/或目的地采用小字节序格式还是大字节序格式，例如，控制位(例如，控制位[5:5])，如果所述指令的结果将采用小字节序(LE)，则其被设置为0，并且如果所述指令的结果将采用大字节序(BE)，则其被设置为0；以及有状态指示符，例如，用于指示来自有状态流的不完整代码值序列将不被所述指令转换，例如，直到代码值序列完整。另外地或可替代地，控制操作数可以包括用于使处理器执行以下操作中的一项或多项的一个或多个位：检查源和目的地限制；验证(例如，检查非法序列、设置最短编码格式代码值、检查代理代码点、将编码格式之一设置为经修改UTF-8等)；允许或不允许读取不完整代码值或序列(例如，无状态或有状态读取，例如，使用有状态指示符)以便不分离(例如，采用经修改UTF-8的)所输出代理对；错误处置(例如，恢复和/或报告)；以及生成(例如，ICU全球化库的)字符偏移量。
指令格式310、320、330、和340包括8位立即控制操作数。在其他实施例中，控制操作数可以是任何尺寸。寄存器可以是32位、64位、128位、256位、512位等寄存器。(例如，由编码格式转换指令访问的)存储器块可以具有任何尺寸，例如，64位、128位、256位、512位等。
所描绘的指令格式310具有u8u16操作码，所述操作码用于指示UTF-8编码格式到UTF-16编码格式的转换，例如用于存储经转换代码值的作为目的地操作数的寄存器或存储器地址，以及寄存器源操作数。
所描绘的指令格式320具有u8u16操作码，所述操作码用于指示UTF-8编码格式到UTF-16编码格式的转换，例如存储待转换的代码值的作为源操作数的寄存器或存储器地址，以及寄存器目的地操作数。
所描绘的指令格式330具有u16u8操作码，所述操作码用于指示UTF-16编码格式到UTF-8编码格式的转换，例如用于存储经转换代码值的作为目的地操作数的寄存器或存储器地址，以及寄存器源操作数。
所描绘的指令格式340具有u16u8操作码，所述操作码用于指示UTF-16编码格式到UTF-8编码格式的转换，例如存储待转换的代码值的作为源操作数的寄存器或存储器地址，以及寄存器目的地操作数。
可以由处理器例如在执行编码格式转换指令之前设置上述操作数和/或字段中的一个或多个。
在一个实施例中，基于控制操作数(例如，控制标志)，执行编码格式转换指令的硬件处理器将从源操作数到目的地操作数的代码值的第一编码格式解码成第二编码格式(例如，从UTF-8和UTF-16中的一种至到UTF-8和UTF-16中的另一种)，并且然后可以改变随后编码格式转换指令的状态。在一个实施例中，执行所述指令使得如果发现验证错误，则设置标记(例如，进位标记(CF))。在一个实施例中，在控制操作数(例如，控制标志)中指定状态寄存器(rax、rbx、rcx,…)。在某些实施例中，执行编码格式转换指令可以引起以下操作中的一项或多项：(例如，根据目的地操作数和状态操作数)计算下一(例如，存储器地址)目的地；检查可用源空间是否足够大以从中读取某一数量的字节(例如，N个字节)(例如，N＝16、32、…、等)；检查可用目的地空间是否足够大以写入这N个输入字节的具有最大结果长度(例如32、64、…、等)的经解码输出；以及报告错误，例如，具有错误细节或不具有错误细节(例如，其中，然后使用软件来确定错误细节)。例如，一个编码格式转换指令是“u8u16ymm256dest,m128src,imm8control(r64state)(u8u16ymm256dest,m128src,imm8控制(r64状态))”并且如此仅可以读取源(src)的下半字(128位)，并且在这种转换下，输出最多可以产生全字(256位)，并且因此，256位寄存器可以用于目的地。在一个实施例中，当所有源字节都是ASCII代码值时，则存在16字节的UTF-8(16字节＝128位)并且被转换成16个UTF-16(128位x 2＝256位)。
图4展示了根据本公开的实施例的编码格式转换操作的伪代码400。伪代码400的行05包括编码格式转换指令。在一个实施例中，伪代码400可以被用于(例如，作为内循环)转换代码值的数据流。
图5展示了根据本公开的实施例的对两个编码格式转换指令510和520的执行。块500包括两个存储器行，所述存储器行在源向量word00(字00)和word16(字16)中包括多个元素。本领域的技术人员可以认识到，这些是短语(Естьтолькодве...)(但不包括括号)的俄语字母，所述短语被翻译成英文(There are only two…(仅存在两个…))。注意，此处的控制操作数位值010010意味着第5位位置(以右侧的位位置0开始)值0指示小字节序，第4位位置值0指示要执行验证操作，并且位[3:0]中的值2指示状态操作数被存储在寄存器rcx(其中，r2映射到rcx)中。
图6展示了根据本公开的实施例的编码格式转换操作的流程图600。所描绘的实施例具有开始601，并且然后其检查是否存在更多数据(例如，存在于数据流中的更多代码值(或代码值的部分))要处理602(例如，转换)。如果不存在更多数据，则流程603可以以转变为无数据而结束(例如，结束)。如果存在更多数据要处理，则所述数据可以被加载到(例如，源)寄存器中604，并且然后可以对源寄存器中的数据(例如，加载(或紧缩)到向量寄存器的元素中的代码值)执行606编码格式转换指令。然后可以使用来自源寄存器的经转换数据来更新608目的地寄存器。在一个实施例中，可以检查状态寄存器以发现任何错误610。如果不存在错误，则所述流程可以循环回到检查是否存在更多数据(例如，同一数据流的更多数据)要处理602。如果存在错误，则可以执行程序、例如上一迭代的软件实施方式以发现确切错误612。
图7展示了根据本公开的实施例的流程图700。所描绘的流程700包括：对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码702；以及执行所述指令以便：将来自源向量操作数的采用第一编码格式的元素转换成第二编码格式；将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中；将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中；并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示704。
在一个实施例中，一种硬件处理器包括：解码电路，用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及执行电路，用于执行所述指令以便：将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式；将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中；将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中；并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。所述第一编码格式可以是UTF-8字符编码和UTF-16字符编码中的一种，并且所述第二编码格式可以是UTF-8字符编码和UTF-16字符编码中的另一种。所述执行电路可以执行所述指令以便：检测来自所述源向量操作数的多元素序列中的一个或多个元素，其中，所述多元素序列不在所述源向量操作数内结束，并且不将来自所述源向量操作数的所述多元素序列中采用所述第一编码格式的所述一个或多个元素转换成所述第二编码格式。所述执行电路可以执行所述指令以将来自所述源向量操作数的所述多元素序列中的所述一个或多个元素存储在所述状态操作数中。所述执行电路可以执行所述指令以读取所述控制操作数的字节序格式指示符，从而确定采用所述第二编码格式的所述元素何时(例如，如何)将以大字节序格式和小字节序格式之一存储在所述目的地向量操作数中。所述执行电路可以执行所述指令以读取所述控制操作数的验证指示符，从而确定何时引起对采用所述第一编码格式和所述第二编码格式的所述元素执行验证操作。所述执行电路可以执行所述指令以读取所述控制操作数的有状态指示符，从而确定何时将来自所述源向量操作数的采用所述第一编码格式的所述元素的不完整序列转换成所述第二编码格式。所述控制操作数可以包括用于存储所述状态操作数的寄存器的地址。
在另一个实施例中，一种方法包括：对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及执行所述指令以便：将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式；将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中；将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中；并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。所述第一编码格式可以是UTF-8字符编码和UTF-16字符编码中的一种，并且所述第二编码格式可以是UTF-8字符编码和UTF-16字符编码中的另一种。所述方法可以包括：检测来自所述源向量操作数的多元素序列中的一个或多个元素，其中，所述多元素序列不在所述源向量操作数内结束；以及不将来自所述源向量操作数的所述多元素序列中采用所述第一编码格式的所述一个或多个元素转换成所述第二编码格式。所述方法可以包括：将来自所述源向量操作数的所述多元素序列中的所述一个或多个元素存储在所述状态操作数中。所述方法可以包括：读取所述控制操作数的字节序格式指示符，从而确定采用所述第二编码格式的所述元素何时将以大字节序格式和小字节序格式之一存储在所述目的地向量操作数中。所述方法可以包括：读取所述控制操作数的验证指示符，从而确定何时引起对采用所述第一编码格式和所述第二编码格式的所述元素执行验证操作。所述方法可以包括：读取所述控制操作数的有状态指示符，从而确定何时将来自所述源向量操作数的采用所述第一编码格式的所述元素的不完整序列转换成所述第二编码格式。所述控制操作数可以包括用于存储所述状态操作数的寄存器的地址。
在又另一个实施例中，一种非暂态机器可读介质，存储有代码，所述代码当被机器执行时使所述机器执行包括以下操作的方法：对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及执行所述指令以便：将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式；将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中；将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中；并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。所述第一编码格式可以是UTF-8字符编码和UTF-16字符编码中的一种，并且所述第二编码格式可以是UTF-8字符编码和UTF-16字符编码中的另一种。所述方法可以包括：检测来自所述源向量操作数的多元素序列中的一个或多个元素，其中，所述多元素序列不在所述源向量操作数内结束；以及不将来自所述源向量操作数的所述多元素序列中采用所述第一编码格式的所述一个或多个元素转换成所述第二编码格式。所述方法可以包括：将来自所述源向量操作数的所述多元素序列中的所述一个或多个元素存储在所述状态操作数中。所述方法可以包括：读取所述控制操作数的字节序格式指示符，从而确定采用所述第二编码格式的所述元素何时将以大字节序格式和小字节序格式之一存储在所述目的地向量操作数中。所述方法可以包括：读取所述控制操作数的验证指示符，从而确定何时引起对采用所述第一编码格式和所述第二编码格式的所述元素执行验证操作。所述方法可以包括：读取所述控制操作数的有状态指示符，从而确定何时将来自所述源向量操作数的采用所述第一编码格式的所述元素的不完整序列转换成所述第二编码格式。所述控制操作数可以包括用于存储所述状态操作数的寄存器的地址。
在另一个实施例中，一种硬件处理器包括：用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码的装置；以及用于执行所述指令以实现以下操作的装置：将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式；将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中；将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中；并且当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。
在又另一个实施例中，一种装置包括存储有代码的数据存储设备，所述代码当被硬件处理器执行时使所述硬件处理器执行本文中公开的任何方法。装置可以是如在详细说明中所描述的装置。方法可以是如在详细说明中所描述的方法。
指令集可包括一种或多种指令格式。给定的指令格式可定义各种字段(例如，位的数量、位的位置)以指定将要执行的操作(例如，操作码)以及将对其执行该操作的(多个)操作数和/或(多个)其他数据字段(例如，掩码)，等等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，可将给定指令格式的指令模板定义为具有该指令格式的字段(所包括的字段通常按照相同顺序，但是至少一些字段具有不同的位的位置，因为较少的字段被包括)的不同子集，和/或定义为具有以不同方式进行解释的给定字段。由此，ISA的每一条指令使用给定的指令格式(并且如果经定义，则按照该指令格式的指令模板中的给定的一个指令模板)来表达，并包括用于指定操作和操作数的字段。例如，示例性ADD(加法)指令具有特定的操作码和指令格式，该特定的指令格式包括用于指定该操作码的操作码字段和用于选择操作数(源1/目的地以及源2)的操作数字段；并且该ADD指令在指令流中出现将使得在操作数字段中具有选择特定操作数的特定的内容。已经推出和/或发布了被称为高级向量扩展(AVX)(AVX1和AVX2)和利用向量扩展(VEX)编码方案的SIMD扩展集(参见例如2015年9月的64和IA-32架构软件开发者手册；并且参见2015年8月的/>架构指令集扩展编程参考)。
示例性指令格式
本文中所描述的(多条)指令的实施例能以不同的格式体现。另外，在下文中详述示例性系统、架构和流水线。(多条)指令的实施例可在此类系统、架构和流水线上执行，但是不限于详述的那些系统、架构和流水线。
通用向量友好指令格式
向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但是替代实施例仅使用通过向量友好指令格式的向量操作。
图8A-图8B是展示根据本公开的实施例的通用向量友好指令格式及其指令模板的框图。图8A是展示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图；而图8B是展示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。具体地，针对通用向量友好指令格式800定义A类和B类指令模板，这两者都包括无存储器访问805的指令模板和存储器访问820的指令模板。在向量友好指令格式的上下文中的术语“通用”是指不束缚于任何特定指令集的指令格式。
尽管将描述其中向量友好指令格式支持以下情况的本公开的实施例：64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节向量由16个双字尺寸的元素组成，或者替代地由8个四字尺寸的元素组成)；64字节向量操作数长度(或尺寸)与16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺寸)；但是替代实施例可支持更大、更小和/或不同的向量操作数尺寸(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
图8A中的A类指令模板包括：1)在无存储器访问805的指令模板内，示出无存储器访问的完全舍入控制型操作810的指令模板、以及无存储器访问的数据变换型操作815的指令模板；以及2)在存储器访问820的指令模板内，示出存储器访问的时效性825的指令模板和存储器访问的非时效性830的指令模板。图8B中的B类指令模板包括：1)在无存储器访问805的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作812的指令模板以及无存储器访问的写掩码控制的vsize型操作817的指令模板；以及2)在存储器访问820的指令模板内，示出存储器访问的写掩码控制827的指令模板。
通用向量友好指令格式800包括以下列出的按照在图8A-8B中展示的顺序的如下字段。
格式字段840——该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
基础操作字段842——其内容区分不同的基础操作。
寄存器索引字段844——其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、16x128、32x1024、64x1024)个寄存器堆中选择N个寄存器。尽管在一个实施例中N可多达三个源寄存器和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器(例如，可支持多达两个源，其中这些源中的一个源还用作目的地；可支持多达三个源，其中这些源中的一个源还用作目的地；可支持多达两个源和一个目的地)。
修饰符(modifier)字段846——其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访问805的指令模板与存储器访问820的指令模板之间进行区分。存储器访问操作读取和/或写入到存储器层次(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。
扩充操作字段850——其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在本公开的一个实施例中，该字段被分成类字段868、α字段852和β字段854。扩充操作字段850允许在单条指令而非2条、3条或4条指令中执行多组共同的操作。
比例字段860——其内容允许用于存储器地址生成(例如，用于使用(2比例*索引+基址)的地址生成)的索引字段的内容的按比例缩放。
位移字段862A——其内容用作存储器地址生成的一部分(例如，用于使用(2比例*索引+基址+位移)的地址生成)。
位移因数字段862B(注意，位移字段862A直接在位移因数字段862B上的并置指示使用一个或另一个)——其内容用作地址生成的一部分；它指定将按比例缩放存储器访问的尺寸(N)的位移因数——其中N是存储器访问中的字节数量(例如，用于使用(2比例*索引+基址+按比例缩放的位移)的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(N)以生成将在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段874(稍后在本文中描述)和数据操纵字段854C确定。位移字段862A和位移因数字段862B不用于无存储器访问805的指令模板和/或不同的实施例可实现这两者中的仅一个或不实现这两者中的任一个，在这个意义上，位移字段862A和位移因数字段862B是任选的。
数据元素宽度字段864——其内容区分将使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令；在其他实施例中只用于指令中的一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上，该字段是任选的。
写掩码字段870——其内容逐数据元素位置地控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩蔽，而B类指令模板支持合并-写掩蔽和归零-写掩蔽两者。当合并时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间保护目的地中的任何元素集免于更新；在另一实施例中，保持其中对应掩码位具有0的目的地的每一元素的旧值。相反，当归零时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间使目的地中的任何元素集归零；在一个实施例中，目的地的元素在对应掩码位具有0值时被设为0。该功能的子集是控制正被执行的操作的向量长度的能力(即，从第一个到最后一个正被修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段870允许部分向量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段870的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此，写掩码字段870的内容间接地标识要执行的掩蔽)的本公开的实施例，但是替代实施例替代地或附加地允许掩码写字段870的内容直接指定要执行的掩蔽。
立即数字段872——其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上，该字段是任选的。
类字段868——其内容在不同类的指令之间进行区分。参考图8A-图8B，该字段的内容在A类和B类指令之间进行选择。在图8A-图8B中，圆角方形用于指示特定的值存在于字段中(例如，在图8A-图8B中分别用于类字段868的A类868A和B类868B)。
A类指令模板
在A类非存储器访问805的指令模板的情况下，α字段852被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作810和无存储器访问的数据变换型操作815的指令模板分别指定舍入852A.1和数据变换852A.2)的RS字段852A，而β字段854区分要执行所指定类型的操作中的哪一种。在无存储器访问805的指令模板中，比例字段860、位移字段862A和位移比例字段862B不存在。
无存储器访问的指令模板——完全舍入控制型操作
在无存储器访问的完全舍入控制型操作810的指令模板中，β字段854被解释为其(多个)内容提供静态舍入的舍入控制字段854A。尽管在本公开的所述实施例中舍入控制字段854A包括抑制所有浮点异常(SAE)字段856和舍入操作控制字段858，但是替代实施例可支持这两个概念，可将这两个概念编码为同一字段，或仅具有这些概念/字段中的一个或另一个(例如，可仅具有舍入操作控制字段858)。
SAE字段856——其内容区分是否禁用异常事件报告；当SAE字段856的内容指示启用抑制时，给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序。
舍入操作控制字段858——其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段858允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段850的内容覆盖(override)该寄存器值。
无存储器访问的指令模板－数据变换型操作
在无存储器访问的数据变换型操作815的指令模板中，β字段854被解释为数据变换字段854B，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、混合、广播)。
在A类存储器访问820的指令模板的情况下，α字段852被解释为驱逐提示字段852B，其内容区分要使用驱逐提示中的哪一个(在图8A中，对于存储器访问时效性825的指令模板和存储器访问非时效性830的指令模板分别指定时效性的852B.1和非时效性的852B.2)，而β字段854被解释为数据操纵字段854C，其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换以及目的地的向下转换)。存储器访问820的指令模板包括比例字段860，并任选地包括位移字段862A或位移比例字段862B。
向量存储器指令使用转换支持来执行来自存储器的向量加载以及向存储器的向量存储。如同寻常的向量指令，向量存储器指令以数据元素式的方式从/向存储器传输数据，其中实际被传输的元素由被选为写掩码的向量掩码的内容规定。
存储器访问的指令模板——时效性的
时效性的数据是可能足够快地被重新使用以从高速缓存操作受益的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。
存储器访问的指令模板——非时效性的
非时效性的数据是不太可能足够快地被重新使用以从第一级高速缓存中的高速缓存操作受益且应当被给予驱逐优先级的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。
B类指令模板
在B类指令模板的情况下，α字段852被解释为写掩码控制(Z)字段852C，其内容区分由写掩码字段870控制的写掩蔽应当是合并还是归零。
在B类非存储器访问805的指令模板的情况下，β字段854的一部分被解释为RL字段857A，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作812的指令模板和无存储器访问的写掩码控制VSIZE型操作817的指令模板分别指定舍入857A.1和向量长度(VSIZE)857A.2)，而β字段854的其余部分区分要执行所指定类型的操作中的哪一种。在无存储器访问805的指令模板中，比例字段860、位移字段862A和位移比例字段862B不存在。
在无存储器访问的写掩码控制部分舍入控制型操作810的指令模板中，β字段854的其余部分被解释为舍入操作字段859A，并且禁用异常事件报告(给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序)。
舍入操作控制字段859A——正如舍入操作控制字段858，其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段859A允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段850的内容覆盖该寄存器值。
在无存储器访问的写掩码控制VSIZE型操作817的指令模板中，β字段854的其余部分被解释为向量长度字段859B，其内容区分要执行多个数据向量长度中的哪一个(例如，128字节、256字节或512字节)。
在B类存储器访问820的指令模板的情况下，β字段854的一部分被解释为广播字段857B，其内容区分是否要执行广播型数据操纵操作，而β字段854的其余部分被解释为向量长度字段859B。存储器访问820的指令模板包括比例字段860，并任选地包括位移字段862A或位移比例字段862B。
针对通用向量友好指令格式800，示出完整操作码字段874包括格式字段840、基础操作字段842和数据元素宽度字段864。尽管示出了其中完整操作码字段874包括所有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段874包括少于所有的这些字段。完整操作码字段874提供操作代码(操作码)。
扩充操作字段850、数据元素宽度字段864和写掩码字段870允许逐指令地以通用向量友好指令格式指定这些特征。
写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
在A类和B类内出现的各种指令模板在不同的情形下是有益的。在本公开的一些实施例中，不同处理器或处理器内的不同核可支持仅A类、仅B类、或者可支持这两类。举例而言，旨在用于通用计算的高性能通用乱序核可仅支持B类，旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持A类，并且旨在用于通用计算和图形和/或科学(吞吐量)计算两者的核可支持A类和B类两者(当然，具有来自这两类的模板和指令的一些混合、但是并非来自这两类的所有模板和指令的核在本公开的范围内)。同样，单个处理器可包括多个核，这多个核全部都支持相同的类，或者其中不同的核支持不同的类。举例而言，在具有单独的图形核和通用核的处理器中，图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持A类，而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持B类的乱序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持A类又支持B类的一个或多个通用有序或乱序核。当然，在本公开的不同实施例中，来自一类的特征也可在其他类中实现。将使以高级语言编写的程序成为(例如，及时编译或静态编译)各种不同的可执行形式，这些可执行形式包括：1)仅具有由用于执行的目标处理器支持的(多个)类的指令的形式；或者2)具有替代例程并具有控制流代码的形式，该替代例程使用所有类的指令的不同组合来编写，该控制流代码选择这些例程以基于由当前正在执行代码的处理器支持的指令来执行。
示例性专用向量友好指令格式
图9是展示根据本公开的实施例的示例性专用向量友好指令格式的框图。图9示出专用向量友好指令格式900，其指定各字段的位置、尺寸、解释和次序、以及那些字段中的一些字段的值，在这个意义上，该专用向量友好指令格式900是专用的。专用向量友好指令格式900可用于扩展x86指令集，并且由此字段中的一些字段与如在现有的x86指令集及其扩展(例如，AVX)中所使用的那些字段类似或相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、MOD R/M字段、SIB字段、位移字段和立即数字段一致。展示来自图8的字段，来自图9的字段映射到来自图8的字段。
应当理解，虽然出于说明的目的在通用向量友好指令格式800的上下文中参考专用向量友好指令格式900描述了本公开的实施例，但是本公开不限于专用向量友好指令格式900，除非另有声明。例如，通用向量友好指令格式800构想了各种字段的各种可能的尺寸，而专用向量友好指令格式900示出为具有特定尺寸的字段。作为具体示例，尽管在专用向量友好指令格式900中数据元素宽度字段864被展示为一位字段，但是本公开不限于此(即，通用向量友好指令格式800构想数据元素宽度字段864的其他尺寸)。
通用向量友好指令格式800包括以下列出的按照图9A中展示的顺序的如下字段。
EVEX前缀(字节0-3)902——以四字节形式进行编码。
格式字段840(EVEX字节0，位[7:0])——第一字节(EVEX字节0)是格式字段840，并且它包含0x62(在本公开的一个实施例中，为用于区分向量友好指令格式的唯一值)。
第二－第四字节(EVEX字节1-3)包括提供专用能力的多个位字段。
REX字段905(EVEX字节1，位[7-5])——由EVEX.R位字段(EVEX字节1，位[7]–R)、EVEX.X位字段(EVEX字节1，位[6]–X)以及(857BEX字节1，位[5]–B)组成。EVEX.R、EVEX.X和EVEX.B位字段提供与对应的VEX位字段相同的功能，并且使用1补码的形式进行编码，即ZMM0被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx和bbb)进行编码，由此可通过增加EVEX.R、EVEX.X和EVEX.B来形成Rrrr、Xxxx和Bbbb。
REX’字段810——这是REX’字段810的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节1，位[4]–R’)。在本公开的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与BOUND指令进行区分，该BOUND指令的实操作码字节是62，但是在MOD R/M字段(在下文中描述)中不接受MOD字段中的值11；本公开的替代实施例不以反转的格式存储该指示的位以及以下其他指示的位。值1用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.R’、EVEX.R以及来自其他字段的其他RRR来形成R’Rrrr。
操作码映射字段915(EVEX字节1，位[3:0]–mmmm)——其内容对隐含的前导操作码字节(0F、0F 38或0F 3)进行编码。
数据元素宽度字段864(EVEX字节2，位[7]–W)——由记号EVEX.W表示。EVEX.W用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
EVEX.vvvv 920(EVEX字节2，位[6:3]-vvvv)——EVEX.vvvv的作用可包括如下：1)EVEX.vvvv对以反转(1补码)形式指定的第一源寄存器操作数进行编码，并且对具有两个或更多个源操作数的指令有效；2)EVEX.vvvv对针对特定向量位移以1补码的形式指定的目的地寄存器操作数进行编码；或者3)EVEX.vvvv不对任何操作数进行编码，该字段被预留，并且应当包含1111b。由此，EVEX.vvvv字段920对以反转(1补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的EVEX位字段用于将指定符尺寸扩展到32个寄存器。
EVEX.U 868类字段(EVEX字节2，位[2]-U)——如果EVEX.U＝0，则它指示A类或EVEX.U0；如果EVEX.U＝1，则它指示B类或EVEX.U1。
前缀编码字段925(EVEX字节2，位[1:0]-pp)——提供了用于基础操作字段的附加位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有压缩SIMD前缀的益处(EVEX前缀仅需要2位，而不是需要字节来表达SIMD前缀)。在一个实施例中，为了支持使用以传统格式和以EVEX前缀格式两者的SIMD前缀(66H、F2H、F3H)的传统SSE指令，将这些传统SIMD前缀编码成SIMD前缀编码字段；并且在运行时在被提供给解码器的PLA之前被扩展成传统SIMD前缀(因此，在无需修改的情况下，PLA既可执行传统格式的这些传统指令又可执行EVEX格式的这些传统指令)。虽然较新的指令可将EVEX前缀编码字段的内容直接用作操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定的不同含义。替代实施例可重新设计PLA以支持2位SIMD前缀编码，并且由此不需要扩展。
α字段852(EVEX字节3，位[7]–EH，也称为EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制、以及EVEX.N；也以α展示)——如先前所述，该字段是针对上下文的。
β字段854(EVEX字节3，位[6:4]-SSS，也称为EVEX.s2-0、EVEX.r2-0、EVEX.rr1、EVEX.LL0、EVEX.LLB，还以βββ展示)——如前所述，此字段是针对上下文的。
REX’字段810——这是REX’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.V’位字段(EVEX字节3，位[3]–V’)。该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.V’、EVEX.vvvv来形成V’VVVV。
写掩码字段870(EVEX字节3，位[2:0]-kkk)——其内容指定写掩码寄存器中的寄存器的索引，如先前所述。在本公开的一个实施例中，特定值EVEX.kkk＝000具有暗示没有写掩码用于特定指令的特殊行为(这能以各种方式实现，包括使用硬连线到所有对象的写掩码或绕过掩蔽硬件的硬件来实现)。
实操作码字段930(字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
MOD R/M字段940(字节5)包括MOD字段942、Reg字段944和R/M字段946。如先前所述的，MOD字段942的内容将存储器访问操作和非存储器访问操作区分开。Reg字段944的作用可被归结为两种情形：对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展，并且不用于对任何指令操作数进行编码。R/M字段946的作用可包括如下：对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
比例、索引、基址(SIB)字节(字节6)——如先前所述的，比例字段850的内容用于存储器地址生成。SIB.xxx 954和SIB.bbb 956——先前已经针对寄存器索引Xxxx和Bbbb提及了这些字段的内容。
位移字段862A(字节7-10)——当MOD字段942包含10时，字节7-10是位移字段862A，并且它与传统32位位移(disp32)一样地工作，并且以字节粒度工作。
位移因数字段862B(字节7)——当MOD字段942包含01时，字节7是位移因数字段862B。该字段的位置与以字节粒度工作的传统x86指令集8位位移(disp8)的位置相同。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移之间寻址；在64字节高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32；然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段862B是disp8的重新解释；当使用位移因数字段862B时，通过将位移因数字段的内容乘以存储器操作数访问的尺寸(N)来确定实际位移。该类型的位移被称为disp8*N。这减小了平均指令长度(单个字节用于位移，但具有大得多的范围)。此类经压缩的位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移的冗余低阶位不需要被编码。换句话说，位移因数字段862B替代传统x86指令集8位位移。由此，位移因数字段862B以与x86指令集8位位移相同的方式被编码(因此，在ModRM/SIB编码规则中没有变化)，唯一的不同在于，将disp8超载至disp8*N。换句话说，在编码规则或编码长度方面没有变化，而仅在有硬件对位移值的解释方面有变化(这需要将位移按比例缩放存储器操作数的尺寸以获得字节式地址偏移)。立即数字段872如先前所述地操作。
完整操作码字段
图9B是展示根据本公开的一个实施例的构成完整操作码字段874的具有专用向量友好指令格式900的字段的框图。具体地，完整操作码字段874包括格式字段840、基础操作字段842和数据元素宽度(W)字段864。基础操作字段842包括前缀编码字段925、操作码映射字段915和实操作码字段930。
寄存器索引字段
图9C是展示根据本公开的一个实施例的构成寄存器索引字段844的具有专用向量友好指令格式900的字段的框图。具体地，寄存器索引字段844包括REX字段905、REX’字段910、MODR/M.reg字段944、MODR/M.r/m字段946、VVVV字段920、xxx字段954和bbb字段956。
扩充操作字段
图9D是展示根据本公开的一个实施例的构成扩充操作字段850的具有专用向量友好指令格式900的字段的框图。当类(U)字段868包含0时，它表明EVEX.U0(A类868A)；当它包含1时，它表明EVEX.U1(B类868B)。当U＝0且MOD字段942包含11(表明无存储器访问操作)时，α字段852(EVEX字节3，位[7]–EH)被解释为rs字段852A。当rs字段852A包含1(舍入852A.1)时，β字段854(EVEX字节3，位[6:4]–SSS)被解释为舍入控制字段854A。舍入控制字段854A包括一位SAE字段856和两位舍入操作字段858。当rs字段852A包含0(数据变换852A.2)时，β字段854(EVEX字节3，位[6:4]–SSS)被解释为三位数据变换字段854B。当U＝0且MOD字段942包含00、01或10(表明存储器访问操作)时，α字段852(EVEX字节3，位[7]–EH)被解释为驱逐提示(EH)字段852B，并且β字段854(EVEX字节3，位[6:4]–SSS)被解释为三位数据操纵字段854C。
当U＝1时，α字段852(EVEX字节3，位[7]–EH)被解释为写掩码控制(Z)字段852C。当U＝1且MOD字段942包含11(表明无存储器访问操作)时，β字段854的一部分(EVEX字节3，位[4]–S0)被解释为RL字段857A；当它包含1(舍入857A.1)时，β字段854的其余部分(EVEX字节3，位[6-5]–S2-1)被解释为舍入操作字段859A，而当RL字段857A包含0(VSIZE857.A2)时，β字段854的其余部分(EVEX字节3，位[6-5]-S2-1)被解释为向量长度字段859B(EVEX字节3，位[6-5]–L1-0)。当U＝1且MOD字段942包含00、01或10(表明存储器访问操作)时，β字段854(EVEX字节3，位[6:4]–SSS)被解释为向量长度字段859B(EVEX字节3，位[6-5]–L1-0)和广播字段857B(EVEX字节3，位[4]–B)。
示例性寄存器架构
图10是根据本公开的一个实施例的寄存器架构1000的框图。在所展示的实施例中，有32个512位宽的向量寄存器1010；这些寄存器被引用为zmm0到zmm31。较低的16个zmm寄存器的较低阶256个位覆盖(overlay)在寄存器ymm0-16上。较低的16个zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmm0-15上。专用向量友好指令格式900对这些被覆盖的寄存器堆操作，如在以下表格中所展示。
换句话说，向量长度字段859B在最大长度与一个或多个其他较短长度之间进行选择，其中每一个此类较短长度是前一长度的一半，并且不具有向量长度字段859B的指令模板在最大向量长度上操作。此外，在一个实施例中，专用向量友好指令格式900的B类指令模板对紧缩或标量单/双精度浮点数据以及紧缩或标量整数数据操作。标量操作是对zmm/ymm/xmm寄存器中的最低阶数据元素位置执行的操作；取决于实施例，较高阶数据元素位置要么保持与在指令之前相同，要么归零。
写掩码寄存器1015——在所展示的实施例中，存在8个写掩码寄存器(k0至k7)，每一写掩码寄存器的尺寸是64位。在替代实施例中，写掩码寄存器1015的尺寸是16位。如先前所述，在本公开的一个实施例中，向量掩码寄存器k0无法用作写掩码；当将正常指示k0的编码用作写掩码时，它选择硬连线的写掩码0xFFFF，从而有效地禁止写掩蔽用于那条指令。
通用寄存器1025——在所示出的实施例中，有十六个64位通用寄存器，这些寄存器与现有的x86寻址模式一起使用以对存储器操作数寻址。这些寄存器通过名称RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP以及R8到R15来引用。
标量浮点栈寄存器堆(x87栈)1045，在其上面重叠了MMX紧缩整数平坦寄存器堆1050——在所展示的实施例中，x87栈是用于使用x87指令集扩展来对32/64/80位浮点数据执行标量浮点操作的八元素栈；而使用MMX寄存器来对64位紧缩整数数据执行操作，以及为在MMX与XMM寄存器之间执行的一些操作保存操作数。
本公开的替代实施例可以使用更宽的或更窄的寄存器。另外，本公开的替代实施例可以使用更多、更少或不同的寄存器堆和寄存器。
示例性核架构、处理器和计算机架构
处理器核能以不同方式、出于不同的目的、在不同的处理器中实现。例如，此类核的实现可以包括：1)旨在用于通用计算的通用有序核；2)旨在用于通用计算的高性能通用乱序核；3)旨在主要用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包括：1)CPU，其包括旨在用于通用计算的一个或多个通用有序核和/或旨在用于通用计算的一个或多个通用乱序核；以及2)协处理器，其包括旨在主要用于图形和/或科学(吞吐量)的一个或多个专用核。此类不同的处理器导致不同的计算机系统架构，这些计算机系统架构可包括：1)在与CPU分开的芯片上的协处理器；2)在与CPU相同的封装中但在分开的管芯上的协处理器；3)与CPU在相同管芯上的协处理器(在该情况下，此类协处理器有时被称为专用逻辑或被称为专用核，该专用逻辑诸如，集成图形和/或科学(吞吐量)逻辑)；以及4)芯片上系统，其可以将所描述的CPU(有时被称为(多个)应用核或(多个)应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上。接着描述示例性核架构，随后描述示例性处理器和计算机架构。
示例性核架构
有序和乱序核框图
图11A是展示根据本公开的各实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。图11B是示出根据本公开的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。图11A-图11B中的实线框展示有序流水线和有序核，而虚线框的任选增加展示寄存器重命名的、乱序发布/执行流水线和核。考虑到有序方面是乱序方面的子集，将描述乱序方面。
在图11A中，处理器流水线1100包括取出级1102、长度解码级1104、解码级1106、分配级1108、重命名级1110、调度(也被称为分派或发布)级1112、寄存器读取/存储器读取级1114、执行级1116、写回/存储器写入级1118、异常处置级1122和提交级1124。
图11B示出处理器核1190，该处理器核1190包括前端单元1130，该前端单元1130耦合到执行引擎单元1150，并且前端单元1130和执行引擎单元1150两者都耦合到存储器单元1170。核1190可以是精简指令集计算(RISC)核、复杂指令集计算(CISC)核、超长指令字(VLIW)核、或混合或替代的核类型。作为又一选项，核1190可以是专用核，诸如例如，网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元(GPGPU)核、图形核，等等。
前端单元1130包括分支预测单元1132，该分支预测单元1132耦合到指令高速缓存单元1134，该指令高速缓存单元1134耦合到指令转换后备缓冲器(TLB)1136，该指令转换后备缓冲器1136耦合到指令取出单元1138，该指令取出单元1138耦合到解码单元1140。解码单元1140(或解码器或解码单元)可对指令(例如，宏指令)解码，并且生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元1140可使用各种不同的机制来实现。合适机制的示例包括但不限于，查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)等。在一个实施例中，核1190包括存储用于某些宏指令的微代码的微代码ROM或其他介质(例如，在解码单元1140中，或以其他方式在前端单元1130内)。解码单元1140耦合到执行引擎单元1150中的重命名/分配器单元1152。
执行引擎单元1150包括重命名/分配器单元1152，该重命名/分配器单元1152耦合到引退单元1154和一个或多个调度器单元的集合1156。(多个)调度器单元1156表示任何数量的不同调度器，包括预留站、中央指令窗等。(多个)调度器单元1156耦合到(多个)物理寄存器堆单元1158。(多个)物理寄存器堆单元1158中的每一个物理寄存器堆单元表示一个或多个物理寄存器堆，其中不同的物理寄存器堆存储一种或多种不同的数据类型，诸如，标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点，状态(例如，作为要执行的下一条指令的地址的指令指针)等等。在一个实施例中，(多个)物理寄存器堆单元1158包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元可以提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆单元1158由引退单元1154重叠，以展示可实现寄存器重命名和乱序执行的各种方式(例如，使用(多个)重排序缓冲器和(多个)引退寄存器堆；使用(多个)未来文件、(多个)历史缓冲器、(多个)引退寄存器堆；使用寄存器映射和寄存器池，等等)。引退单元1154和(多个)物理寄存器堆单元1158耦合到(多个)执行集群1160。(多个)执行集群1160包括一个或多个执行单元的集合1162以及一个或多个存储器访问单元的集合1164。执行单元1162可执行各种操作(例如，移位、加法、减法、乘法)并可对各种数据类型(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的多个执行单元，但是其他实施例可包括仅一个执行单元或全都执行所有功能的多个执行单元。(多个)调度器单元1156、(多个)物理寄存器堆单元1158和(多个)执行集群1160示出为可能有多个，因为某些实施例为某些类型的数据/操作创建分开的流水线(例如，标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线，和/或各自具有其自身的调度器单元、(多个)物理寄存器堆单元和/或执行集群的存储器访问流水线——并且在分开的存储器访问流水线的情况下，实现其中仅该流水线的执行集群具有(多个)存储器访问单元1164的某些实施例)。还应当理解，在使用分开的流水线的情况下，这些流水线中的一个或多个可以是乱序发布/执行，并且其余流水线可以是有序的。
存储器访问单元的集合1164耦合到存储器单元1170，该存储器单元1170包括数据TLB单元1172，该数据TLB单元1172耦合到数据高速缓存单元1174，该数据高速缓存单元1174耦合到第二级(L2)高速缓存单元1176。在一个示例性实施例中，存储器访问单元1164可包括加载单元、存储地址单元和存储数据单元，其中的每一个均耦合到存储器单元1170中的数据TLB单元1172。指令高速缓存单元1134还耦合到存储器单元1170中的第二级(L2)高速缓存单元1176。L2高速缓存单元1176耦合到一个或多个其他级别的高速缓存，并最终耦合到主存储器。
作为示例，示例性寄存器重命名的乱序发布/执行核架构可如下所述地实现流水线1100：1)指令取出1138执行取出级1102和长度解码级1104；2)解码单元1140执行解码级1106；3)重命名/分配器单元1152执行分配级1108和重命名级1110；4)(多个)调度器单元1156执行调度级1112；5)(多个)物理寄存器堆单元1158和存储器单元1170执行寄存器读取/存储器读取级1114；执行集群1160执行执行级1116；6)存储器单元1170和(多个)物理寄存器堆单元1158执行写回/存储器写入级1118；7)各单元可牵涉到异常处置级1122；以及8)引退单元1154和(多个)物理寄存器堆单元1158执行提交级1124。
核1190可支持一个或多个指令集(例如，x86指令集(具有已与较新版本一起添加的一些扩展)；加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集；加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集(具有诸如NEON的任选的附加扩展))，其中包括本文中描述的(多条)指令。在一个实施例中，核1190包括用于支持紧缩数据指令集扩展(例如，AVX1、AVX2)的逻辑，由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。
应当理解，核可支持多线程化(执行两个或更多个并行的操作或线程的集合)，并且可以按各种方式来完成该多线程化，各种方式包括时分多线程化、同时多线程化(其中单个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如，时分取出和解码以及此后的诸如超线程化技术中的同时多线程化)。
尽管在乱序执行的上下文中描述了寄存器重命名，但应当理解，可以在有序架构中使用寄存器重命名。尽管所展示的处理器的实施例还包括分开的指令和数据高速缓存单元1134/1174以及共享的L2高速缓存单元1176，但是替代实施例可以具有用于指令和数据两者的单个内部高速缓存，诸如例如，第一级(L1)内部高速缓存或多个级别的内部高速缓存。在一些实施例中，该系统可包括内部高速缓存和在核和/或处理器外部的外部高速缓存的组合。或者，所有高速缓存都可以在核和/或处理器的外部。
具体的示例性有序核架构
图12A-图12B展示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核)中的一个逻辑块。取决于应用，逻辑块通过高带宽互连网络(例如，环形网络)与一些固定的功能逻辑、存储器I/O接口和其他必要的I/O逻辑进行通信。
图12A是根据本公开的实施例的单个处理器核以及它至管芯上互连网络1202的连接及其第二级(L2)高速缓存的本地子集1204的框图。在一个实施例中，指令解码单元1200支持具有紧缩数据指令集扩展的x86指令集。L1高速缓存1206允许对进入标量和向量单元中的、对高速缓存存储器的低等待时间访问。尽管在一个实施例中(为了简化设计)，标量单元1208和向量单元1210使用分开的寄存器集合(分别为标量寄存器1212和向量寄存器1214)，并且在这些寄存器之间传输的数据被写入到存储器，并随后从第一级(L1)高速缓存1206读回，但是本公开的替代实施例可以使用不同的方法(例如，使用单个寄存器集合或包括允许数据在这两个寄存器堆之间传输而无需被写入和读回的通信路径)。
L2高速缓存的本地子集1204是全局L2高速缓存的一部分，该全局L2高速缓存被划分成多个分开的本地子集，每个处理器核一个本地子集。每个处理器核具有到其自身的L2高速缓存的本地子集1204的直接访问路径。由处理器核读取的数据被存储在其L2高速缓存子集1204中，并且可以与其他处理器核访问其自身的本地L2高速缓存子集并行地被快速访问。由处理器核写入的数据被存储在其自身的L2高速缓存子集1204中，并在必要的情况下从其他子集转储清除。环形网络确保共享数据的一致性。环形网络是双向的，以允许诸如处理器核、L2高速缓存和其他逻辑块之类的代理在芯片内彼此通信。每个环形数据路径为每个方向1012位宽。
图12B是根据本公开的实施例的图12A中的处理器核的一部分的展开图。图12B包括L1高速缓存1204的L1数据高速缓存1206A部分，以及关于向量单元1210和向量寄存器1214的更多细节。具体地，向量单元1210是16宽向量处理单元(VPU)(见16宽ALU 1228)，该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该VPU通过混合单元1220支持对寄存器输入的混合，通过数值转换单元1222A-B支持数值转换，并且通过复制单元1224支持对存储器输入的复制。写掩码寄存器1226允许预测所得的向量写入。
图13是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器1300的框图。图13中的实线框展示具有单个核1302A、系统代理1310、一个或多个总线控制器单元的集合1316的处理器1300，而虚线框的任选增加展示具有多个核1302A-N、系统代理单元1310中的一个或多个集成存储器控制器单元的集合1314以及专用逻辑1308的替代处理器1300。
因此，处理器1300的不同实现可包括：1)CPU，其中专用逻辑1308是集成图形和/或科学(吞吐量)逻辑(其可包括一个或多个核)，并且核1302A-N是一个或多个通用核(例如，通用有序核、通用乱序核、这两者的组合)；2)协处理器，其中核1302A-N是旨在主要用于图形和/或科学(吞吐量)的大量专用核；以及3)协处理器，其中核1302A-N是大量通用有序核。因此，处理器1300可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、GPGPU(通用图形处理单元)、高吞吐量的集成众核(MIC)协处理器(包括30个或更多核)、嵌入式处理器，等等。该处理器可以被实现在一个或多个芯片上。处理器1300可以是一个或多个基板的一部分，和/或可使用多种工艺技术(诸如例如，BiCMOS、CMOS、或NMOS)中的任何技术被实现在一个或多个基板上。
存储器层次结构包括核内的一个或多个高速缓存级别、一个或多个共享高速缓存单元的集合1306、以及耦合到集成存储器控制器单元的集合1314的外部存储器(未示出)。共享高速缓存单元的集合1306可包括一个或多个中间级别的高速缓存，诸如，第二级(L2)、第三级(L3)、第四级(L4)或其他级别的高速缓存、末级高速缓存(LLC)和/或以上各项的组合。虽然在一个实施例中，基于环的互连单元1312将集成图形逻辑1308、共享高速缓存单元的集合1306以及系统代理单元1310/(多个)集成存储器控制器单元1314互连，但是替代实施例可使用任何数量的公知技术来互连此类单元。在一个实施例中，在一个或多个高速缓存单元1306与核1302A-N之间维持一致性。
在一些实施例中，一个或多个核1302A-N能够实现多线程化。系统代理1310包括协调和操作核1302A-N的那些部件。系统代理单元1310可包括例如功率控制单元(PCU)和显示单元。PCU可以是对核1302A-N以及集成图形逻辑1308的功率状态进行调节所需的逻辑和部件，或可包括这些逻辑和部件。显示单元用于驱动一个或多个外部连接的显示器。
核1302A-N在架构指令集方面可以是同构的或异构的；即，核1302A-N中的两个或更多个核可能能够执行相同的指令集，而其他核可能能够执行该指令集的仅仅子集或不同的指令集。
示例性计算机架构
图14-17是示例性计算机架构的框图。本领域中已知的对膝上型设备、台式机、手持PC、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(DSP)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般地，能够包含如本文中所公开的处理器和/或其他执行逻辑的各种各样的系统或电子设备一般都是合适的。
现在参考图14，所示出的是根据本公开一个实施例的系统1400的框图。系统1400可以包括一个或多个处理器1410、1415，这些处理器耦合到控制器中枢1420。在一个实施例中，控制器中枢1420包括图形存储器控制器中枢(GMCH)1490和输入/输出中枢(IOH)1450(其可以在分开的芯片上)；GMCH 1490包括存储器和图形控制器，存储器1440和协处理器1445耦合到该存储器和图形控制器；IOH 1450将输入/输出(I/O)设备1460耦合到GMCH1490。或者，存储器和图形控制器中的一个或这两者被集成在(如本文中所描述的)处理器内，存储器1440和协处理器1445直接耦合到处理器1410，并且控制器中枢1420与IOH1450处于单个芯片中。存储器1440可包括编码格式转换模块1440A，该编码格式转换模块1440A例如用于存储代码，该代码当被执行时使处理器执行本公开的任何方法。
附加的处理器1415的任选性在图14中通过虚线来表示。每一处理器1410、1415可包括本文中描述的处理核中的一个或多个，并且可以是处理器1300的某一版本。
存储器1440可以是例如动态随机存取存储器(DRAM)、相变存储器(PCM)或这两者的组合。对于至少一个实施例，控制器中枢1420经由诸如前端总线(FSB)之类的多分支总线、诸如快速路径互连(QPI)之类的点对点接口、或者类似的连接1495来与(多个)处理器1410、1415进行通信。
在一个实施例中，协处理器1445是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。在一个实施例中，控制器中枢1420可以包括集成图形加速器。
在物理资源1410、1415之间可以存在包括架构、微架构、热、功耗特性等一系列品质度量方面的各种差异。
在一个实施例中，处理器1410执行控制一般类型的数据处理操作的指令。嵌入在这些指令内的可以是协处理器指令。处理器1410将这些协处理器指令识别为具有应当由附连的协处理器1445执行的类型。因此，处理器1410在协处理器总线或者其他互连上将这些协处理器指令(或者表示协处理器指令的控制信号)发布到协处理器1445。(多个)协处理器1445接受并执行所接收的协处理器指令。
现在参见图15，所示出的是根据本公开的实施例的第一更具体的示例性系统1500的框图。如图15中所示，多处理器系统1500是点对点互连系统，并且包括经由点对点互连1550耦合的第一处理器1570和第二处理器1580。处理器1570和1580中的每一个都可以是处理器1300的某一版本。在本公开的一个实施例中，处理器1570和1580分别是处理器1510和1415，而协处理器1538是协处理器1445。在另一实施例中，处理器1570和1580分别是处理器1410和协处理器1445。
处理器1570和1580示出为分别包括集成存储器控制器(IMC)单元1572和1582。处理器1570还包括作为其总线控制器单元的一部分的点对点(P-P)接口1576和1578；类似地，第二处理器1580包括P-P接口1586和1588。处理器1570、1580可以经由使用点对点(P-P)接口电路1578、1588的P-P接口1550来交换信息。如图15中所示，IMC 1572和1582将处理器耦合到相应的存储器，即存储器1532和存储器1534，这些存储器可以是本地附连到相应处理器的主存储器的部分。
处理器1570、1580可各自经由使用点对点接口电路1576、1594、1586、1598的各个P-P接口1552、1554来与芯片组1590交换信息。芯片组1590可以任选地经由高性能接口1539来与协处理器1538交换信息。在一个实施例中，协处理器1538是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。
共享高速缓存(未示出)可被包括在任一处理器中，或在这两个处理器的外部但经由P-P互连与这些处理器连接，使得如果处理器被置于低功率模式，则任一个或这两个处理器的本地高速缓存信息可被存储在共享高速缓存中。
芯片组1590可以经由接口1596耦合到第一总线1516。在一个实施例中，第一总线1516可以是外围部件互连(PCI)总线或诸如PCI快速总线或另一第三代I/O互连总线之类的总线，但是本公开的范围不限于此。
如图15中所示，各种I/O设备1514可连同总线桥1518一起耦合到第一总线1516，该总线桥1518将第一总线1516耦合到第二总线1520。在一个实施例中，诸如协处理器、高吞吐量MIC处理器、GPGPU、加速器(诸如例如，图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列或任何其他处理器的一个或多个附加处理器1515耦合到第一总线1516。在一个实施例中，第二总线1520可以是低引脚数(LPC)总线。在一个实施例中，各种设备可耦合到第二总线1520，这些设备包括例如键盘和/或鼠标1522、通信设备1527以及存储单元1528，该存储单元1528诸如可包括指令/代码和数据1530的盘驱动器或者其他大容量存储设备。此外，音频I/O 1524可以被耦合到第二总线1520。注意，其他架构是可能的。例如，代替图15的点对点架构，系统可以实现多分支总线或其他此类架构。
现在参考图16，示出的是根据本公开的实施例的第二更具体的示例性系统1600的框图。图15和16中的类似元件使用类似的附图标记，并且从图16中省略了图15的某些方面以避免混淆图16的其他方面。
图16展示处理器1570、1580可分别包括集成存储器和I/O控制逻辑(“CL”)1572和1582。因此，CL 1572、1582包括集成存储器控制器单元，并包括I/O控制逻辑。图16展示不仅存储器1532、1534耦合到CL 1572、1582，而且I/O设备1614也耦合到控制逻辑1572、1582。传统I/O设备1615被耦合到芯片组1590。
现在参考图17，示出的是根据本公开的实施例的SoC 1700的框图。图13中的类似要素使用类似的附图标记。另外，虚线框是更先进的SoC上的任选的特征。在图17中，(多个)互连单元1702被耦合到：应用处理器1710，其包括一个或多个核的集合202A-N的集合以及(多个)共享高速缓存单元1306；系统代理单元1310；(多个)总线控制器单元1316；(多个)集成存储器控制器单元1314；一个或多个协处理器的集合1720，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机存取存储器(SRAM)单元1730；直接存储器访问(DMA)单元1732；以及用于耦合到一个或多个外部显示器的显示单元1740。在一个实施例中，(多个)协处理器1720包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、或嵌入式处理器，等等。
本文公开的(例如，机制的)各实施例可以被实现在硬件、软件、固件或此类实现方式的组合中。本公开的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
可将程序代码(诸如，图15中展示的代码1530)应用于输入指令，以执行本文中描述的功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本申请的目的，处理系统包括具有处理器的任何系统，该处理器诸如例如，数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器。
程序代码可以用高级的面向过程的编程语言或面向对象的编程语言来实现，以便与处理系统通信。如果需要，也可用汇编语言或机器语言来实现程序代码。事实上，本文中描述的机制不限于任何特定的编程语言的范围。在任何情况下，该语言可以是编译语言或解释语言。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，该指令表示处理器中的各种逻辑，该指令在被机器读取时使得该机器制造用于执行本文中所述的技术的逻辑。被称为“IP核”的此类表示可以被存储在有形的机器可读介质上，并可被供应给各个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。
此类机器可读存储介质可以包括但不限于通过机器或设备制造或形成的制品的非暂态、有形布置，其包括存储介质，诸如硬盘；任何其他类型的盘，包括软盘、光盘、紧致盘只读存储器(CD-ROM)、可重写紧致盘(CD-RW)以及磁光盘；半导体器件，诸如，只读存储器(ROM)、诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM)；相变存储器(PCM)；磁卡或光卡；或适于存储电子指令的任何其他类型的介质。
因此，本公开的实施例还包括非暂态的有形机器可读介质，该介质包含指令或包含设计数据，诸如硬件描述语言(HDL)，它定义本文中描述的结构、电路、装置、处理器和/或系统特征。这些实施例也被称为程序产品。
仿真(包括二进制变换、代码变形等)
在一些情况下，指令转换器可用于将指令从源指令集转换至目标指令集。例如，指令转换器可以将指令变换(例如，使用静态二进制变换、包括动态编译的动态二进制变换)、变形、仿真或以其他方式转换成要由核处理的一条或多条其他指令。指令转换器可以用软件、硬件、固件、或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。
图18是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所展示的实施例中，指令转换器是软件指令转换器，但替代地，该指令转换器可以用软件、固件、硬件或其各种组合来实现。图18示出可使用x86编译器1304来编译高级语言1802形式的程序，以生成可由具有至少一个x86指令集核的处理器1816原生执行的x86二进制代码1806。具有至少一个x86指令集核的处理器1816表示通过兼容地执行或以其他方式执行以下各项来执行与具有至少一个x86指令集核英特尔处理器基本相同的功能的任何处理器：1)英特尔x86指令集核的指令集的本质部分，或2)目标为在具有至少一个x86指令集核的英特尔处理器上运行以便取得与具有至少一个x86指令集核的英特尔处理器基本相同的结果的应用或其他软件的目标代码版本。x86编译器1304表示可操作用于生成x86二进制代码1806(例如，目标代码)的编译器，该二进制代码可通过或不通过附加的链接处理在具有至少一个x86指令集核的处理器1816上执行。类似地，图18示出可以使用替代的指令集编译器1808来编译高级语言1802形式的程序，以生成可以由不具有至少一个x86指令集核的处理器1814(例如，具有执行加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集、和/或执行加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集的核的处理器)原生执行的替代的指令集二进制代码1810。指令转换器1812用于将x86二进制代码1806转换成可以由不具有x86指令集核的处理器1814原生执行的代码。该转换后的代码不大可能与替代的指令集二进制代码1810相同，因为能够这样做的指令转换器难以制造；然而，转换后的代码将完成一般操作，并且由来自替代指令集的指令构成。因此，指令转换器1812通过仿真、模拟或任何其他过程来表示允许不具有x86指令集处理器或核的处理器或其他电子设备执行x86二进制代码1806的软件、固件、硬件或其组合。

Claims (18)

1.一种硬件处理器，包括：
解码电路，用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及
执行电路，用于执行所述指令以便：
将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式，
将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中，
将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中，并且
当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。
2.如权利要求1所述的硬件处理器，其中，所述第一编码格式是UTF-8字符编码和UTF-16字符编码中的一种，并且所述第二编码格式是UTF-8字符编码和UTF-16字符编码中的另一种。
3.如权利要求1所述的硬件处理器，其中，所述执行电路用于执行所述指令以便：
检测来自所述源向量操作数的多元素序列中的一个或多个元素，其中，所述多元素序列不在所述源向量操作数内结束，并且
不将来自所述源向量操作数的所述多元素序列中采用所述第一编码格式的所述一个或多个元素转换成所述第二编码格式。
4.如权利要求3所述的硬件处理器，其中，所述执行电路用于执行所述指令以将来自所述源向量操作数的所述多元素序列中的所述一个或多个元素存储在所述状态操作数中。
5.如权利要求1所述的硬件处理器，其中，所述执行电路用于执行所述指令以读取所述控制操作数的字节序格式指示符，从而确定采用所述第二编码格式的所述元素何时将以大字节序格式和小字节序格式之一存储在所述目的地向量操作数中。
6.如权利要求1至5中任一项所述的硬件处理器，其中，所述执行电路用于执行所述指令以读取所述控制操作数的验证指示符，从而确定何时引起对采用所述第一编码格式和所述第二编码格式的所述元素执行验证操作。
7.如权利要求1所述的硬件处理器，其中，所述执行电路用于执行所述指令以读取所述控制操作数的有状态指示符，从而确定何时将来自所述源向量操作数的采用所述第一编码格式的所述元素的不完整序列转换成所述第二编码格式。
8.如权利要求1所述的硬件处理器，其中，所述控制操作数包括用于存储所述状态操作数的寄存器的地址。
9.一种用于转换编码格式的方法，包括：
对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及
执行所述指令以便：
将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式，
将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中，
将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中，并且
当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。
10.如权利要求9所述的方法，其中，所述第一编码格式是UTF-8字符编码和UTF-16字符编码中的一种，并且所述第二编码格式是UTF-8字符编码和UTF-16字符编码中的另一种。
11.如权利要求9所述的方法，进一步包括：
检测来自所述源向量操作数的多元素序列中的一个或多个元素，其中，所述多元素序列不在所述源向量操作数内结束，以及
不将来自所述源向量操作数的所述多元素序列中采用所述第一编码格式的所述一个或多个元素转换成所述第二编码格式。
12.如权利要求11所述的方法，进一步包括：将来自所述源向量操作数的所述多元素序列中的所述一个或多个元素存储在所述状态操作数中。
13.如权利要求9所述的方法，进一步包括：读取所述控制操作数的字节序格式指示符，从而确定采用所述第二编码格式的所述元素何时将以大字节序格式和小字节序格式之一存储在所述目的地向量操作数中。
14.如权利要求9至13中任一项所述的方法，进一步包括：读取所述控制操作数的验证指示符，从而确定何时引起对采用所述第一编码格式和所述第二编码格式的所述元素执行验证操作。
15.如权利要求9所述的方法，进一步包括读取所述控制操作数的有状态指示符，从而确定何时将来自所述源向量操作数的采用所述第一编码格式的所述元素的不完整序列转换成所述第二编码格式。
16.如权利要求9所述的方法，其中，所述控制操作数包括用于存储所述状态操作数的寄存器的地址。
17.一种机器可读存储介质，包括代码，所述代码当被执行时使机器执行如权利要求9－16的任一项所述的方法。
18.一种硬件处理器，包括：
用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码的装置；以及
用于执行所述指令以便执行以下操作的装置：
将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式，
将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中，
将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中，并且
当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。
CN201580085056.4A 2015-12-29 2015-12-29 用于转换编码格式的硬件装置和方法 Active CN108780394B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2015/000950 WO2017116265A1 (en) 2015-12-29 2015-12-29 Hardware apparatus and methods for converting encoding formats

Publications (2)

Publication Number Publication Date
CN108780394A CN108780394A (zh) 2018-11-09
CN108780394B true CN108780394B (zh) 2023-07-18

Family

ID=56550278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580085056.4A Active CN108780394B (zh) 2015-12-29 2015-12-29 用于转换编码格式的硬件装置和方法

Country Status (5)

Country Link
US (1) US10146542B2 (zh)
EP (1) EP3398052A1 (zh)
CN (1) CN108780394B (zh)
TW (1) TWI738688B (zh)
WO (1) WO2017116265A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2514618B (en) * 2013-05-31 2020-11-11 Advanced Risc Mach Ltd Data processing systems
CN106776394B (zh) * 2017-01-11 2019-05-14 深圳大普微电子科技有限公司 一种数据转换的硬件系统和存储器
CN114080783A (zh) * 2019-07-03 2022-02-22 沙特阿拉伯石油公司 用于在支持多应用的终端之间安全地传送选择性数据集的系统和方法
CN111078222A (zh) * 2019-12-13 2020-04-28 北京明略软件系统有限公司 一种编码转换方法、装置、电子设备及存储介质
CN111090465B (zh) * 2019-12-19 2022-08-19 四川长虹电器股份有限公司 一种rv32ic指令集的译码系统及其译码方法
US11442726B1 (en) * 2021-02-26 2022-09-13 International Business Machines Corporation Vector pack and unpack instructions
TWI814655B (zh) * 2022-12-05 2023-09-01 慧榮科技股份有限公司 記憶裝置、快閃記憶體控制器及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985444A (zh) * 2004-07-07 2007-06-20 摩托罗拉公司 蜂窝通信系统、网元及其操作方法
CN102262520A (zh) * 2010-05-31 2011-11-30 北京创艺和弦科贸有限公司 基于内置式平台手机的文本显示方法及其应用的装置
CN102567293A (zh) * 2010-12-13 2012-07-11 汉王科技股份有限公司 文本文件的编码格式探测方法和装置
CN103548022A (zh) * 2011-03-28 2014-01-29 思杰系统有限公司 Utf-8模式匹配系统和方法
CN103746771A (zh) * 2013-12-26 2014-04-23 北京邮电大学 一种基于gpp和simd技术的信道编译码的数据格式转换方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051278B1 (en) * 2000-07-10 2006-05-23 International Business Machines Corporation Method of, system for, and computer program product for scoping the conversion of unicode data from single byte character sets, double byte character sets, or mixed character sets comprising both single byte and double byte character sets
US7278100B1 (en) * 2000-07-10 2007-10-02 International Business Machines Corporation Translating a non-unicode string stored in a constant into unicode, and storing the unicode into the constant
EP1378999B1 (en) * 2002-07-03 2005-12-14 STMicroelectronics S.r.l. Code compression process, system and computer program product therefor
CA2426496A1 (en) * 2003-04-24 2004-10-24 Ibm Canada Limited - Ibm Canada Limitee Processing fixed-format data in a unicode environment
US7779391B2 (en) * 2006-09-05 2010-08-17 International Business Machines Corporation Method of employing instructions to convert UTF characters with an enhanced extended translation facility
US8232901B2 (en) * 2007-06-29 2012-07-31 International Business Machines Corporation Determining an alternative character string
CN104081340B (zh) * 2011-12-23 2020-11-10 英特尔公司 用于数据类型的下转换的装置和方法
US9626184B2 (en) * 2013-06-28 2017-04-18 Intel Corporation Processors, methods, systems, and instructions to transcode variable length code points of unicode characters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1985444A (zh) * 2004-07-07 2007-06-20 摩托罗拉公司 蜂窝通信系统、网元及其操作方法
CN102262520A (zh) * 2010-05-31 2011-11-30 北京创艺和弦科贸有限公司 基于内置式平台手机的文本显示方法及其应用的装置
CN102567293A (zh) * 2010-12-13 2012-07-11 汉王科技股份有限公司 文本文件的编码格式探测方法和装置
CN103548022A (zh) * 2011-03-28 2014-01-29 思杰系统有限公司 Utf-8模式匹配系统和方法
CN103746771A (zh) * 2013-12-26 2014-04-23 北京邮电大学 一种基于gpp和simd技术的信道编译码的数据格式转换方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
用PHP实现UTF-8和Unicode编码转换的技术;陶宏;《南通纺织职业技术学院学报》;20080925;全文 *
跨平台编码转换;李宁;《电脑编程技巧与维护》;20070203;全文 *

Also Published As

Publication number Publication date
TW201740290A (zh) 2017-11-16
US10146542B2 (en) 2018-12-04
WO2017116265A1 (en) 2017-07-06
WO2017116265A8 (en) 2018-08-09
EP3398052A1 (en) 2018-11-07
TWI738688B (zh) 2021-09-11
CN108780394A (zh) 2018-11-09
US20180018172A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
CN109791488B (zh) 用于执行用于复数的融合乘-加指令的系统和方法
KR102449616B1 (ko) 벡터 요소 세트에 대해 축소 연산을 수행하기 위한 방법 및 장치
KR101748538B1 (ko) 벡터 인덱싱 메모리 액세스 플러스 산술 및/또는 논리 연산 프로세서들, 방법들, 시스템들 및 명령어들
CN109313549B (zh) 用于向量的元素排序的装置、方法和系统
CN112861073B (zh) 用于执行16位浮点向量点积指令的系统和方法
CN108780394B (zh) 用于转换编码格式的硬件装置和方法
KR102463858B1 (ko) 벡터 인덱스 로드 및 저장을 위한 방법 및 장치
KR102462174B1 (ko) 벡터 비트 셔플을 수행하기 위한 방법 및 장치
CN104081340B (zh) 用于数据类型的下转换的装置和方法
CN109313553B (zh) 用于跨步加载的系统、装置和方法
CN113076139A (zh) 用于执行指令以转换成16位浮点格式的系统和方法
JP6074511B2 (ja) プロセッサ、方法、データプロセッシングシステム、および装置
CN117707622A (zh) 用于具有可变精度输入操作数的融合乘-加操作的指令
WO2013095608A1 (en) Apparatus and method for vectorization with speculation support
WO2013095598A1 (en) Apparatus and method for mask register expand operation
CN111831334B (zh) 经改进的插入指令的装置和方法
WO2013095607A1 (en) Instruction execution unit that broadcasts data values at different levels of granularity
CN108351782B (zh) 用于跨步访问的系统、装置和方法
CN110471699B (zh) 用于指令处理的处理器核、方法和系统
CN109643235B (zh) 用于多源混合操作的装置、方法和系统
CN108241509B (zh) 用于高效地处理存储器排序缓冲器的分配的方法和装置
CN108268279B (zh) 用于广播算术操作的系统、装置和方法
JP6374975B2 (ja) 連続ソースエレメントを複数のマスクされていない結果エレメントにストアすると共に、複数のマスクされた結果エレメントに伝搬するプロセッサ、方法、システム、及び命令
JP2017534982A (ja) ４ｄ座標から４ｄのｚ曲線インデックスを計算するための機械レベル命令
JP2018500629A (ja) ３ｄ座標から３ｄのｚ曲線インデックスを計算するための機械レベル命令

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant