CN108777154A - 数据的写入方法及相关设备 - Google Patents

数据的写入方法及相关设备 Download PDF

Info

Publication number
CN108777154A
CN108777154A CN201810550228.6A CN201810550228A CN108777154A CN 108777154 A CN108777154 A CN 108777154A CN 201810550228 A CN201810550228 A CN 201810550228A CN 108777154 A CN108777154 A CN 108777154A
Authority
CN
China
Prior art keywords
storage
storage unit
data
except
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810550228.6A
Other languages
English (en)
Inventor
吕玉彬
戚勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810550228.6A priority Critical patent/CN108777154A/zh
Publication of CN108777154A publication Critical patent/CN108777154A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请提供了一种数据的写入方法及相关设备，其中，数据的写入方法，用于对由多个存储单元组成的存储阵列写入数据，存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，存储单元用于存储至少2位数据；方法包括：对存储阵列中首行的存储单元的低位写入数据；采用预设规则，分别对存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对存储矩阵的后一行的存储单元的存储位写入数据；对存储矩阵中尾行的存储单元的高位写入数据。

Description

数据的写入方法及相关设备
技术领域
本申请涉及数据处理技术领域，尤其涉及一种数据的写入方法及相关设备。
背景技术
NAND存储器中，用于存储数据的单元可称之为存储单元。并且，在NAND存储器的实际使用过程中，一般是由多个NAND存储器中的存储单元组成的存储阵列，来完成大量数据的读写。
其中，多个存储单元组成的存储阵列的结构如图1所示。存储阵列中，对同一行(WordLine，WL)的存储单元分别加写数电压，实现对存储单元的数据的写入。待某一行的存储单元写入数据完成，则对下一行的存储单元执行数据写入操作。目前，存储阵列中，对后一行的存储单元写入数据时施加的写数电压，会对前一行的存储单元的写数电压造成影响，导致在读取存储阵列中存储的数据时，无法完全正常读出。
发明内容
基于上述现有技术的不足，本申请提出一种数据的写入方法及相关设备，以解决现有的存储阵列写入数据的过程中，由于后一行的存储单元写入数据时施加的写数电压，对前一行的存储单元的写数电压造成影响，进而导致到无法正常读取存储阵列中存储的数据的问题。
为解决上述问题，现提出的方案如下：
一种数据的写入方法，用于对由多个存储单元组成的存储阵列写入数据，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据；所述方法包括：
对所述存储阵列中首行的存储单元的低位写入数据；
采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；
对所述存储矩阵中尾行的存储单元的高位写入数据。
可选地，所述存储矩阵中的存储单元用于存储2位数据，则所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，包括：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
可选地，所述存储矩阵中的存储单元用于存储3位数据，则所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，包括：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
一种数据的写入装置，用于对由多个存储单元组成的存储阵列写入数据，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据；所述装置包括：
第一写入单元，用于对所述存储阵列中首行的存储单元的低位写入数据；
第二写入单元，用于采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；
第三写入单元，用于对所述存储矩阵中尾行的存储单元的高位写入数据。
可选地，所述存储矩阵中的存储单元用于存储2位数据，所述第二写入单元执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
可选地，所述存储矩阵中的存储单元用于存储3位数据，所述第二写入单元执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
一种数据的写入装置，包括：存储器和处理器，其中，
所述存储器用于存储计算机可读程序；
所述处理器执行所述存储器中的程序时，具体用于：对所述存储阵列中首行的存储单元的低位写入数据；采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；对所述存储矩阵中尾行的存储单元的高位写入数据。
可选地，所述存储矩阵中的存储单元用于存储2位数据，所述处理器执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
可选地，所述存储矩阵中的存储单元用于存储3位数据，所述处理器执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
一种数据写入系统，包括：由多个存储单元组成的存储阵列写入数据、和上述任意一项所述的数据写入装置，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据。
本申请提供的数据的写入方法中，对存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据所依据的规则是：针对当前行的存储单元的一个存储位输入的写数电压之后，不立即对该行的存储单元的下一个存储位执行数据写入操作，而是针对后一行的存储单元的一个存储位输入写数电压，再对该行的存储单元的下一个存储为执行数据写入操作，这样一来，本次针对当前行的存储单元的下一个存储位输入的写数电压即可进行调整，将后一行的存储单元的一个存储位输入的写数电压所造成的电压偏移调整掉，保证对当前行的存储单元的输入的写数电压的准确性，解决了现有的存储阵列写入数据的过程中，由于后一行的存储单元写入数据时施加的写数电压，对前一行的存储单元的写数电压造成影响，进而导致到无法正常读取存储阵列中存储的数据的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为由多个存储单元组成的存储阵列的结构示意图；
图2为本申请实施例公开的数据的写入方法的流程图；
图3为本申请实施例公开的对存储矩阵中的存储单元的存储位的进行数据写入的展示图；
图4为本申请另一实施例公开的对存储矩阵中的存储单元的存储位的进行数据写入的展示图；
图5为本申请实施例公开的数据的写入装置的结构示意图；
图6为本申请另一实施例公开的数据的写入装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请提出一种数据的写入方法及相关设备，以解决现有的存储阵列写入数据的过程中，由于后一行的存储单元写入数据时施加的写数电压，对前一行的存储单元的写数电压造成影响，进而导致到无法正常读取存储阵列中存储的数据的问题。
本实施例公开的数据的写入方法，可用于对由多个存储单元组成的存储阵列写入数据，其中，所述存储单元用于至少存储2位数据；所述存储阵列包括至少2行所述存储单元，且每行至少包括2个所述存储单元。
目前，根据类型的不同，存储单元可分为单层单元(Single Level Cell，SLC)、多层单元(Multi-Level Cell，MLC)、以及3阶单元(Triple Level Cell，TLC)三种，分别用于存储1bit、2bit、3bit的数据。本实施例所述的存储单元，可为诸如SLC和MLC这两种用于存储至少2bit数据的存储单元。
如图2所示，本实施例公开的数据的写入方法，包括步骤：
S201、对所述存储阵列中首行的存储单元的低位写入数据。
其中，存储阵列包括至少两行存储单元，对存储阵列写入数据，是按照由低到高的顺序逐步对每一行的存储单元写入数据。
存储阵列中的每一行的存储单元均用于存储至少2bit数据，因此，存储单元的存储位至少要包括两个。并且，在对存储阵列中的每一行的存储单元执行数据写入，需要按照由低到高的顺序执行。
S202、采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据。
其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据。
现有技术中，对存储阵列中的某一行的存储单元输入写数电压，实现对其各个存储位写入数据，之后再对存储阵列中的后一行的存储单元输入写数电压，对该存储单元的各个存储位写入数据。但是后一行的存储单元输入的写数电压对上述某一行的写数电压造成电压偏移。
基于此可知，后一行的存储单元的各个存储位的写数电压，均会对上述某一行的存储单元的各个存储位的写数电压造成影响。因此，针对一行的存储单元的一个存储位输入的写数电压之后，不立即对该行的存储单元的下一个存储位执行数据写入操作，而是针对后一行的存储单元的一个存储位输入写数电压，再对该行的存储单元的下一个存储为执行数据写入操作，这样一来，本次针对存储单元的下一个存储位输入的写数电压即可进行调整，将后一行的存储单元的一个存储位输入的写数电压所造成的电压偏移调整掉，保证对该行的存储单元的输入的写数电压的准确性，解决了现有的存储阵列写入数据的过程中，由于后一行的存储单元写入数据时施加的写数电压，对前一行的存储单元的写数电压造成影响，进而导致到无法正常读取存储阵列中存储的数据的问题。
还需要说明的是，本步骤中提出的预设规则中，对存储矩阵中的当前行的存储单元的前、后存储位的写入中间过程，就是指，对存储矩阵中的当前行的存储单元的前一个存储位的数据写入完成，但未执行对存储矩阵中的当前行的后一个存储位执行数据写入。因此，该预设规则具体是指：对存储矩阵中的当前行的存储单元的前一个存储位执行数据写入操作之后，对存储矩阵的后一行的存储单元的一个存储位执行数据写入操作，再对存储矩阵中的当前行的存储单元的后一个存储为执行数据写入操作。
其中，所述前一个存储位和后一个存储位是指，一个存储单元中两个相邻的存储位。并且，存储矩阵中的当前行是指存储矩阵中的任意一行，后一行则是指，存储矩阵中的当前行的下一行。再且，对每一个存储单元的存储位执行数据写入操作，均是指按照由低位到高位的顺序执行。
可选地，根据存储矩阵中的存储单元的类型不同，步骤S202的执行方式有所区别，本申请的另一实施例中，存储矩阵中的存储单元用于存储2位数据，步骤S202的一种实施方式，包括：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
参见图3，存储阵列包括5行存储单元，每行以包括一个存储单元为例说明。存储单元用于存储2位数据，其包括的存储位中，低位可以称之为最低有效位，高位可以称之为最高有效位。
在对所述存储阵列中的除首行WL0的存储单元的最低有效位和尾行WL5的存储单元的最高有效位之外的存储单元的存储位写入数据，所依据的第一顺序，具体为：
WL1的最低有效位->WL0的最高有效位->WL2的最低有效位->WL1的最高有效位->WL3的最低有效位->WL2的最高有效位->WL4的最低有效位->WL31的最高有效位->WL5的最低有效位->WL4的最高有效位。
本申请的另一实施例中，存储矩阵中的存储单元用于存储3位数据，步骤S202的另一种实施方式，包括：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
同理，参见图4，本实施例也以包括5行存储单元，且每行包括一个存储单元为例进行说明。
由于本实施例中的存储单元用于存储3位数据，中间存储位可称之为中间有效位。
在对所述存储阵列中的除首行WL0的存储单元的最低有效位和尾行WL5的存储单元的最高有效位之外的存储单元的存储位写入数据，所依据的第二顺序，具体为：
WL1的最低有效位->WL0的中间有效位->WL2的最低有效位->WL1的中间有效位->WL0的最高有效位->WL3的最低有效位->WL2的中间有效位->WL1的最高有效位->WL4的最低有效位->WL3的中间有效位->WL2的最高有效位->WL5的最低有效位->WL4的中间有效位->WL3的最高有效位->WL5的中间有效位->WL4的最高有效位。
S203、对所述存储矩阵中尾行的存储单元的高位写入数据。
存储矩阵中尾行的存储单元的最高位写入数据，会对存储矩阵中的次尾行的存储单元的写数电压有影响，但由于仅是一个存储位的影响，一般不会导致存储矩阵中无法正常读取数据。
本申请另一实施例还公开了一种数据的写入装置，用于对由多个存储单元组成的存储阵列写入数据，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据；如图5所示，所述装置包括：
第一写入单元501，用于对所述存储阵列中首行的存储单元的低位写入数据；
第二写入单元502，用于采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；
第三写入单元503，用于对所述存储矩阵中尾行的存储单元的高位写入数据。
可选地，本申请的另一实施例中，所述存储矩阵中的存储单元用于存储2位数据，第二写入单元502执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
可选地，本申请的另一实施例中，所述存储矩阵中的存储单元用于存储3位数据，第二写入单元502执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
本申请上述实施例中的各个单元的具体工作过程，可参见对应的方法实施例内容，此处不再赘述。
本申请的实施例中，第二写入单元对存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据所依据的规则是：针对当前行的存储单元的一个存储位输入的写数电压之后，不立即对该行的存储单元的下一个存储位执行数据写入操作，而是针对后一行的存储单元的一个存储位输入写数电压，再对该行的存储单元的下一个存储为执行数据写入操作，这样一来，本次针对当前行的存储单元的下一个存储位输入的写数电压即可进行调整，将后一行的存储单元的一个存储位输入的写数电压所造成的电压偏移调整掉，保证对当前行的存储单元的输入的写数电压的准确性，解决了现有的存储阵列写入数据的过程中，由于后一行的存储单元写入数据时施加的写数电压，对前一行的存储单元的写数电压造成影响，进而导致到无法正常读取存储阵列中存储的数据的问题。
本申请另一实施例还公开了一种数据的写入装置，如图6所示，包括：存储器601和处理器602，其中，存储器601用于存储计算机可读程序；处理器602执行存储器601中的程序时，具体用于：对所述存储阵列中首行的存储单元的低位写入数据；采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；对所述存储矩阵中尾行的存储单元的高位写入数据。
可选地，本申请的另一实施例中，所述存储矩阵中的存储单元用于存储2位数据，处理器602执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
可选地，本申请的另一实施例中，所述存储矩阵中的存储单元用于存储3位数据，处理器602执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
本申请上述实施例中，处理器的具体工作过程，可参见对应的方法实施例内容，此处不再赘述。
申请的实施例中，处理器对存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据所依据的规则是：针对当前行的存储单元的一个存储位输入的写数电压之后，不立即对该行的存储单元的下一个存储位执行数据写入操作，而是针对后一行的存储单元的一个存储位输入写数电压，再对该行的存储单元的下一个存储为执行数据写入操作，这样一来，本次针对当前行的存储单元的下一个存储位输入的写数电压即可进行调整，将后一行的存储单元的一个存储位输入的写数电压所造成的电压偏移调整掉，保证对当前行的存储单元的输入的写数电压的准确性，解决了现有的存储阵列写入数据的过程中，由于后一行的存储单元写入数据时施加的写数电压，对前一行的存储单元的写数电压造成影响，进而导致到无法正常读取存储阵列中存储的数据的问题。
本申请另一实施例还公开了一种数据写入系统，包括：由多个存储单元组成的存储阵列写入数据、以及与上述任意一个实施例所述的数据写入装置，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据。
本实施例中，数据写入装置的具体工作过程可参见对应图2的实施例，此处不再赘述。
专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种数据的写入方法，其特征在于，用于对由多个存储单元组成的存储阵列写入数据，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据；所述方法包括：
对所述存储阵列中首行的存储单元的低位写入数据；
采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；
对所述存储矩阵中尾行的存储单元的高位写入数据。
2.根据权利要求1所述的方法，其特征在于，所述存储矩阵中的存储单元用于存储2位数据，则所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，包括：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
3.根据权利要求1所述的方法，其特征在于，所述存储矩阵中的存储单元用于存储3位数据，则所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，包括：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
4.一种数据的写入装置，其特征在于，用于对由多个存储单元组成的存储阵列写入数据，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据；所述装置包括：
第一写入单元，用于对所述存储阵列中首行的存储单元的低位写入数据；
第二写入单元，用于采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；
第三写入单元，用于对所述存储矩阵中尾行的存储单元的高位写入数据。
5.根据权利要求4所述的装置，其特征在于，所述存储矩阵中的存储单元用于存储2位数据，所述第二写入单元执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
6.根据权利要求4所述的装置，其特征在于，所述存储矩阵中的存储单元用于存储3位数据，所述第二写入单元执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
7.一种数据的写入装置，其特征在于，包括：存储器和处理器，其中，
所述存储器用于存储计算机可读程序；
所述处理器执行所述存储器中的程序时，具体用于：对所述存储阵列中首行的存储单元的低位写入数据；采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述预设规则为：对所述存储矩阵中当前行的存储单元的前后存储位的写入中间过程是：对所述存储矩阵的后一行的存储单元的存储位写入数据；对所述存储矩阵中尾行的存储单元的高位写入数据。
8.根据权利要求7所述的数据的写入装置，其特征在于，所述存储矩阵中的存储单元用于存储2位数据，所述处理器执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第一顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第一顺序为：后一行的存储单元的低位、和当前行的存储单元的高位的先后写入顺序。
9.根据权利要求7所述的数据的写入装置，其特征在于，所述存储矩阵中的存储单元用于存储3位数据，所述处理器执行所述采用预设规则，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据时，用于：
按照第二顺序，分别对所述存储阵列中的除首行的存储单元的低位和尾行的存储单元的高位之外的存储单元的存储位写入数据，其中，所述第二顺序为：后一行的存储单元的低位、当前行的存储单元的中位以及前一行的存储单元的高位的先后写入顺序。
10.一种数据写入系统，其特征在于，包括：由多个存储单元组成的存储阵列写入数据、和如权利要求7-9中任意一项所述的数据写入装置，其中，所述存储阵列包括至少2行存储单元，且每行至少包括2个存储单元，所述存储单元用于存储至少2位数据。
CN201810550228.6A 2018-05-31 2018-05-31 数据的写入方法及相关设备 Pending CN108777154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810550228.6A CN108777154A (zh) 2018-05-31 2018-05-31 数据的写入方法及相关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810550228.6A CN108777154A (zh) 2018-05-31 2018-05-31 数据的写入方法及相关设备

Publications (1)

Publication Number Publication Date
CN108777154A true CN108777154A (zh) 2018-11-09

Family

ID=64028293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810550228.6A Pending CN108777154A (zh) 2018-05-31 2018-05-31 数据的写入方法及相关设备

Country Status (1)

Country Link
CN (1) CN108777154A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154452A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 闪存器件及编程方法
CN107564566A (zh) * 2016-06-30 2018-01-09 东芝存储器株式会社 存储系统及写入方法
CN107919156A (zh) * 2016-10-11 2018-04-17 旺宏电子股份有限公司 存储器元件及其应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154452A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 闪存器件及编程方法
CN107564566A (zh) * 2016-06-30 2018-01-09 东芝存储器株式会社 存储系统及写入方法
CN107919156A (zh) * 2016-10-11 2018-04-17 旺宏电子股份有限公司 存储器元件及其应用

Similar Documents

Publication Publication Date Title
US10607708B2 (en) Operation method of nonvolatile memory device and storage device
US11696441B2 (en) Memory system
US9846643B2 (en) Methods for maintaining a storage mapping table and apparatuses using the same
US20180286495A1 (en) Nonvolatile memory storage system
CN108735253B (zh) 非易失性存储器存储系统
GB2599061A (en) Block mode toggling in data storage system
US20200278800A1 (en) Deterministic read disturb counter-based data checking for nand flash
US10628081B2 (en) Managing internal command queues in solid state storage drives
US20140059404A1 (en) Memory control device, memory device, information processing system and memory control method
CN105528299B (zh) 读取命令排程方法以及使用该方法的装置
KR20090079037A (ko) 프로그램 시작 전압을 조절하는 불휘발성 메모리 장치,그것의 프로그램 방법, 그리고 그것을 포함하는 메모리시스템
US10168951B2 (en) Methods for accessing data in a circular block mode and apparatuses using the same
US11270749B2 (en) Storage device and method for operating storage device
US9336843B2 (en) Program-disturb decoupling for adjacent wordlines of a memory device
US20150039805A1 (en) System and Method to Emulate an Electrically Erasable Programmable Read-Only Memory
JP2020155052A (ja) メモリシステムおよび制御方法
CN105869677A (zh) 用于内部执行读取-验证操作的存储器装置及其操作方法和存储器系统
CN110660436B (zh) 半导体存储装置及存储器控制器
KR20160052277A (ko) 반도체 장치 및 이의 동작 방법
US9195406B2 (en) Operation management in a memory device
US9852068B2 (en) Method and apparatus for flash memory storage mapping table maintenance via DRAM transfer
US20190333586A1 (en) Storage device including nonvolatile memory device and controller
CN108777154A (zh) 数据的写入方法及相关设备
US20160306569A1 (en) Memory system
US11450397B2 (en) Memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181109