CN108768345A - 一种用于自适应滤波器硬件设计的字长选择方法 - Google Patents

Abstract

一种用于自适应滤波器硬件设计的字长选择方法。所述方法用一个描述字长与系统超量均方误差的理论模型去预测在不同的字长组合下VSS‑TDNLMS算法的超量均方误差EMSE，同时将硬件资源参数化优化，评估在不同中间变量配置下可以实现预期性能的硬件资源的大小，然后选取几个满足超量均方误差的消耗尽量少硬件资源的字长组合作为备选字长组合；对备选字长组合进行片上逻辑综合，最终选择消耗硬件资源最少的字长组合作为字长配置方案。

Description

一种用于自适应滤波器硬件设计的字长选择方法

技术领域

本发明涉及一种用于自适应滤波器硬件设计的字长选择方法。

背景技术

自适应滤波器广泛应用于系统辨识，自适应均衡，自适应回波抵消，以及噪声消除等。许多自适应滤波算法都基于最小均方法，即least mean square，缩写为LMS。变换域归一化LMS算法(TDNLMS)由于其降低了输入协方差矩阵的特征值扩散度，相较于传统LMS算法，大大提高了其收敛速度。另外一类可变步长类LMS(VSS-LMS)算法能进一步提高收敛速度，同时能够减少稳态失调。可变步长变换域归一化(VSS-TDNLMS)算法是最近研究出来的一种先进新型自适应滤波算法，其在信道检测应用中的结构框图如图1所示。输入信号x(n)＝[x(n),x(n-1),…,x(n-L+1)]^T同时输入一个由脉冲响应向量构成的未知系统，和一个具有权向量w(n)＝[w₀(n),...,w_L-1(n)]^T构成的自适应滤波器。系统的输出信号假设被测量噪声η(n)污染，因此，形成的期望信号为，

d(n)＝(w*)^Tx(n)+η(n) (1)

自适应的滤波器通过调整权重向量w(n)以减少预测误差，

e(n)＝d(n)-w^T(n)x(n) (2)

TDNLMS算法中，它的更新方程为，

e(n)＝d(n)-W^T(n)X(n) (3)

W(n+1)＝W(n)+μ(n)Λ^-1X(n)e(n) (4)

其中，W(n)＝Cw(n)＝[W_C,1(n),W_C,2(n),…,W_C,L(n)]^T是变换域的权重向量，C是一个L×L正交变换，X(n)＝Cx(n)＝[X₁(n),X₂(n),…,X_L(n)]^T是变换后的输入信号，为按元素的归一化矩阵，其中ε_i(n)是变换后的第i个信号能量，μ(n)代表步长。在VSS-TDNLMS中，其可变步长可表示为两种模式切换，最大步长模式(MSM)和噪声限制模式(NCM)，如下，

长期剩余误差λ(n)和短期剩余误差可以根据式(6a)和式(6b)估算出来去判断收敛条件，是EMSE瞬时值, 是噪声方差。β∈(0,1),均为遗忘因子。T是两种模式切换的临界值，μ_max是步长的最大值，α，γ为算法参数。

正是由于类LMS算法的高效性和结构简易性，基于LMS算法的硬件实现越来越受到人们的重视。众所周知，在数字电路设计中，为了减少硬件复杂度，绝大多数的设计都采用定点计算。在定点计算实现过程中，经过乘法运算的中间变量为了避免字长的增长需要进行凑整运算。这样就带来了如何决定各参数字长，使其既满足预期性能，又能避免字长无限增长，满足硬件资源消耗最少要求的问题。针对这样的问题，硬件工程师往往需要通过大量的仿真实验才可以找到最适合的不同参数的字长配置，这样必须消耗大量时间。针对LMS算法，有学者对其舍入误差进行了研究，如C.Chrisos,and B.Liu,“A roundoff erroranalysis of the LMS adaptive algorithm”及M.Andrews and R.Fitch,“Finite wordlength arithmetic computational errors on the LMS adaptive weights”。Ghanassi等人研究了有限字长下的LMS算法稳定状态下的误差。目前，还缺乏针对VSS-TDNLMS这种具有先进性能算法在有限字长实现情况下的性能研究，更缺乏一种针对基于高性能类LMS算法的自适应滤波器设计选择字长的方法。

发明内容

本发明的目的是克服现有技术的缺点，提出一种用于高性能自适应滤波器的字长选择方法。本发明针对可变步长变换域归一化的LMS算法的字长选择进行优化处理，采用一个描述字长与系统超量均方误差的理论模型去预测在不同的字长组合下VSS-TDNLMS算法的超量均方误差EMSE，同时将硬件资源参数化优化，评估在不同中间变量配置下可以实现预期性能的硬件资源的大小，然后选取几个满足超量均方误差的消耗尽量少硬件资源的字长组合作为备选字长组合；对备选字长组合进行片上逻辑综合，最终选择消耗硬件资源最少的字长组合作为字长配置方案。

字长与自适应滤波器性能的关系可如下式表示：

式中，J_*为理想自适应滤波器的超量均方误差EMSE，J_Q为受字长影响的超量均方误差EMSE。为量化引起的噪声；

D_x＝Λ^-1，

为按元素的归一化矩阵，其中ε_i(n)是变换后的第i个信号能量，R_XX为X(n)的自相关矩阵，Tr(·)为迹算子， 为的特征值， 为μ量化误差，为D_x的量化误差。δ和α为算法参数。

字长与自适应滤波器性能的关系表达式基于以下假设：

(1)μ(n)和输入信号及误差相对独立；

(2)x(n)是独立分布的高斯随机信号，其协方差矩阵为R_XX；

(3)W(n)、x(n)和η(n)统计上相对独立；

(4)D_X和ε_i(n)中的元素和W(n)以及x(n)不相关。

其中，μ(n)为VSS-TDNLMS算法收敛步长，x(n)为输入信号，W(n)为变换域的权向量，diag[*]表示对角矩阵，ε_i(n)表示变换域第i个信号的能量，n表示第n个时刻。消耗的硬件资源可以参数化表示并且预估，例如计算需要的乘法器，除法器，加法器对应不同的输入/输出字长的复杂度可以通过数据手册或者基本逻辑综合表示，消耗的整体硬件资源可由如下表达式预估：

式中，C_total为消耗的所有硬件资源，为每个计算模块消耗的硬件资源。

这样，通过预估的消耗相对较少的硬件资源找到最优字长配置，这种配置满足有限字长理论模型计算下的性能要求；进而，硬件工程师选择几个最优字长组合备选方案进行逻辑综合，便可以大大减少确定最优字长组合的时间。

本发明具体步骤如下：

1、预测不同字长组合下VSS-TDNLMS算法的超量均方误差

按照惯例，在定点型数字系统实现中，舍入误差过程可以看作一个均匀量化过程，假设输入是u，则它量化之后的值为Q(u)。对于一个b加符号位的符号数，它的量化步长为Δ＝2^-b。如果量化步长Δ足够小，则它的量化误差与输入信号不相关，同时舍入误差过程能够建模成一个零平均值，方差为σ²＝2^-2b/12的高斯处理过程。经过量化处理后VSS-TDNLMS算法的主要方程可表示为：

e'(n)＝d'(n)-Q_y(W′^T(n)X′(n)) (8)

其中，是的量化误差，和分别是X(n)和W(n)的量化误差向量，δ_i(n)是的量化误差，为量化后的值，e'(n)为e(n)量化后的值，X_i′(n)为X_i(n)量化后的值，X_i(n)为正交变换后的第i个输入信号。

然后分析有效字长下的VSS-TDNLMS算法的超量均方误差EMSE。按照惯例，分析类LMS算法的超量均方误差EMSE基于以下假设：

(1)μ(n)和输入信号及误差相对独立；

(2)x(n)是独立分布的高斯随机信号，其协方差矩阵为R_XX；

(3)W(n)，x(n)和η(n)统计上相对独立；

(4)D_X和ε_i(n)中的元素和W(n)以及x(n)不相关。

令W_O和W′(n)为有限字长下的变换域的维纳方程解和权向量，因此权向量误差向量为：

v'(n)＝W′(n)-W_O＝(W(n)-W_O)+δ_W(n)＝v(n)+δ_W(n) (12)

v(n)是无线字长运算下的权向量误差，δ_W(n)是由有限字长引起的额外误差。因为δ_W(n)和v(n)不相关，因此可得其中

所以，在有限字长影响下的VSS-TDNLMS的超量均方误差EMSE为

其中,J_*为理想自适应滤波器的超量均方误差EMSE，Ξ_vv(∞)＝E[v(∞)v^T(∞)]，J_Q为受字长影响的超量均方误差EMSE。

经过计算：

其中：为量化引起的噪声；

R_XX为X(n)的自相关矩阵，Tr(·)为迹算子，

D_x＝Λ^-1，

为的特征值， 为μ量化误差，为D_x的量化误差，δ和α为算法参数。

因此：

2、评估不同字长组合下消耗的硬件资源

本发明中，为了评估不同字长组合下消耗的硬件资源，需要设计VSS-TDNLMS算法的具体硬件实施结构。为了方便硬件实施，便于流水线设计，本发明把一些寄存器加入到VSS-TDNLMS算法的权向量更新公式W(n+1)＝W(n)+μ(n)Λ^-1X(n)e(n)中，这样VSS-TDNLMS算法的硬件实现将分为五个计算模块，然后评估每个计算模块消耗的硬件资源。

式中，C_total为消耗的所有硬件资源，为每个计算模块消耗的硬件资源。

3、选择几个满足给定超量均方误差且消耗得尽量少的硬件资源的字长组合作为备选字长组合；

由于本发明提出的优化字长方法未考虑硬件实现时的片上逻辑优化，本发明需要选取几个可以取得预期性能且消耗硬件资源相对较少的字长配置备选方案进行下一步的逻辑综合。需要说明的是，进行数字电路设计的不同商业软件均可以提供逻辑综合，本发明针对FPGA设计，采用的是Xilinx公司Vivado软件进行逻辑综合。

4、对步骤3挑选出来的几个备选字长组合进行片上逻辑综合，最终选择消耗硬件资源最少同时又能满足性能要求的的字长组合作为字长配置方案。

综上所述，本发明针对高性能自适应滤波器设计的字长选择方法总结如下：

(1)根据式预测不同字长组合下的自适应滤波器算法的超量均方误差，评价其对应的性能；

(2)根据式估计不同字长组合下消耗的硬件资源；

(3)选择几个满足超量均方误差的消耗尽量少硬件资源的字长组合作为备选字长组合；

(4)对备选字长组合进行片上逻辑综合，最终选择消耗硬件资源最少的字长组合作为字长配置方案。

附图说明

图1自适应滤波器应用于信道检测的结构框图；

图2VSS-TDNLMS算法的硬件实现框图；

图3字长选择步骤；

图4模块1计算X_i(n)的硬件实现框图；

图5模块2硬件实现框图；

图6模块3硬件实现框图；

图7模块4硬件实现框图；

图8模块5硬件实现框图；

图9预测的EMSE vs预估的硬件复杂度用LUTs表示，每一个点代表一个字长组合；

图10实际EMSE vs实际综合之后的硬件复杂度用LUTs表示，每一个点代表一个字长组合。

具体实施方式

下面通过具体实施方式对本发明作进一步说明。

如图3所示，本发明针对基于VSS-TDNLMS算法的自适应滤波器硬件的字长选择方法的实施例包括如下步骤：

1、根据式(14)计算受字长影响的VSS-TDNLMS算法的超量均方误差；

2、根据式(15)计算所有电路消耗的硬件资源；

式中，C_total为所有电路模块消耗的硬件资源，为每个计算模块消耗的硬件资源。

基于VSS-TDNLMS算法的自适应滤波器可以分模块流水线实现，如图2所示。已知各参数的整数位字长，需要决定满足一定性能情况下消耗最小硬件资源的各分数位所需字长。评估硬件资源的消耗又取决于硬件实现的平台。本实施例基于FPGA平台的硬件实现，消耗的主要硬件资源为计算单元和存储单元。一个简单的评估方法是只计算其运算单元所消耗的硬件资源，因此可以用消耗了多少全加器(FA)的办法去评估硬件资源。存储单元往往和字长有关，因此可以忽略存储单元，以方便统计总体消耗的硬件资源。需要注意的是，如果没有进行实际的逻辑综合，片上路由和片上分配约束对硬件资源的影响是很难预测的。因此，为了简便的描述本发明方法，只选择用消耗了多少计算单元去评估消耗了多少总体硬件逻辑。各单元模块电路以及消耗的硬件资源汇总如下。本发明也适用于其他硬件开发平台进行自适应滤波器的设计。

如图2所示，将基于VSS-TDNLMS算法的自适应滤波器分为5个计算模块：模块1、模块2、模块3、模块4和模块5，每个模块消耗的硬件资源计算如下：

模块1：此模块实现L点DCT变换，L为输入信号长度，DCT为离散预选变换，x(n)＝[x₀(n),...,x_L-1(n)]^T为输入信号，基于IIR滤波器结构的DCT变换计算公式如下：

其中，c_i＝2/L，i＝0,…,L-1。

图4为计算X_i(n)的电路结构，总体而言，整个模块1消耗5(L-1)+2加法器和2(L-1)+1乘法器，D为寄存器。由三角形表示的常数乘法运算的常数系数可以用SOPOT系数表示，这样常数乘法运算可以用移位和加法运算实现。

表1列出了各DCT常数参数的SOPOT系数表示。

表1.DCT变换中各参数的14位SOPOT表示

模块2：此模块负责计算信号能量和更新步长，包括能量计算单元和步长更新单元。此模块2由加法器、乘法器、比较器和寄存器组成，如图5所示。总体而言，能量计算单元消耗L个普通乘法器，L个常数乘法器和2L个加法器，这里将减法器看作加法器。步长更新单元需要消耗1个比较器，1个乘法器，4个加法器。X_i(n)首先自身相乘，得到的结果与ε_i(n)相减，得到的差值和常系数α相乘，然后再和ε_i(n)进行相加运算，经过1个时钟的寄存器缓存得到ε_i(n+1)。和λ(n)分别和常数和(1-β)相乘，同时e(n)经过乘法器得到e²(n)，其结果和相减，相减得到的差分别经过常数乘子和β/2，之后得到的结果分别和及λ(n)(1-β)相加，然后经过寄存器，下一个时钟得到和λ(n+1)。模块中，为了计算步长μ(n)，需要λ(n)和常数因子αγ相乘，相乘得到的积和α相加，相加得到的和送入比较器得到步长μ(n)。同时，模块2中的所有常数乘法为了方便实现，均由SOPOT系数运算实现，其具体如表2所示，SNC为信噪比。

表2.VSS-TDNLMS算法中所用参数的11位SOPOT表示

模块3：模块3负责功率归一化计算，它实现了的计算，为计算权向量做准备。它需要L个乘法器和L个除法器。与首先经过除法器，其结果和步长μ(n)相乘得到f_i(n)。对于FPGA实现，本发明采用集成硬件乘法器和除法器的IP核去实现乘法运算和除法运算。模块3的硬件结构如图6所示。

模块4：模块4负责更新权向量。它需要消耗L个乘法器和L个加法器。F_i(n-D)和e(n-D)首先直接相乘，其结果和W_i(n-D)相加，经过一级寄存器缓存，得到W_i(n+1)。它的硬件结构如图7所示。

模块5：模块5负责计算预估误差。它需要消耗L个标准乘法器，和一个加法树结构去实现误差的计算。W_i(n)和X_i(n)以及d(n)送入加法树，经过诺干个寄存器得到e(n-D)，它的硬件结构如图8所示。

FPGA中最基本的单元为查找表LUT,可以根据数据手册或者简单的逻辑综合，将这些计算单元的硬件复杂度等价表述为消耗了查找表LUTs的数量。为了选择最优的字长组合，从一个组合范围足够大的组合内随机选取M_X,i,M_W,i,M_f,i,M_μ和M_e的组合，然后根据式(15)和式(14)分别去评估所消耗的硬件资源和超量均方误差EMSE。

3、选择几个满足超量均方误差且消耗得尽量少的硬件资源的字长组合进行逻辑综合，作为备选字长组合；

4、选出既符合给定性能要求，消耗硬件资源最小的备选字长组合为最优字长配置方案。

对本发明实施例各步骤的验证结果如下：

步骤1、预测不同字长组合下算法的超量均方误差

验证试验中，本发明假设x_i(n)和X_i(n)的字长都为14位，式(14)其他参数的不同组合范围为10位到15位。

对于每一个字长组合，该实施例可以计算其不同字长组合情况下的预期性能，根据式(14)，调出满足性能要求的不同字长组合。

步骤2、评估不同字长组合下消耗的硬件资源

该实施例可以评估出这些满足性能要求的字长组合所消耗的硬件资源，由查找表LUTs表示，根据式(15)可得出。

图9表示了预估的资源对应的超量均方误差EMSE的理论值。每一个点代表了一个字长组合，从图9中可以找到每一个超量均方误差EMSE理论值对应的消耗硬件资源最少的字长组合，由箭头标注。

步骤3、选择几个满足超量均方误差且消耗得尽量少的硬件资源的字长组合；

例如，当超量均方误差EMSE为-31.26dB时,由图9中圆圈标注的点所示，这些点均可达到-31.26dB。由圆圈标注的这些点中消耗的硬件资源相对较少的点为22123LUTs，22168LUTs，22201LUTs，并且它们对应的字长组合分别为M_μ＝10bits,M_μ＝11bits,M_μ＝12bits

步骤4、对潜在的备选字长组合进行片上逻辑综合，最终选择消耗硬件资源最少的字长组合；

对三组不同字长组合进行最后的逻辑综合，发现它们消耗的硬件资源分别为22110LUTs,22152LUTs，22189LUTs。所以，最终选择字长为M_μ＝10bits,的组合。

为了检查理论验证值，本发明进行蒙特卡罗仿真模拟，且每一个字长的不同组合均在FPGA上实现，其结果如图10所示。由图9和图10可知，无论是理论值，还是实验值，不同的EMSE值都具有一个类似的趋势，均可以在不同的超量均方误差EMSE值的约束下找到最小硬件资源的字长组合。所以，本发明可以用来指导硬件设计人员在设计自适应滤波器时如何选择字长，以保证消耗最少硬件资源。图9和图10所示，理论值和实验值之间有一个误差，这个误差可以用一个“矫正因子”来弥补。

Claims (3)

1.一种用于自适滤波器硬件设计的字长选择方法，其特征在于，所述的方法采用一个描述字长与系统超量均方误差的理论模型去预测在不同的字长组合下VSS-TDNLMS算法的超量均方误差EMSE，同时将硬件资源参数化优化，评估在不同中间变量配置下可以实现预期性能的硬件资源的大小，然后选取几个满足超量均方误差的消耗尽量少硬件资源的字长组合作为备选字长组合；对备选字长组合进行片上逻辑综合，最终选择消耗硬件资源最少的字长组合作为字长配置方案。

2.按照权利要求1所述的字长选择优化方法，其特征在于，所述的理论模型为：

式中，J_*为理想自适应滤波器的超量均方误差EMSE，J_Q为受字长影响的超量均方误差EMSE；为量化引起的噪声；

D_x＝Λ^-1，

为按元素的归一化矩阵，其中ε_i(n)是变换后的第i个信号能量，R_XX为X(n)的自相关矩阵，Tr(·)为迹算子， 为的特征值， 为μ量化误差，为D_x的量化误差，δ和α为算法参数。

3.按照权利要求1所述的字长选择优化方法，其特征在于，根据下式估计不同字长组合下消耗的硬件资源：

式中，C_total为消耗的所有硬件资源，为每个计算模块消耗的硬件资源。