CN108766374A - 移位暂存器 - Google Patents

Abstract

本发明公开一种移位暂存器，应用于显示面板中，该显示面板具有第一工作频率，该移位暂存器包含第1级移位暂存电路，于该第1级移位暂存电路包含上拉控制单元、驱动单元、第一下拉单元、下拉控制单元以及第二下拉单元。本发明的移位暂存器，至少第1级移位暂存电路接收第一交流电压及第二交流电压，第一交流电压和第二交流电压可各自被调整，使得上拉控制单元中第一晶体管的栅源极电压为可调整的电压。这样一来，当由于生产制程的些许差异而导致第1级移位暂存电路的漏电流较高时，均可通过调整第一交流电压与第二交流电压来抑制漏电流，使得漏电流被控制在较低水准，提升了移位暂存器的寿命。

Description

移位暂存器

技术领域

本发明涉及一种移位暂存器，尤其涉及一种可降低漏电流的移位暂存器。

背景技术

近来，各种液晶显示器的产品已经相当地普及。为了有效地提高液晶显示器的可视面积，适用于窄边框的显示面板技术不断地被提出。举例而言，以栅极驱动器电路来说，双边单驱移位暂存器电路架构与共享式(Co-used)移位暂存器架构均可见应用于窄边框的显示面板中。现有的移位暂存器中，前几级(至少第1级)移位暂存电路一般接受起始脉冲信号VST来驱动相对的晶体管，从而该晶体管的栅源极电压Vgs为恒定值。由于生产制程中的些许差异或者使用环境的温度差异，使得该晶体管即使在相同的栅源极电压Vgs下也可能出现漏电流不同的现象，导致现有移位暂存器的前几级移位暂存电路可能出现漏电流较大且无法调整的情况，影响液晶显示器的电性表现。

发明内容

本发明的目的在于提供一种移位暂存器，以解决现有技术中移位暂存器中前几级移位暂存电路因生产制程或使用环境而可能出现漏电流较大且无法调整导致显示面板的电性表现受到影响的问题。

为了达到上述目的，本发明提出一种移位暂存器，应用于显示面板中，该显示面板具有第一工作频率，该移位暂存器包含第1级移位暂存电路，该第1级移位暂存电路包含：

上拉控制单元，具有第一端、第二端及第一控制端，该第一控制端用以接收第一交流电压，该第一端用以接收第二交流电压，该第一交流电压及该第二交流电压的更新频率等于该第一工作频率；

驱动单元，具有第三端、第四端及第二控制端，该第三端用以接收第1级时钟脉冲信号，该第四端用以作为该第1级移位暂存电路的输出端，该第二控制端电性耦接于该上拉控制单元；

第一下拉单元，电性耦接该驱动单元的该第二控制端以及该第四端，且该第一下拉单元用以接收该第1级移位暂存电路的后m级移位暂存电路输出的第(1+m)级栅极驱动信号及第一系统低电位，m为正整数，该第一下拉单元用于根据该第(1+m)级栅极驱动信号而决定是否将该输出端及该第二控制端下拉至该第一系统低电位；

下拉控制单元，电性耦接该驱动单元的该第二控制端，且该下拉控制单元接收第一频率信号及第二系统低电位，该第二系统低电位低于该第一系统低电位，该下拉控制单元用以提供下拉控制信号并根据该第二控制端的电平来决定该下拉控制信号的状态；以及

第二下拉单元，电性耦接该下拉控制单元、该第二控制端及该输出端，且该第二下拉单元接收该第一系统低电位及该第二系统低电位，该第二下拉单元用于根据该下拉控制信号的状态而决定是否将该第二控制端下拉至该第二系统低电位，以及决定是否将该输出端下拉至该第一系统低电位。

作为可选的技术方案，该上拉控制单元包含第一开关，该第一开关为第一晶体管，该第一晶体管的栅极为该第一控制端，该第一晶体管的源极为该第一端，该第一晶体管的漏极为该第二端。

作为可选的技术方案，该驱动单元包含第二开关，该第二开关为第二晶体管，该第二晶体管的源极为该第三端，该第二晶体管的漏极为该第四端，该第二晶体管的栅极为该第二控制端。

作为可选的技术方案，该第一下拉电路包含第三开关及第四开关，该第三开关的第一端电性耦接于该第二控制端，该第三开关的第二端电性耦接于该第一系统低电位，该第三开关的控制端用以接收该第(1+m)级栅极驱动信号，该第四开关的第一端电性耦接于该输出端，该第四开关的第二端电性耦接于该第一系统低电位，该第四开关的控制端用以接收该该第(1+m)级栅极驱动信号。

作为可选的技术方案，该下拉控制单元包含第五开关、第六开关、第七开关及第八开关，该第五开关的第一端用以接收该第一频率信号，该第五开关的第一端耦接该第五开关的控制端，该第七开关的第一端电性耦接该第五开关的第一端以接收该第一频率信号，该第七开关的控制端电性耦接该第五开关的第二端，该第七开关的第二端用以将该第七开关的第一端所接收的该第一频率信号输出为该下拉控制信号，该第六开关的第一端电性耦接于该第五开关的第二端，该第六开关的第二端用以电性耦接于该第二系统低电位，该第六开关的控制端电性耦接于该第二控制端，该第八开关的第一端电性耦接该第七开关的第二端，该第八开关的第二端电性耦接该第二系统低电位，该第八开关的控制端电性耦接该第二控制端。

作为可选的技术方案，该第二下拉单元包含第九开关及第十开关，该第九开关的第一端电性耦接该第二控制端，该第九开关的第二端电性耦接该第二系统低电位，该第九开关的控制端用以接收该下拉控制信号，该第十开关的第一端电性耦接该输出端，该第十开关的第二端电性耦接该第一系统低电位，该第十开关的控制端用于接收该下拉控制信号。

作为可选的技术方案，该移位暂存器包含第2级移位暂存电路，该第2级移位暂存电路为该第1级移位暂存电路的下一级移位暂存电路，该第2级移位暂存电路的上拉控制单元接收第三交流电压及第四交流电压。

作为可选的技术方案，该第一交流电压的时序与该第二交流电压的时序相同。

作为可选的技术方案，定义该第一交流电压在低准位时为第一低准位A1，定义该第二交流电压在低准位时为第二低准位A2，两者满足：-10V＜A1-A2＜5V。

作为可选的技术方案，m为3。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明的移位暂存器的示意图；

图2为本发明的第1级移位暂存电路的示意图。

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。

请参考图1及图2。图1为本发明的移位暂存器的示意图；图2为本发明的第1级移位暂存电路的示意图。本发明的移位暂存器1000可应用于具有GOA架构的显示器中，显示器可包含显示面板。显示面板具有第一工作频率F1，例如为60Hz、120Hz、144Hz、240Hz等，换句话说，本发明可适用于高频显示面板及低频显示面板。如图1所示，移位暂存器1000包含第1级移位暂存电路100、第2级移位暂存电路200、第3级移位暂存电路300……第n-1级移位暂存电路400及第n级移位暂存电路500。

如图2所示，本发明中，第1级移位暂存电路100包含上拉控制单元110、驱动单元120、第一下拉单元130、下拉控制单元140以及第二下拉单元150。上拉控制单元110具有第一端、第二端及第一控制端，第一控制端用以接收第一交流电压AC1，第一端用以接收第二交流电压AC2，第一交流电压AC1可与第二交流电压AC2相同或不同，且第一交流电压AC1及第二交流电压AC2的更新频率F2等于显示面板的第一工作频率F1。实际操作中，第一交流电压AC1与第二交流电压AC2的时序可相同或不同。定义第一交流电压AC1在低准位时为第一低准位A1，定义第二交流电压AC2在低准位时为第二低准位A2，则第一低准位A1与第二低准位A2满足：-10V＜A2-A1＜5V。

本实施例中，上拉控制单元110可为第一开关T11，第一开关T11具有上述第一端、第二端及第一控制端。实际操作中，第二开关T11为第一晶体管T11，第一晶体管T11的源极为上述第一端，第一晶体管T11的栅极为上述第一控制端，第一晶体管T11的漏极为上述第二端。

如图2所示，驱动单元120具有第三端、第四端及第二控制端，第三端用以接收第1级时钟脉冲信号HC[1]，第四端用以作为第1级移位暂存电路100的输出端out[1]以输出第1级移位暂存电路100的第1级栅极驱动信号G[1]，第二控制端电性耦接于上拉控制单元110。本实施例中，驱动单元120可为第二开关T21，第二开关T21具有上述第三端、第四端及第二控制端。本实施例中，第二开关T21为第二晶体管T21，第二晶体管T21的源极为上述第三端，第二晶体管T21的栅极为上述第二控制端，第二晶体管T21的漏极为上述第四端。本实施例中，上拉控制单元110的第二端电性耦接于第二开关T21的第二控制端，用以将接收到的第一交流电压AC1与第二交流电压AC2的电压差输出为第1级移位暂存电路100的第一控制信号Q[1]，并传送至第二开关T21的第二控制端。

如图2所示，第一下拉单元130用以依据第(1+m)级栅极脉冲信号G[1+m]而决定是否将第1级移位暂存电路100的输出端out[1]的电平以及第二开关T21的第二控制端下拉至第一系统低电位VSS。第一系统低电位VSS为栅极低电压电平，本实施例中，第一系统低电位VSS为-6V。本实施例中，第一下拉单元130电性耦接第二开关T21的第四端(即第1级移位暂存电路100的输出端out[1])及第二开关T21的第二控制端，此外，第一下拉单元130接收第1级移位暂存电路的后m级移位暂存电路输出的第(1+m)级栅极驱动信号G[1+m]，m为正整数。

本实施例中，第一下拉单元130包含第三开关T41和第四开关T31。第三开关T41具有第一端、第二端及控制端，第三开关T41的第一端电性耦接于第二开关T21的第二控制端，第三开关T41的第二端电性耦接于第一系统低电位VSS，第三开关T41的控制端用以接收第1级移位暂存电路的后m级移位暂存电路输出的第(1+m)级栅极驱动信号G[1+m]，m为正整数。因此，当第(1+m)级栅极驱动信号G[1+m]为致能期间时，第三开关T41用以根据第(1+m)级栅极脉冲信号G[1+m]将第二开关21的第二控制端下拉至第一系统低电位VSS。

第四开关T31具有第一端、第二端及控制端。第四开关T31的第一端电性耦接于第1级移位暂存电路100的输出端out[1]，第四开关T31的第二端电性耦接于第一系统低电位VSS，第四开关T31的控制端用以接收第1级移位暂存电路的后m级移位暂存电路输出的第(1+m)级栅极驱动信号G[1+m]。因此，当第(1+m)级栅极驱动信号G[1+m]为致能期间时，第四开关T31用以根据第(1+m)级栅极脉冲信号G[1+m]将第1级移位暂存电路100的输出端out[1]的电平下拉至第一系统低电位VSS。

实际操作中，m例如为3，则第三开关T41的控制端及第四开关T31的控制端均接收第1级移位暂存电路的后3级移位暂存电路(即第4级移位暂存电路)输出的第4级栅极驱动信号G[4]，并根据第4级栅极驱动信号G[4]决定是否将第二开关T21的第二控制端及第1级移位暂存电路100的输出端out[1]的电平下拉至第一系统低电位VSS。

本实施例中，第三开关T41为第三晶体管T41，第四开关T31为第四晶体管T31。其中，第三开关T41的第一端为第三晶体管T41的源极，第三开关T41的第二端为第三晶体管T41的漏极，第三开关T41的控制端为第三晶体管T41的栅极。第四开关T31的设定与第三开关T41类似，不另赘述。当第(1+m)级栅极驱动信号G[1+m]为致能期间时，第三晶体管T41及第四晶体管T31将被致能，并将第二晶体管T21的第二控制端以及第1级移位暂存电路100的输出端out[1]的电平均下拉至第一系统低电位VSS。

如图2所示，下拉控制单元140与第二下拉单元150电性耦接，下拉控制单元140用以提供下拉控制信号P[1]至第二下拉单元150，并依据驱动单元120(具体为第二开关T21的第二控制端)的电平来决定下拉控制信号P[1]的状态。下拉控制单元140电性耦接第二开关T21的第二控制端，下拉控制单元140还用以接收第一频率信号LC及第二系统低电位VSSQ，其中，第二系统低电位VSSQ为栅极低电压电平，且第二系统低电位VSSQ低于第一系统低电位VSS，本实施例中，第二系统低电位例如为-9.75V。

本实施例中，第二下拉单元150可包含第五开关T51、第六开关T52、第七开关T53及第八开关T54。如图2所示，第五开关T51具有第一端、第二端及控制端，第五开关T51的第一端用以接收第一频率信号LC，且第五开关T51的第一端电性耦接第五开关T51的控制端。第七开关T53具有第一端、第二端及控制端，第七开关T53的第一端电性耦接第五开关T51的第一端及控制端以接收上述第一频率信号LC，第七开关T53的控制端电性耦接于第五开关T51的第二端，第七开关T53的第二端用以将第七开关T53的第一端所接收的第一频率信号LC输出为下拉控制信号P[1]。第六开关T52具有第一端、第二端及控制端，第六开关T52的第一端电性耦接于第五开关T51的第二端，第六开关T52的第二端用以电性耦接第二系统低电位VSSQ，而第六开关T52的控制端电性耦接于第二开关T21的第二控制端。第八开关T54具有第一端、第二端及控制端，第八开关T54的第一端电性耦接第七开关T53的第二端，第八开关T54的第二端电性耦接第二系统低电位VSSQ，而第八开关T54的控制端电性耦接于第二开关T21的第二控制端。

本实施例中，第五开关T51为第五晶体管T51，第六开关T52为第六晶体管T52，第七开关T53为第七晶体管T53，第八开关T54为第八晶体管T54。其中，第五开关T51的第一端为第五晶体管T51的源极，第五开关T51的第二端为第五晶体管T51的漏极，第五开关T51的控制端为第五晶体管T51的栅极。第六开关T52、第七开关T53及第八开关T54的设定与第五开关T51类似，不另赘述。

因此，当第六开关T52的控制端及第八开关T54的控制端被第一控制信号Q[1]致能时，第六开关T52的第一端以及第八开关T54的第一端均会被下拉至第二系统低电位VSSQ。由于第七开关T53的控制端电性耦接第六开关T52的第一端，第七开关T53的第二端电性耦接第八开关T54的第一端，故第七开关T53的控制端及第二端分别各自被第六开关T52及第八开关T54下拉至第二系统低电位VSSQ，也就是下拉控制信号P[1]被下拉至第二系统低电位VSSQ，则此时根据下拉控制信号P[1]而决定是否运作的第二下拉单元150将不会被致能，使得驱动单元120可正常输出第1级栅极驱动信号G[1]。

如图2所示，第二下拉单元150是用以根据下拉控制信号P[1]的状态而决定是否将驱动单元120(具体为第二开关21的第二控制端)下拉至第二系统低电位VSSQ，以及决定是否将第1级移位暂存单路100的输出端out[1]的电平下拉至第一系统低电位VSS。本实施例中，第二下拉单元150可包含第九开关T42及第十开关T32。第九开关T42具有第一端、第二端及控制端，第九开关T42的第一端电性耦接于第二开关T21的第二控制端，第九开关T42的第二端电性耦接于第二系统低电位VSSQ，而第九开关T42的控制端用以接收下拉控制信号P[1]。因此，第九开关T42是用以根据下拉控制信号P[1]的状态而决定是否将第二开关T21的第二控制端下拉至第二系统低电位VSSQ。

第十开关T32具有第一端、第二端及控制端。第十开关T32的第一端电性耦接于第1级移位暂存电路100的输出端out[1]，第十开关T32的第二端电性耦接于第一系统低电位VSS，而第十开关T32的控制端用以接收下拉控制信号P[1]。因此，第十开关T32是用以根据下拉控制信号P[1]的状态而决定是否将输出端out[1]的电平下拉至第一系统低电位VSS。

本实施例中，第九开关T42为第九晶体管T42，第十开关T32为第十晶体管T32。其中，第九开关T42的第一端为第九晶体管T42的源极，第九开关T42的第二端为第九晶体管T42的漏极，第九开关T42的控制端为第九晶体管T42的栅极。第十开关T32的设定与第九开关T42类似，不另赘述。

本发明的移位暂存器，第1级移位暂存电路中的上拉控制单元110的第一控制端接收第一交流电压AC1，第一端接收第二交流电压AC2，第一交流电压AC1和第二交流电压AC2可各自被调整，且第一交流电压AC1可与第二交流电压AC2相同或不同，第一晶体管T11的栅源极电压Vgs为第一交流电压AC1与第二交流电压AC2的电压差。由于第一交流电压AC1与第二交流电压AC2均为可独自调整的电压，使得第一晶体管T11的栅源极电压Vgs为可调整的电压。这样一来，当由于生产制程的些许差异而导致第1级移位暂存电路100的漏电流较高时，可通过调整第一交流电压AC1与第二交流电压AC2，来抑制第1级移位暂存电路100的漏电流，使得第1级移位暂存电路100的漏电流被控制在较低水准，提升了移位暂存器的寿命。

本实施例中，第1级移位暂存电路100的上拉控制单元110中，第一控制端接收第一交流电压AC1，第一端接收第二交流电压AC2，从而可根据实际使用情况来调整第一开关T11的栅源极电压Vgs。本实施例中，移位暂存器1000的前3级移位暂存电路均可作类似设计。如图1所示，第1级移位暂存电路100用于输出第1级栅极驱动信号G[1]至对应的栅线，但不将第1级栅极驱动信号G[1]输出至第2级移位暂存电路200。第2级移位暂存电路200的上拉控制单元中的第一控制端可接受第三交流电压AC3，第一端可接受第四交流电压AC4，驱动单元接收第2级时钟脉冲信号HC[2]，从而根据实际使用情况来调整第2级移位暂存电路200的第一开关的栅源极电压，并将第2级栅极驱动信号G[2]输出至对应的栅线，且不将第2级栅极驱动信号G[2]输出至第3级移位暂存电路300。第3级移位暂存电路300的上拉控制单元中的第一控制端可接受第五交流电压AC5，第一端可接受第六交流电压AC6，驱动单元接收第3级时钟脉冲信号HC[3]，从而根据实际使用情况来调整第3级移位暂存电路300的第一开关的栅源极电压，并将第2级栅极驱动信号G[3]输出至对应的栅线，且将第2级栅极驱动信号G[3]输出至下一级移位暂存电路(本实施例中为第4级移位暂存电路)。于一实施例中，第三交流电压AC3可等于第一交流电压AC1，第四交流电压AC4可等于第二交流电压AC2。类似的，第五交流电压AC5可等于第一交流电压AC1，第六交流电压AC6可等于第二交流电压AC2。

这样一来，由于第一交流电压AC1、第二交流电压AC2、第三交流电压AC3、第四交流电压AC4、第五交流电压AC5和第六交流电压AC6均为可独自调整的电压，使得第1级移位暂存电路100、第2级移位暂存电路200以及第3级移位暂存电路300中第一开关的栅源极电压均为可调整的电压。当由于生产制程的些许差异而导致第1级移位暂存电路100、第2级移位暂存电路200及第3级移位暂存电路300的漏电流较高时，可通过调整第一交流电压AC1、第二交流电压AC2、第三交流电压AC3、第四交流电压AC4、第五交流电压AC5和第六交流电压AC6，来抑制第1级移位暂存电路100、第2级移位暂存电路200以及第3级移位暂存电路300的漏电流，使得第1级移位暂存电路100、第2级移位暂存电路200以及第3级移位暂存电路300的漏电流被控制在较低水准，提高了移位暂存器的使用寿命。

实际操作中，第2级移位暂存电路200亦可接收第一交流电压AC1和第二交流电压AC2，第3级移位暂存电路300亦可接收第一交流电压AC1和第二交流电压AC2，这样一来，当调整第一交流电压AC1和第二交流电压AC2时，第1级移位暂存电路100、第2级移位暂存电路200以及第3级移位暂存电路300的漏电流均进行了调整，方便操作，且线路占用空间小，迎合了窄边框的趋势。

如图1所示，移位暂存器1000除了前3级移位暂存电路之外的其余移位暂存电路的上拉控制单元不接收上述的两个交流电压，而是接收上一级的移位暂存电路的栅极驱动信号，例如第(n-1)级移位暂存电路400接收第(n-2)级移位暂存电路的栅极驱动信号G[n-2]及第(n-1)级时钟脉冲信号HC[n-1]，并将第(n-1)级栅极驱动信号G[n-1]输出至对应的栅线，且将第(n-1)级栅极驱动信号G[n-1]输出至第n级移位暂存电路)。第n级移位暂存电路500接收第(n-1)级移位暂存电路的栅极驱动信号G[n-1]及第n级时钟脉冲信号HC[n]，并将第n级栅极驱动信号G[n]输出至对应的栅线等。

实际操作中，本发明还可应用于非GOA的架构中。例如显示器包含印刷电路板和显示面板，印刷电路板电性连接显示面板。显示面板上具有第一晶体管，第一晶体管的栅极用于接收第一交流电压AC1，第一晶体管的源极用于接收第二交流电压AC2。印刷电路板上可设置有电源供应芯片及温度传感器，电源供应芯片用于提供第一交流电压AC1至上述第一晶体管的栅极，同时提供第二交流电压AC2至上述第一晶体管的源极，温度传感器用于感测当前工作环境的温度。当温度传感器侦测到当前工作环境的温度较高时，则电源供应芯片自动调整所输出的第一交流电压AC1及第二交流电压AC2的值以调整第一晶体管的栅源极电压。这样一来，不管显示器工作于高温环境或低温环境，印刷电路板均可通过侦测当前工作环境的温度后自动调整第一交流电压AC1级第二交流电压AC2的数值，使得第一晶体管可稳定工作。实际操作中，定义第一交流电压AC1在低准位时为第一低准位A1，定义第二交流电压AC2在低准位时为第二低准位A2，则第一低准位A1与第二低准位A2满足：-10V＜A2-A1＜5V。

本发明的移位暂存器，至少第1级移位暂存电路接收第一交流电压及第二交流电压，第一交流电压和第二交流电压可各自被调整，使得上拉控制单元中第一晶体管的栅源极电压为可调整的电压。这样一来，当由于生产制程的些许差异而导致第1级移位暂存电路的漏电流较高时，均可通过调整第一交流电压与第二交流电压来抑制漏电流，使得漏电流被控制在较低水准，提高了移位暂存器的使用寿命。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种移位暂存器，应用于显示面板中，该显示面板具有第一工作频率，该移位暂存器包含第1级移位暂存电路，其特征在于该第1级移位暂存电路包含：

上拉控制单元，具有第一端、第二端及第一控制端，该第一控制端用以接收第一交流电压，该第一端用以接收第二交流电压，该第一交流电压及该第二交流电压的更新频率等于该第一工作频率；

驱动单元，具有第三端、第四端及第二控制端，该第三端用以接收第1级时钟脉冲信号，该第四端用以作为该第1级移位暂存电路的输出端，该第二控制端电性耦接于该上拉控制单元；

第一下拉单元，电性耦接该驱动单元的该第二控制端以及该第四端，且该第一下拉单元用以接收该第1级移位暂存电路的后m级移位暂存电路输出的第(1+m)级栅极驱动信号及第一系统低电位，m为正整数，该第一下拉单元用于根据该第(1+m)级栅极驱动信号而决定是否将该输出端及该第二控制端下拉至该第一系统低电位；

下拉控制单元，电性耦接该驱动单元的该第二控制端，且该下拉控制单元接收第一频率信号及第二系统低电位，该第二系统低电位低于该第一系统低电位，该下拉控制单元用以提供下拉控制信号并根据该第二控制端的电平来决定该下拉控制信号的状态；以及

第二下拉单元，电性耦接该下拉控制单元、该第二控制端及该输出端，且该第二下拉单元接收该第一系统低电位及该第二系统低电位，该第二下拉单元用于根据该下拉控制信号的状态而决定是否将该第二控制端下拉至该第二系统低电位，以及决定是否将该输出端下拉至该第一系统低电位。

2.根据权利要求1所述的移位暂存器，其特征在于：该上拉控制单元包含第一开关，该第一开关为第一晶体管，该第一晶体管的栅极为该第一控制端，该第一晶体管的源极为该第一端，该第一晶体管的漏极为该第二端。

3.根据权利要求2所述的移位暂存器，其特征在于：该驱动单元包含第二开关，该第二开关为第二晶体管，该第二晶体管的源极为该第三端，该第二晶体管的漏极为该第四端，该第二晶体管的栅极为该第二控制端。

4.根据权利要求3所述的移位暂存器，其特征在于：该第一下拉电路包含第三开关及第四开关，该第三开关的第一端电性耦接于该第二控制端，该第三开关的第二端电性耦接于该第一系统低电位，该第三开关的控制端用以接收该第(1+m)级栅极驱动信号，该第四开关的第一端电性耦接于该输出端，该第四开关的第二端电性耦接于该第一系统低电位，该第四开关的控制端用以接收该该第(1+m)级栅极驱动信号。

5.根据权利要求4所述的移位暂存器，其特征在于：该下拉控制单元包含第五开关、第六开关、第七开关及第八开关，该第五开关的第一端用以接收该第一频率信号，该第五开关的第一端耦接该第五开关的控制端，该第七开关的第一端电性耦接该第五开关的第一端以接收该第一频率信号，该第七开关的控制端电性耦接该第五开关的第二端，该第七开关的第二端用以将该第七开关的第一端所接收的该第一频率信号输出为该下拉控制信号，该第六开关的第一端电性耦接于该第五开关的第二端，该第六开关的第二端用以电性耦接于该第二系统低电位，该第六开关的控制端电性耦接于该第二控制端，该第八开关的第一端电性耦接该第七开关的第二端，该第八开关的第二端电性耦接该第二系统低电位，该第八开关的控制端电性耦接该第二控制端。

6.根据权利要求5所述的移位暂存器，其特征在于：该第二下拉单元包含第九开关及第十开关，该第九开关的第一端电性耦接该第二控制端，该第九开关的第二端电性耦接该第二系统低电位，该第九开关的控制端用以接收该下拉控制信号，该第十开关的第一端电性耦接该输出端，该第十开关的第二端电性耦接该第一系统低电位，该第十开关的控制端用于接收该下拉控制信号。

7.根据权利要求1所述的移位暂存器，其特征在于：该移位暂存器包含第2级移位暂存电路，该第2级移位暂存电路为该第1级移位暂存电路的下一级移位暂存电路，该第2级移位暂存电路的上拉控制单元接收第三交流电压及第四交流电压。

8.根据权利要求1所述的移位暂存器，其特征在于：该第一交流电压的时序与该第二交流电压的时序相同。

9.根据权利要求1所述的移位暂存器，其特征在于：定义该第一交流电压在低准位时为第一低准位A1，定义该第二交流电压在低准位时为第二低准位A2，两者满足：-10V＜A1-A2＜5V。

10.根据权利要求1所述的移位暂存器，其特征在于：m为3。