CN108763121B

CN108763121B - TTE端系统适配卡PCIe控制器的中断操作方法

Info

Publication number: CN108763121B
Application number: CN201810398739.0A
Authority: CN
Inventors: 邱智亮; 刘文锋; 潘伟涛; 张森; 陈灿; 陶凯; 齐晓鑫
Original assignee: Xidian University
Current assignee: Xidian University
Priority date: 2018-04-28
Filing date: 2018-04-28
Publication date: 2021-07-27
Anticipated expiration: 2038-04-28
Also published as: CN108763121A

Abstract

本发明公开了一种TTE端系统适配卡PCIe控制器的中断操作方法，用于解决现有技术因主机发起读中断造成数据因适配卡缓存空间不足而溢出丢失的问题。其技术方案是：1)请求读、写数据；2)周期性地向PCIe总线控制器请求读、写数据；3)PCIe总线控制器产生中断时序并配置读、写缓存寄存器；4)PCIe驱动识别中断类型并决定搬移数据量；5)PCIe驱动配置读、写相关寄存器并启动直接内存访问操作完成数据搬移，结束直接内存访问操作。本发明通过适配卡发起直接内存访问读、写操作，实现流量控制，本发明利用适配卡主动发出中断，提高了端系统时间精度，可用于时间触发以太网TTE端系统适配卡中的中断模块设计。

Description

TTE端系统适配卡PCIe控制器的中断操作方法

技术领域

本发明属于通信技术领域，尤其涉及一种高速外围组件互联PCIe控制器的中断操作方法，可用于时间触发以太网TTE端系统适配卡中的中断模块设计，保证数据不会因适配卡缓冲区溢出而丢失，并且提高时间触发以太网TTE端系统的时间精度。

背景技术

高速外围组件互联PCIe是一种高速串行传输总线，具有点对点、双通道和高带宽的传输特性，所连接的设备分配独享通道带宽，不共享总线带宽。在板卡一侧的直接内存访问DMA操作结束后，通过PCIe总线控制器产生读写中断，以告知主机一侧板卡此次DMA操作已经完成，便于启动下次DMA操作。

深圳开立生物医疗科技股份有限公司在其申请的专利文献“PCIe中断方法和系统”(公开号CN106681816，申请号CN201611227961)中公开了一种PCIe中断方法和系统，以扩展PFGA对处理器中断的兼容性。该方法根据系统应用MSI-X、MSI或INTx中断类型确定PCIe中断数据对应的传输接口为AXI4-S、CFG-INT或CFG-INT接口，不同的传输接口发送相应的PCIe中断数据，实现了接口的一致性以及CPU和PCIe之间的中断处理标准化。该方法存在的不足之处如下：

其一，主机在填写直接内存访问DMA读写相关寄存器后，板卡在进行数据搬移时，会因为板卡的缓存溢出而导致数据丢失，不能实现流量控制；

其二，主机作为主动方，填写直接内存访问DMA读写相关寄存器，主动发起数据传输操作，受主机操作系统的影响，其时间精度远不如板卡主动发起数据传输操作。

发明内容

本发明的目的在于针对上述现有技术的不足，提出TTE端系统适配卡PCIe控制器的中断操作方法，以避免缓存溢出而导致数据丢失的问题，实现TTE端系统适配卡中的流量控制，并提高时间精度。

为实现上述目的，本发明的技术方案包括读中断和写中断，其中：

1.用于TTE端系统适配卡PCIe控制器的读中断操作方法，包括：

(1)请求读数据：

读取发送调度表，按优先级依次判断时间触发TT业务、速率受限RC业务和尽力投递BE业务是否为空：如果即将发送的TT、RC或BE业务为空，则向PCIe总线控制器请求读数据，否则，不请求读数据，继续等待即将发送的TT、RC或BE业务为空；

(2)周期性地执行步骤(1)，向PCIe控制器请求读数据：

(3)PCIe总线控制器产生中断时序并配置读缓存寄存器：

定义一个读缓存寄存器，适配卡的读写控制模块在请求读数据的同时，将读开始中断信号传输给PCIe总线控制器，PCIe总线控制器收到读开始中断信号后产生中断时序，并且将中断状态控制器中的读开始中断标志位置为1；

(4)PCIe驱动识别读开始中断并决定读数据量：

在PCIe驱动收到中断后，通过可编程输入输出PIO方式读取中断控制状态寄存器，并对该中断控制状态寄存器的读开始中断标志位进行判断：若读开始中断标志位为1，则通过PIO方式读取读缓存寄存器，决定读数据量，否则，不读取读缓存寄存器，等待接收中断；

(5)PCIe驱动配置读相关寄存器：

PCIe驱动根据读缓存寄存器的值决定主机搬移至适配卡的总数据量，配置读大小寄存器、读数量寄存器和读地址寄存器后，将控制状态寄存器的读开始标志位置为1；

(6)PCIe总线控制器启动直接内存访问DMA读操作：

适配卡的PCIe总线控制器判断读开始信号为1后，启动直接内存访问DMA读操作，根据PCIe驱动配置的读大小寄存器、读数量寄存器和读地址寄存器开始封装不带数据的读请求包给主机；

(7)主机根据适配卡发来的读请求包，返回带数据的读完成包给适配卡；

(8)适配卡收齐所有的读完成包后产生读完成中断，将读完成中断发送给主机，告知主机完成直接内存访问DMA读操作。

2.用于TTE端系统适配卡PCIe控制器的写中断操作方法，包括：

1)请求写数据：

按优先级依次判断时间触发TT业务、速率受限RC业务和尽力投递BE业务是否到达或计时器时间是否到达或适配卡接收缓存是否将满：如果满足这三种情况之一，则向PCIe总线控制器请求写数据，否则，不请求写数据，继续等待，直到满足上述三种情况之一；

2)周期性地执行步骤1)，向PCIe控制器请求写数据：

3)PCIe总线控制器产生中断时序并配置写缓存寄存器：

定义一个写缓存寄存器，适配卡的读写控制模块在请求写数据的同时，将写开始中断信号传输给PCIe总线控制器，PCIe总线控制器收到写开始中断信号后产生中断时序，并且将中断状态控制器中的写开始中断标志位置为1，配置写缓存寄存器；

4)PCIe驱动识别写开始中断并决定写数据量：

在PCIe驱动收到中断后，通过可编程输入输出PIO方式读取中断控制状态寄存器，并对该中断控制状态寄存器的写开始中断标志位进行判断：若写开始中断标志位为1，则通过PIO方式读取写缓存寄存器，决定写数据量，否则，不读取写缓存寄存器，等待接收中断；

5)PCIe驱动配置写相关寄存器：

PCIe驱动根据写缓存寄存器的值决定适配卡搬移至主机的总数据量，在配置写大小寄存器、写数量寄存器和写地址寄存器后，将控制状态寄存器的写开始标志位置为1；

6)PCIe总线控制器启动直接内存访问DMA写操作：

适配卡的PCIe总线控制器判断写开始信号为1后启动直接内存访问DMA写操作，根据PCIe驱动配置的写大小寄存器、写数量寄存器和写地址寄存器开始封装带数据的写请求包；

7)适配卡发送所有的写请求包后产生写完成中断，并将写完成中断发送给主机，告知主机完成直接内存访问DMA写操作。

本发明与现有技术相比具有以下优点：

第一，由于本发明中的读写中断都是适配卡产生，根据适配卡缓存空间决定DMA读的数据量，避免了数据因适配卡缓存空间不足而溢出丢失，可对数据进行流量控制。

第二，由于本发明中板卡作为主动方，其时间精度高，保障了TT业务的低时延要求，另外，通过一次DMA操作可将TT、RC和BE业务数据进行搬移，减少了读写中断的频率，使得CPU负荷不至于过高，保证了RC业务的软实时性。

附图说明

图1是本发明的主机-适配卡交互图；

图2是本发明的读中断流程图；

图3是本发明的写中断流程图。

具体实施方式

下面结合附图对本发明作进一步的详细描述。

本发明涉及时间触发以太网TTE端系统适配卡中的中断模块设计，该中断模块用于主动产生主机与适配卡之间连接的读开始中断和写开始中断，其原理如图1所示。

参照图1，主机中含有PCIe驱动，适配卡中含有读写控制模块和PCIe总线控制器。主机与适配卡之间通过PCIe总线进行信息交互，交互的内容有中断信号、读请求包、读完成包和写请求包。

当主机收到来自适配卡的读开始中断后，主机通知适配卡启动直接内存访问DMA读操作，适配卡将DMA读请求包发送给主机，主机返回带数据的读完成包给适配卡，适配卡收齐所有的读完成包后向主机发送读完成中断，告知主机完成DMA读操作；

当主机收到来自适配卡的写开始中断后，主机通知适配卡启动直接内存访问DMA写操作，适配卡将DMA写请求包发送给主机，适配卡发送所有的写请求包后向主机发送写完成中断，告知主机完成DMA写操作。

参照图2，本实例的读中断流程，包括如下：

步骤1，适配卡的读写控制模块读取发送调度表并请求读数据。

1.1)主机将发送调度表传送给适配卡，该发送调度表含有业务ID号、业务发送时间点和业务帧长；

1.2)读写控制模块读取发送调度表，根据发送调度表中的业务类型和业务发送时间点判断即将要发送的TT、RC或BE业务队列是否为空：如果TT、RC或BE业务队列为空，则向PCIe总线控制器请求读数据，并执行步骤1.3)，否则，不请求读数据；

1.3)读写控制模块产生读开始中断信号，并将读开始中断信号传输给PCIe总线控制器。

步骤2，适配卡的PCIe总线控制器产生读开始中断并配置读缓存寄存器。

2.1)PCIe总线控制器收到来自读写控制模块的读开始中断信号后，产生中断时序，将中断时序传输给PCIe驱动；

2.2)PCIe总线控制器将中断控制状态寄存器的读开始中断标志位置为1；

2.3)PCIe总线控制器配置读缓存寄存器：

将读缓存寄存器的第[31]位设为TT业务使能标志位，当该使能标志位为1时，表示适配卡有足够的空间缓存来自主机的TT业务，主机将所有TT业务搬移至适配卡；

将读缓存寄存器的第[30]位设为RC业务使能标志位，当该使能标志位为1时，表示适配卡有足够的空间缓存来自主机的RC业务，主机将所有RC业务搬移至适配卡；

将读缓存寄存器的第[29]位设为BE业务使能标志位，将第[28:0]位为适配卡中BE业务缓存空间，当BE业务使能标志位为1时，主机将不超过BE缓存空间的BE业务搬移至适配卡。

步骤3，主机的PCIe驱动识别读开始中断并决定搬移的读数据量。

3.1)PCIe驱动收到中断后，通过可编程输入输出PIO方式，读取中断控制状态寄存器，判断中断控制状态寄存器的读开始中断标志位：如果读开始中断标志位为1，执行步骤3.2)，否则，等待接收中断；

3.2)PCIe驱动通过可编程输入输出PIO方式，读取读缓存寄存器，决定读数据量。

步骤4，主机的PCIe驱动配置读相关寄存器。

4.1)定义适配卡的控制状态寄存器，控制状态寄存器的第[10]位为读开始标志位，控制状态寄存器的第[12]位为写开始标志位；

4.2)PCIe驱动根据读缓存寄存器的值，通过可编程输入输出PIO方式，配置适配卡的读大小寄存器、读数量寄存器和读地址寄存器；

4.3)通过可编程输入输出PIO方式，将控制状态寄存器的读开始标志位置为1。

步骤5，控制状态寄存器的读开始标志位为1后，PCIe总线控制器根据PCIe驱动配置的读大小寄存器、读数量寄存器和读地址寄存器开始封装直接内存访问DMA读请求包，并将直接内存访问DMA读请求包发送给主机。

步骤6，主机在接收来自适配卡的直接内存访问DMA读请求包后，返回带数据的直接内存访问DMA读完成包给适配卡。

步骤7，在适配卡收齐所有的直接内存访问DMA读完成包后，产生读完成中断，并将读完成中断传输给主机，告知主机完成直接内存访问DMA读操作。

参照图3，本实例的写中断流程，包括如下：

步骤一，适配卡的读写控制模块请求写数据。

1a)读写控制模块按优先级依次判断时间触发TT业务、速率受限RC业务和尽力投递BE业务是否到达或计时器时间是否到达或适配卡接收缓存是否将满：如果满足这三种情况之一，则向PCIe总线控制器请求写数据，执行步骤1b)，否则，不请求写数据；

1b)读写控制模块产生写开始中断信号，并将写开始中断信号传输给PCIe总线控制器。

步骤二，适配卡的PCIe总线控制器产生写开始中断并配置写缓存寄存器。

2a)PCIe总线控制器收到来自读写控制模块的写开始中断信号后，产生中断时序，将中断时序传输给PCIe驱动；

2b)PCIe总线控制器将中断控制状态寄存器的写开始中断标志位置为1；

2c)PCIe总线控制器配置写缓存寄存器，写缓存寄存器的数值为适配卡需要搬移至主机的总数据量，包括适配卡当前已接收的所有TT、RC和BE业务。

步骤三，主机的PCIe驱动识别写开始中断并决定搬移的写数据量。

3a)PCIe驱动收到中断后，通过可编程输入输出PIO方式，读取中断控制状态寄存器，判断中断控制状态寄存器的写开始中断标志位：如果写开始中断标志位为1，执行步骤3b)，否则，等待接收中断；

3b)PCIe驱动通过可编程输入输出PIO方式，读取写缓存寄存器，决定写数据量。

步骤四，主机的PCIe驱动配置写相关寄存器。

4a)PCIe驱动根据写缓存寄存器的值，通过可编程输入输出PIO方式，配置适配卡的写大小寄存器、写数量寄存器和写地址寄存器；

4b)通过可编程输入输出PIO方式，将控制状态寄存器的写开始标志位置为1。

步骤五，控制状态寄存器的写开始标志位为1后，PCIe总线控制器根据PCIe驱动配置的写大小寄存器、写数量寄存器和写地址寄存器开始封装直接内存访问DMA写请求包，并将直接内存访问DMA写请求包发送给主机。

步骤六，在适配卡发送所有的直接内存访问DMA写请求包后，产生写完成中断，并将写完成中断传输给主机，告知主机完成直接内存访问DMA写操作。

以上描述仅是本发明的一个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims

1.用于TTE端系统适配卡的PCIe总线控制器的读中断操作方法，包括：

(1)请求读数据：

(2)周期性地执行步骤(1)，向PCIe总线控制器请求读数据：

(3)PCIe总线控制器产生中断时序并配置读缓存寄存器：

定义一个读缓存寄存器，适配卡的读写控制模块在请求读数据的同时，将读开始中断信号传输给PCIe总线控制器，PCIe总线控制器收到读开始中断信号后产生中断时序，并且将中断控制状态寄存器中的读开始中断标志位置为1，配置读缓存寄存器；

(4)PCIe驱动识别读开始中断并决定读数据量：

(5)PCIe驱动配置读相关寄存器：

(6)PCIe总线控制器启动直接内存访问DMA读操作：

2.根据权利要求1所述的方法，其特征在于，步骤(1)中的发送调度表，是由主机传送给适配卡，发送调度表含有业务ID号、业务发送时间点和业务帧长。

3.根据权利要求1所述的方法，其特征在于，步骤(3)中的读缓存寄存器，其定义如下：

读缓存寄存器的第[31]位为TT业务使能标志位，该使能标志位为1时，表示适配卡有足够的空间缓存来自主机的TT业务，主机将所有TT业务搬移至适配卡；

读缓存寄存器的第[30]位为RC业务使能标志位，该使能标志位为1时，表示适配卡有足够的空间缓存来自主机的RC业务，主机将所有RC业务搬移至适配卡；

读缓存寄存器的第[29]位为BE业务使能标志位，第[28:0]位为适配卡中BE业务缓存空间，当BE业务使能标志位为1时，主机将不超过BE缓存空间的BE业务搬移至适配卡。

4.用于TTE端系统适配卡的PCIe总线控制器的写中断操作方法，包括：

1)请求写数据：

2)周期性地执行步骤1)，向PCIe总线控制器请求写数据：

3)PCIe总线控制器产生中断时序并配置写缓存寄存器：

定义一个写缓存寄存器，适配卡的读写控制模块在请求写数据的同时，将写开始中断信号传输给PCIe总线控制器，PCIe总线控制器收到写开始中断信号后产生中断时序，并且将中断控制状态寄存器中的写开始中断标志位置为1，配置写缓存寄存器；

4)PCIe驱动识别写开始中断并决定写数据量：

5)PCIe驱动配置写相关寄存器：

6)PCIe总线控制器启动直接内存访问DMA写操作：

5.根据权利要求4所述的方法，其特征在于，步骤3)中的写缓存寄存器的数值为适配卡需要搬移至主机的总数据量，包括适配卡当前已接收的所有TT、RC和BE业务。