CN108733412A - 一种运算装置和方法 - Google Patents

一种运算装置和方法 Download PDF

Info

Publication number
CN108733412A
CN108733412A CN201710256445.XA CN201710256445A CN108733412A CN 108733412 A CN108733412 A CN 108733412A CN 201710256445 A CN201710256445 A CN 201710256445A CN 108733412 A CN108733412 A CN 108733412A
Authority
CN
China
Prior art keywords
data
address
instruction
complex scalar
operand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710256445.XA
Other languages
English (en)
Other versions
CN108733412B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Cambricon Information Technology Co Ltd
Original Assignee
Shanghai Cambricon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201710256445.XA priority Critical patent/CN108733412B/zh
Application filed by Shanghai Cambricon Information Technology Co Ltd filed Critical Shanghai Cambricon Information Technology Co Ltd
Priority to KR1020197025307A priority patent/KR102292349B1/ko
Priority to PCT/CN2018/083415 priority patent/WO2018192500A1/zh
Priority to JP2019549467A priority patent/JP6865847B2/ja
Priority to EP19214371.7A priority patent/EP3786786B1/en
Priority to US16/476,262 priority patent/US11531540B2/en
Priority to EP18788355.8A priority patent/EP3614259A4/en
Priority to KR1020197038135A priority patent/KR102258414B1/ko
Priority to CN201880000923.3A priority patent/CN109121435A/zh
Priority to EP19214320.4A priority patent/EP3654172A1/en
Publication of CN108733412A publication Critical patent/CN108733412A/zh
Priority to US16/697,533 priority patent/US11531541B2/en
Priority to US16/697,687 priority patent/US11734002B2/en
Priority to US16/697,727 priority patent/US11698786B2/en
Priority to US16/697,637 priority patent/US11720353B2/en
Priority to JP2019228383A priority patent/JP6821002B2/ja
Application granted granted Critical
Publication of CN108733412B publication Critical patent/CN108733412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Abstract

本公开是关于一种运算装置和方法，装置包括，输入输出模块，控制器模块，运算器模块和存储模块。其中，输入输出模块用于数据的输入、输出和输入输出数据的存储；控制器模块将运算指令译码为控制信号，以控制其它各模块完成操作；运算器模块用于完成数据的四则运算、逻辑运算、移位操作和求补运算；存储模块用于指令和数据的暂存。本公开的优点在于能准确高效地执行复合标量指令。

Description

一种运算装置和方法
技术领域
本公开涉及指令集和指令集执行方法及实现，具体涉及一种支持复合标量指令的装置和运算方法，可用于图像处理，数字处理，智能设备和片上网络数据运算等。
背景技术
随着大数据时代的来临，复合标量指令被越来越多地运用于各种场合，准确、高效地执行复合标量指令具有重大意义。在现代智能芯片中，标量指令在各类算法中有着广泛的应用。
传统的标量指令通过操作码来区分浮点指令和定点指令，如定点加法指令和浮点加法指令的操作码不同，这种方式使得指令集和译码逻辑变得复杂。
另一种方法是通过在数据上附加一个用硬件解释的表示类型的标志位，用来区分指令所用的数据是浮点还是定点，这种方法并没有减少指令集的大小，并且一般只适用于操作数为立即数的情形，也可以在数据中加入标志位，这样就增加了存储所需的空间。
公开内容
(一)要解决的技术问题
鉴于上述问题，本公开在研究复合标量指令的基础上，提供一种复合标量指令、一种支持复合标量指令的装置，以及一种复合标量指令的执行方法，用以解决上述技术问题中的至少之一。
(二)技术方案
本公开是通过以下技术方案实现的：
一种支持复合标量指令的装置，包括控制器模块、存储模块和运算器模块，其中：
所述存储模块，用于存储复合标量指令和数据，所述数据有一种以上的类型，不同类型的数据存储于存储模块中不同的地址内；
所述控制器模块，用于从存储模块读取复合标量指令并译码为控制信号；
所述运算器模块，用于接收控制信号，从所述存储模块读取数据，根据读取数据的地址判断数据类型，并对数据进行运算。
优选地，所述数据包括初始数据和中间数据；所述装置还包括输入输出模块，所述输入输出模块将所述初始数据和复合标量指令传输给所述存储模块；所述运算器模块将运算的中间结果存储至存储模块，将最终结果传输给所述输入输出模块。
优选地，所述复合标量指令是将浮点指令和定点指令统一起来的指令，包括操作码域、操作数地址域和目的地址域，在译码时不区分指令类型，在运算时根据操作数地址域中的地址来确定数据类型；
其中，所述操作码域中存储的操作码用于区分不同类型的操作，所述操作数地址域用于区分操作数的类型，所述目的地址域为运算结果存储的地址。
优选地，所述不同类型的数据包括浮点数据和定点数据；所述存储模块包括寄存器堆、RAM和/或ROM；所述不同的地址包括不同的RAM地址和/或不同的寄存器号。
优选地，所述运算器模块通过读取数据所用的RAM地址或寄存器号来判断所读取的数据为浮点数据或定点数据。
一种复合标量指令，包括操作码域、操作数地址域和目的地址域；
所述操作码域中存储的操作码用于区分不同类型的操作，所述操作数地址域用于区分操作数的类型，所述目的地址域为运算结果存储的地址。
优选地，所述操作数地址域包括RAM地址、寄存器号或立即数；所述目的地址域包括RAM地址或寄存器号。
优选地，当操作数地址域所储存的是立即数时，所述复合标量指令还包括数据类型标志位，以区分浮点数据和定点数据。
优选地，读取数据采用多种寻址方式时，所述复合标量指令还包括寻址方式标志位；所述多种寻址方式包括寄存器寻址、寄存器间接寻址、RAM寻址和立即数寻址。
一种复合标量指令的执行方法，包括以下步骤：
S1：将不同类型的数据存储于不同的地址内；
S2：将复合标量指令译码为控制信号；
S3：根据控制信号读取操作数据，根据读取操作数据的地址判断操作数据的类型，对操作数据进行运算；
S4：将运算结果存储于对应类型的地址内。
(三)有益效果
(1)本公开提供的复合标量指令，是一种将浮点指令和定点指令统一起来的指令，在较大程度上统一了浮点指令和定点指令，在译码阶段不对指令的种类做区分，在具体计算时才根据操作数地址域中的地址来确定操作数是浮点数据还是定点数据，简化了指令的译码逻辑，也使得指令集变得更为精简；
(2)本公开提供的支持复合标量指令的装置，为复合标量指令提供了高效的执行环境；
(3)本公开提供的复合标量指令的执行方法，能够准确高效地执行复合标量指令。
附图说明
图1是本公开实施例提供的运算装置的结构示意图；
图2(a)是本公开实施例提供的一种存储模块RAM组织形式示例图；
图2(b)是本公开实施例提供的一种存储模块寄存器堆组织形式示例图；
图3(a)是本公开实施例提供的复合标量指令示例图；
图3(b)是本公开实施例提供的采用寄存器寻址时复合标量指令示例图；
图3(c)是本公开实施例提供的采用寄存器间接寻址时复合标量指令示例图；
图3(d)是本公开实施例提供的采用立即数寻址时复合标量指令示例图；
图3(e)是本公开实施例提供的采用RAM寻址时复合标量指令示例图；
图4是本公开实施例提供的支持复合标量指令的运算方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开作进一步的详细说明。
实施例1
图1是本公开实施例提供的支持复合标量指令装置的结构示意图，如图1所示，装置包括控制器模块110、存储模块120、运算器模块130和输入输出模块140。
控制器模块110，用于从存储模块读取指令并存储于本地的指令队列中，再将指令队列中的指令译码为控制信号以控制存储模块、运算器模块和输入输出模块的行为。
存储模块120，包括寄存器堆、RAM和ROM等存储器件，用于保存指令、操作数等不同数据。操作数包括浮点数据和定点数据，存储器模块将浮点数据和定点数据存储于不同的地址所对应的空间，如不同的RAM地址或不同的寄存器号，从而可以通过地址和寄存器号来判断读取的数据是浮点数还是定点数。
运算器模块130，可以对浮点数据和定点数据进行四则运算、逻辑运算、移位操作和求补运算等操作，其中，四则运算包括加、减、乘和除四种运算操作；逻辑运算包括与、或、非和异或四种运算操作。运算器模块接收控制器模块的控制信号后，可以通过读取操作数所在的地址或寄存器号来判断所读取的是浮点类型的数据还是定点类型的数据，运算器模块从存储模块读取操作数据并进行对应的运算，运算的中间结果存在存储模块中，将最终运算结果存储至输入输出模块。
输入输出模块140，可以用于输入输出数据的存储和传输，在初始化时，输入输出模块将初始的输入数据和编译好的复合标量指令存储至存储模块中，运算结束后，接收运算器模块传输的最终运算结果，此外，输入输出模块还可以从存储器中读取编译指令所需的信息，以供计算机编译器将程序编译为各种指令。
由此可见，本公开实施例1提供的支持复合标量指令的装置，为复合标量指令提供了高效的执行环境。
图2(a)和(b)是本公开实施例提供的一种存储模块组织形式示例图。存储模块将浮点数据和定点数据存储于不同的地址所对应的空间，如不同的地址或不同的寄存器号，从而可以通过地址和寄存器号来判断读取的数据是浮点数还是定点数。
在本实施例中，本公开使用由起始地址为0000H，终止地址为3FFFH的RAM和16个寄存器组成的寄存器堆所构成的存储模块为例，展示如何将浮点数的存储与定点数的存储分离。如图2(a)所示，在RAM中，定点数据只存储在地址为0000H到1FFFH的RAM单元中，而浮点数据只存储在2000H到3FFFH的RAM单元中，指令可以存储在任意RAM单元中，也可以将指令集中不变的信息存储在ROM中。如图2(b)所示，在寄存器堆中，定点数据只存在0至7号寄存器中，浮点数据只存在8到15号寄存器中。当寄存器里存储的值为RAM地址时，0至7号寄存器用于存储定点数据的RAM地址，8至15号寄存器用于存储浮点数据的RAM地址。
实施例2
图3(a)是本公开实施例所提供的复合标量指令示例图。如图3(a)所示，每一条指令拥有操作码域、操作数地址域(或立即数)和目标地址域，操作码域包括操作码，操作数地址域包括源操作数地址1和源操作数地址2，表示各源操作数的存储地址，目标地址域为操作数运算结果的存储地址：
操作码域用于区分不同类型的操作，如加法、减法、乘法和除法等，但不用于区分操作数的类型。
操作数地址域中可能包含RAM地址、寄存器号和立即数。存储浮点数据和定点数据所用的RAM地址和寄存器号不同，因而能用地址域来区分浮点操作数和定点操作数。当操作数地址域所储存的是立即数时，还需要一个运算器模块可识别的数据类型标志位来区分浮点操作数和定点操作数。
目标地址域可以是RAM地址，也可以是寄存器号。该地址域应与操作数类型相对应，即将浮点操作数的运算结果存入浮点数据对应的存储单元；将定点操作数的运算结果存入定点数据对应的存储单元。
由此可见，本公开提供的复合标量指令，是一种将浮点指令和定点指令统一起来的指令，在较大程度上统一了浮点指令和定点指令，在译码阶段不对指令的类型做区分，在具体计算时才根据操作数地址域中的读取操作数的地址来确定操作数是浮点数据还是定点数据，简化了指令的译码逻辑，也使得指令集变得更为精简。
另外，针对本公开提供的复合标量指令，若采用多种寻址方式，则还需增加确定寻址方式的标志位。
例如，采用图2所示的存储模块组织结构，加法指令的操作码为0001，采用多种寻址方式时，复合标量指令的组成如下述图3(b)至图3(e)所示：
图3(b)是本公开实施例提供的采用寄存器寻址时复合标量指令示例图，如图3(b)所示，当采用寄存器寻址时，寻址方式标志位为01，源操作数1和源操作数2分别存在源操作数1寄存器号和源操作数2寄存器号所对应的寄存器中，编号0至7的寄存器中存储的是定点数据，编号8至15的寄存器中存储的是浮点数据；
图3(c)是本公开实施例提供的采用寄存器间接寻址时复合标量指令示例图，如图3(c)所示，当采用寄存器间接寻址时，寻址方式标志位为10，源操作数1和源操作数2在RAM中的地址分别存在源操作数1寄存器号和源操作数2寄存器号所对应的寄存器中，其中定点数据的RAM地址(0000H至1FFFH)存于0至7号寄存器中；浮点数据的RAM地址(2000H至3FFFH)存于8至15号寄存器中。目标地址域存储目标寄存器号或者目标RAM地址。定点数据存于地址在0000H至1FFFH范围内的RAM单元中；浮点数据存于地址在2000H至3FFFH范围内的RAM单元中。
图3(d)是本公开实施例提供的采用立即数寻址时复合标量指令示例图，如图3(d)所示，若操作数地址域的数据为两个立即数，则寻址方式标志位为00，在寻址方式标志位和操作数地址域之间还设置有数据类型标志位，当立即数为定点类型时，该数据类型标志位为0；当立即数为浮点类型时，该数据类型标志位为1。
图3(e)是本公开实施例提供的采用RAM寻址时复合标量指令示例图，如图3(e)所示，若操作数地址域为RAM地址，则寻址方式标志位为11。源操作数1和源操作数2分别存在RAM地址对应的RAM单元中。其中，定点数据存在RAM地址0000H至1FFFH对应的RAM单元中；浮点数据存在RAM地址2000H至3FFFH对应的RAM单元中。
在采用以上各寻址方式的相关指令中，目标地址域存储目标寄存器号或者目标RAM地址。定点数据存于0至7号寄存器或者地址在0000H至1FFFH范围内的RAM单元中；浮点数据存于8至15号寄存器或者地址在2000H至3FFFH范围内的RAM单元中。
实施例3
图4是本公开实施例提供的支持复合标量指令的运算方法流程图，如图4所示，本公开实施例提供一种支持复合标量指令的运算方法，利用上述支持复合标量指令装置进行数据运算，具体包括以下步骤：
S1：将不同类型的数据存储于不同的地址内。
存储器模块将浮点数据和定点数据存储于不同的地址所对应的空间，如不同的RAM地址或不同的寄存器号。
S2：将复合标量指令译码为控制信号。
控制器模块向存储模块发送输入输出(IO)指令，从存储模块中读取复合标量指令，并存入本地指令队列。控制器模块从本地指令队列中读取复合标量指令，并译码为控制信号。
S3：根据控制信号读取操作数据，并根据读取操作数据的地址判断操作数据的类型，对操作数据进行运算。
运算器模块收到来自控制器模块的控制信号后，可以通过读取操作数地址域来判断所读取的是浮点类型的数据还是定点类型的数据。若操作数是立即数，则根据数据类型标志位判断操作数类型并计算；若操作数来自RAM或寄存器，则根据RAM地址或寄存器号来判断操作数类型，从存储模块读取操作数并进行对应的运算。
S4：将运算结果存储于对应类型的地址内。
控制器模块向运算器模块发送IO指令，运算器模块将运算结果传输至存储模块或输入输出模块。
从上述实施例3可以看出，本公开提供的复合标量指令的执行方法，能够准确高效地执行复合标量指令。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种支持复合标量指令的装置，其特征在于，包括控制器模块、存储模块和运算器模块，其中：
所述存储模块，用于存储复合标量指令和数据，所述数据有一种以上的类型，不同类型的数据存储于存储模块中不同的地址内；
所述控制器模块，用于从存储模块读取复合标量指令并译码为控制信号；
所述运算器模块，用于接收控制信号，从所述存储模块读取数据，根据读取数据的地址判断数据类型，并对数据进行运算。
2.如权利要求1所述的支持复合标量指令的装置，其特征在于，
所述数据包括初始数据和中间数据；
所述装置还包括输入输出模块，所述输入输出模块将所述初始数据和复合标量指令传输给所述存储模块；
所述运算器模块将运算的中间结果存储至存储模块，将最终结果传输给所述输入输出模块。
3.如权利要求1或2所述的支持复合标量指令的装置，其特征在于，所述复合标量指令是将浮点指令和定点指令统一起来的指令，包括操作码域、操作数地址域和目的地址域，在译码时不区分指令类型，在运算时根据操作数地址域中的地址来确定数据类型；
其中，所述操作码域中存储的操作码用于区分不同类型的操作，所述操作数地址域用于区分操作数的类型，所述目的地址域为运算结果存储的地址。
4.如权利要求1-3任一项所述的支持复合标量指令的装置，其特征在于，
所述不同类型的数据包括浮点数据和定点数据；
所述存储模块包括寄存器堆、RAM和/或ROM；
所述不同的地址包括不同的RAM地址和/或不同的寄存器号。
5.如权利要求4所述的支持复合标量指令的装置，其特征在于，所述运算器模块通过读取数据所用的RAM地址或寄存器号来判断所读取的数据为浮点数据或定点数据。
6.一种复合标量指令，其特征在于，包括操作码域、操作数地址域和目的地址域；
所述操作码域中存储的操作码用于区分不同类型的操作，所述操作数地址域用于区分操作数的类型，所述目的地址域为运算结果存储的地址。
7.如权利要求6所述的复合标量指令，其特征在于，
所述操作数地址域包括RAM地址、寄存器号或立即数；
所述目的地址域包括RAM地址或寄存器号。
8.如权利要求6或7所述的复合标量指令，其特征在于，当操作数地址域所储存的是立即数时，所述复合标量指令还包括数据类型标志位，以区分浮点数据和定点数据。
9.如权利要求6至8任一项所述的复合标量指令，其特征在于，
读取数据采用多种寻址方式时，所述复合标量指令还包括寻址方式标志位；
所述多种寻址方式包括寄存器寻址、寄存器间接寻址、RAM寻址和立即数寻址。
10.一种复合标量指令的执行方法，其特征在于，包括以下步骤：
S1：将不同类型的数据存储于不同的地址内；
S2：将复合标量指令译码为控制信号；
S3：根据控制信号读取操作数据，根据读取操作数据的地址判断操作数据的类型，对操作数据进行运算；
S4：将运算结果存储于对应类型的地址内。
CN201710256445.XA 2017-04-19 2017-04-19 一种运算装置和方法 Active CN108733412B (zh)

Priority Applications (15)

Application Number Priority Date Filing Date Title
CN201710256445.XA CN108733412B (zh) 2017-04-19 2017-04-19 一种运算装置和方法
EP19214320.4A EP3654172A1 (en) 2017-04-19 2018-04-17 Fused vector multiplier and method using the same
JP2019549467A JP6865847B2 (ja) 2017-04-19 2018-04-17 処理装置、チップ、電子設備及び方法
EP19214371.7A EP3786786B1 (en) 2017-04-19 2018-04-17 Processing device, processing method, chip, and electronic apparatus
US16/476,262 US11531540B2 (en) 2017-04-19 2018-04-17 Processing apparatus and processing method with dynamically configurable operation bit width
EP18788355.8A EP3614259A4 (en) 2017-04-19 2018-04-17 TREATMENT APPARATUS AND TREATMENT METHOD
KR1020197038135A KR102258414B1 (ko) 2017-04-19 2018-04-17 처리 장치 및 처리 방법
CN201880000923.3A CN109121435A (zh) 2017-04-19 2018-04-17 处理装置和处理方法
KR1020197025307A KR102292349B1 (ko) 2017-04-19 2018-04-17 처리 장치 및 처리 방법
PCT/CN2018/083415 WO2018192500A1 (zh) 2017-04-19 2018-04-17 处理装置和处理方法
US16/697,533 US11531541B2 (en) 2017-04-19 2019-11-27 Processing apparatus and processing method
US16/697,687 US11734002B2 (en) 2017-04-19 2019-11-27 Counting elements in neural network input data
US16/697,727 US11698786B2 (en) 2017-04-19 2019-11-27 Processing apparatus and processing method
US16/697,637 US11720353B2 (en) 2017-04-19 2019-11-27 Processing apparatus and processing method
JP2019228383A JP6821002B2 (ja) 2017-04-19 2019-12-18 処理装置と処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710256445.XA CN108733412B (zh) 2017-04-19 2017-04-19 一种运算装置和方法

Publications (2)

Publication Number Publication Date
CN108733412A true CN108733412A (zh) 2018-11-02
CN108733412B CN108733412B (zh) 2021-06-11

Family

ID=63923913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710256445.XA Active CN108733412B (zh) 2017-04-19 2017-04-19 一种运算装置和方法

Country Status (1)

Country Link
CN (1) CN108733412B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290788A (zh) * 2018-12-07 2020-06-16 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111930671A (zh) * 2020-08-10 2020-11-13 中国科学院计算技术研究所 异构智能处理器、处理方法及电子设备
CN111930672A (zh) * 2020-08-10 2020-11-13 中国科学院计算技术研究所 异构智能处理器及电子设备
CN113297111A (zh) * 2021-06-11 2021-08-24 上海壁仞智能科技有限公司 人工智能芯片及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841273A (zh) * 2005-03-31 2006-10-04 王宇 旋转式指令输入装置及其使用方法
CN101038681A (zh) * 2007-04-20 2007-09-19 哈尔滨工程大学 柴油机运行数据记录仪及记录方法
US20090024772A1 (en) * 2007-07-20 2009-01-22 Wenjeng Ko Overlayed separate dma mapping of adapters
CN101548265A (zh) * 2006-12-31 2009-09-30 桑迪士克股份有限公司 便携式多平台引导系统及架构
CA2935824A1 (en) * 2015-07-09 2017-01-09 9346678 Canada Inc. Wireless automation systems and methods for controlling fluid pressure in a building

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841273A (zh) * 2005-03-31 2006-10-04 王宇 旋转式指令输入装置及其使用方法
CN101548265A (zh) * 2006-12-31 2009-09-30 桑迪士克股份有限公司 便携式多平台引导系统及架构
CN101038681A (zh) * 2007-04-20 2007-09-19 哈尔滨工程大学 柴油机运行数据记录仪及记录方法
US20090024772A1 (en) * 2007-07-20 2009-01-22 Wenjeng Ko Overlayed separate dma mapping of adapters
CA2935824A1 (en) * 2015-07-09 2017-01-09 9346678 Canada Inc. Wireless automation systems and methods for controlling fluid pressure in a building

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
YOU-MING TSAO: "Low power programmable shader with efficient graphics and video acceleration capabilities for mobile multimedia applications", 《2006 DIGEST OF TECHNICAL PAPERS INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS》 *
张毅刚: "《MCS-51单片机应用设计》", 31 December 1997, 哈尔滨工业大学出版社 *
王涛: "Java处理器中指令合并技术的研究与实现", 《计算机研究与发展》 *
王碧文: "FT-Matrix DSP浮点算术部件的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290788A (zh) * 2018-12-07 2020-06-16 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111290788B (zh) * 2018-12-07 2022-05-31 上海寒武纪信息科技有限公司 运算方法、装置、计算机设备和存储介质
CN111930671A (zh) * 2020-08-10 2020-11-13 中国科学院计算技术研究所 异构智能处理器、处理方法及电子设备
CN111930672A (zh) * 2020-08-10 2020-11-13 中国科学院计算技术研究所 异构智能处理器及电子设备
CN111930672B (zh) * 2020-08-10 2024-03-01 中国科学院计算技术研究所 异构智能处理器及电子设备
CN113297111A (zh) * 2021-06-11 2021-08-24 上海壁仞智能科技有限公司 人工智能芯片及其操作方法

Also Published As

Publication number Publication date
CN108733412B (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US11714642B2 (en) Systems, methods, and apparatuses for tile store
US9672035B2 (en) Data processing apparatus and method for performing vector processing
CN108733412A (zh) 一种运算装置和方法
CN110058884B (zh) 用于计算型存储指令集运算的优化方法、系统及存储介质
CN101158891B (zh) 在非cisc处理器上进行浮点栈溢出检查的装置和方法
US20240134644A1 (en) Systems, methods, and apparatuses for matrix add, subtract, and multiply
JP2006515446A (ja) 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム
CN102760072A (zh) 软件保护装置与计算机配合执行cpu指令的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant