CN108711135A - 一种基于fpga+dsp架构的相机图像采集与处理的方法及系统 - Google Patents

一种基于fpga+dsp架构的相机图像采集与处理的方法及系统 Download PDF

Info

Publication number
CN108711135A
CN108711135A CN201810340982.7A CN201810340982A CN108711135A CN 108711135 A CN108711135 A CN 108711135A CN 201810340982 A CN201810340982 A CN 201810340982A CN 108711135 A CN108711135 A CN 108711135A
Authority
CN
China
Prior art keywords
dsp
image data
image
fpga
cpu1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810340982.7A
Other languages
English (en)
Inventor
梁权荣
廖文强
高成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Tronlong Electronic Technology Co Ltd
Original Assignee
Guangzhou Tronlong Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Tronlong Electronic Technology Co Ltd filed Critical Guangzhou Tronlong Electronic Technology Co Ltd
Priority to CN201810340982.7A priority Critical patent/CN108711135A/zh
Publication of CN108711135A publication Critical patent/CN108711135A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/02—Protocols based on web technology, e.g. hypertext transfer protocol [HTTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Studio Devices (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种基于FPGA+DSP架构的相机图像采集与处理的方法及系统，其中，该方法包括：FPGA采集Cameralink接口相机输出的原始图像数据；FPGA将原始图像数据进行缓存；FPGA将缓存的原始图像数据传送至DSP；DSP对原始图像数据进行处理，得到目标图像。通过本发明，提高了采集并处理CameraLink接口相机的图像数据的实时性，并且处理图像数据的设备体积功耗较小。

Description

一种基于FPGA+DSP架构的相机图像采集与处理的方法及系统
技术领域
本发明涉及图像采集与处理技术领域，特别涉及一种基于FPGA+DSP架构的相机图像采集与处理的方法及系统。
背景技术
传统的CameraLink接口的工业相机一般都是使用FPGA接收相机的数据，然后再把数据传送给工控机进行处理，但是这种处理方法实时性低并且处理数据的设备体积功耗较大。
发明内容
本发明提供一种基于FPGA+DSP架构的相机图像采集与处理的方法及系统，提高了采集并处理CameraLink接口相机的图像数据的实时性，并且处理图像数据的设备体积功耗较小。
根据本发明的一个方面，提供了一种基于FPGA+DSP架构的相机图像采集与处理的方法，包括以下步骤：FPGA采集Cameralink接口相机输出的原始图像数据；FPGA将原始图像数据进行缓存；FPGA将缓存的原始图像数据传送至DSP；DSP对原始图像数据进行处理，得到目标图像。
优选地，DSP对原始图像数据进行处理，得到目标图像之后，该方法还包括以下步骤：DSP通过CPU0建立嵌入式WEB服务器；PC机通过浏览器查看原始图像以及目标图像。
优选地，FPGA将缓存的原始图像数据传送至DSP，包括以下步骤：当FPGA缓存完一帧完整图像数据时，将一帧完整图像数据传送至DSP；FPGA向DSP发送中断信号；
DSP对原始图像数据进行处理，得到目标图像，包括以下步骤：DSP接收中断信号；DSP对一帧完整图像数据进行处理，得到目标图像。
优选地，DSP对一帧完整图像数据进行处理，得到目标图像，包括以下步骤：DSP将中断信号发送至CPU1；DSP控制CPU1对一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；DSP控制CPU1将一帧完整图像与第一处理图像进行合并，得到第二处理图像；DSP控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像。
优选地，DSP控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像之后，以及DSP通过CPU0建立嵌入式WEB服务器之前，该方法还包括以下步骤：DSP控制CPU1将目标图像数据拷贝至CPU1与CPU0的共享内存中；DSP控制CPU1向CPU0发送中断信号。
根据本发明的另一个方面，还提供了一种基于FPGA+DSP架构的相机图像采集与处理的系统，包括FPGA、DSP：
其中，FPGA包括：采集单元，用于采集Cameralink接口相机输出的原始图像数据；缓存单元，用于将原始图像数据进行缓存；传送单元，用于将缓存的原始图像数据传送至DSP；
其中，DSP包括：图像处理单元，用于对原始图像数据进行处理，得到目标图像。
优选地，一种基于FPGA+DSP架构的相机图像采集与处理的系统还包括PC机：
DSP还包括：服务器建立单元，用于在图像处理单元对原始图像数据进行处理，得到目标图像之后，通过CPU0建立嵌入式WEB服务器；
其中，PC机包括：图像查看单元，用于通过浏览器查看原始图像以及目标图像。
优选地，传送单元包括：传送子单元，用于当FPGA缓存完一帧完整图像数据时，将一帧完整图像数据传送至DSP；发送子单元，用于向DSP发送中断信号；
图像处理单元包括：接收子单元，用于接收发送子单元发送的中断信号；图像处理子单元，用于对传送子单元传送的一帧完整图像数据进行处理，得到目标图像。
优选地，图像处理子单元包括：发送模块，用于将接收子单元接收的中断信号发送至CPU1；图像处理模块，用于控制CPU1对传送子单元传送的一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；图像合并模块，用于控制CPU1将一帧完整图像与第一处理图像进行合并，得到第二处理图像；图像压缩模块，用于控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像。
优选地，DSP还包括：拷贝单元，用于在DSP控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像之后，控制CPU1将目标图像数据拷贝至CPU1与CPU0的共享内存中；发送单元，用于控制CPU1向CPU0发送中断信号。
与现有技术相比较，本发明的有益效果如下：
通过本发明，利用FPGA采集原始图像数据并进行缓存，再将缓存的原始图像数据传送至DSP，通过DSP对原始图像数据进行处理得到目标图像。实施本发明可以提高处理图像数据的实时性，进而提高处理效率，并且本发明采用的FPGA+DSP架构的处理设备体积小，功耗小。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。附图中：
图1是根据本发明实施例的一种基于FPGA+DSP架构的相机图像采集与处理的方法的流程图；
图2是根据本发明实施例的一种基于FPGA+DSP架构的相机图像采集与处理的系统的结构框图；
图3是根据本发明实施例一的一种基于FPGA+DSP架构的相机图像采集与处理的方法的流程图；
图4是根据本发明实施例二的另一种基于FPGA+DSP架构的相机图像采集与处理的方法的流程图。
具体实施方式
下面将结合本发明附图，对本发明技术方案进行描述，但所描述的实施例仅仅是本发明一部分实施例，基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种基于FPGA+DSP架构的相机图像采集与处理的方法，图1是根据本发明实施例的一种基于FPGA+DSP架构的相机图像采集与处理的方法的流程图，如图1所示，包括以下步骤：
步骤S101：FPGA采集Cameralink接口相机输出的原始图像数据；
步骤S102：FPGA将原始图像数据进行缓存；
步骤S103：FPGA将缓存的原始图像数据传送至DSP；
步骤S104：DSP对原始图像数据进行处理，得到目标图像。
在实施过程中，在步骤S104之后，DSP通过CPU0建立嵌入式WEB服务器；使得PC机能够通过浏览器查看原始图像以及目标图像。
在步骤S103中，当FPGA缓存完一帧完整图像数据时，就将一帧完整图像数据传送至DSP；并且FPGA向DSP发送中断信号；
DSP对原始图像数据进行处理，得到目标图像，具体为：DSP接收中断信号；然后DSP对一帧完整图像数据进行处理，得到目标图像。
具体的，DSP对一帧完整图像数据进行处理，得到目标图像的具体实施方式为：DSP将中断信号发送至CPU1；DSP控制CPU1对一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；DSP控制CPU1将一帧完整图像与第一处理图像进行合并，得到第二处理图像；DSP控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像。
进一步的，DSP控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像之后，DSP控制CPU1将目标图像数据拷贝至CPU1与CPU0的共享内存中；DSP控制CPU1向CPU0发送中断信号。
通过上述步骤，利用FPGA+DSP架构处理相机的图像数据，提高了处理图像数据的实时性，进而提高处理效率，同时FPGA+DSP架构的处理设备体积小，功耗小。
本发明实施例还提供了一种基于FPGA+DSP架构的相机图像采集与处理的系统，用于实现上述一种基于FPGA+DSP架构的相机图像采集与处理的方法中。图2是根据本发明实施例的一种基于FPGA+DSP架构的相机图像采集与处理的系统的结构框图，如图2所示，该系统包括FPGA10、DSP20：
其中，FPGA10包括：采集单元101，用于采集Cameralink接口相机输出的原始图像数据；缓存单元102，用于将原始图像数据进行缓存；传送单元103，用于将缓存的原始图像数据传送至DSP20；
其中，DSP20包括：图像处理单元201，用于对原始图像数据进行处理，得到目标图像。
对于基于FPGA+DSP架构的相机图像采集与处理的系统，还包括PC机30：
DSP20还包括：服务器建立单元202，用于在图像处理单元201对原始图像数据进行处理，得到目标图像之后，通过CPU0建立嵌入式WEB服务器；
其中，PC机30包括：图像查看单元301，用于通过浏览器查看原始图像以及目标图像。
对于基于FPGA+DSP架构的相机图像采集与处理的系统，传送单元103包括：传送子单元1031，用于当FPGA10缓存完一帧完整图像数据时，将一帧完整图像数据传送至DSP20；发送子单元1032，用于向DSP20发送中断信号；
图像处理单元201包括：接收子单元2011，用于接收发送子单元1032发送的中断信号；图像处理子单元2012，用于对传送子单元1031传送的一帧完整图像数据进行处理，得到目标图像。
对于基于FPGA+DSP架构的相机图像采集与处理的系统，图像处理子单元2012包括：发送模块20121，用于将接收子单元2011接收的中断信号发送至CPU1；图像处理模块20122，用于控制CPU1对传送子单元1031传送的一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；图像合并模块20123，用于控制CPU1将一帧完整图像与第一处理图像进行合并，得到第二处理图像；图像压缩模块20124，用于控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像。
对于基于FPGA+DSP架构的相机图像采集与处理的系统，DSP20还包括：拷贝单元203，用于在DSP20控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像之后，控制CPU1将目标图像数据拷贝至CPU1与CPU0的共享内存中；发送单元204，用于控制CPU1向CPU0发送中断信号。
需要说明的是，装置实施例中描述的基于FPGA+DSP架构的相机图像采集与处理的系统对应于上述的方法实施例，其具体的实现过程在方法实施例中已经进行过详细说明，在此不再赘述。
为了使本发明的技术方案和实现方法更加清楚，下面将结合优选的实施例对其实现过程进行详细描述。
实施例一
本实施例提供一种基于FPGA+DSP架构的相机图像采集与处理的方法，如图3所示，图3是根据本发明实施例一的一种基于FPGA+DSP架构的相机图像采集与处理的方法的流程图，包括以下步骤：
步骤S301：FPGA采集Cameralink接口相机输出的原始图像数据；
本发明实施例中，Cameralink接口相机连接有用于采集视频图像的视频采集卡，视频采集卡选用TL288A CameraLink视频采集卡，当TL288A CameraLink视频采集卡采集完视频图像之后，就通过Cameralink接口将原始视频图像数据传输至FPGA，FPGA设置于TL6657F-EasyEVM板卡上，在FPGA采集Cameralink接口相机输出的原始图像数据之前，需要向TL6657F-EasyEVM板卡上分别烧写FPGA的程序以及DSP的程序；
步骤S302：FPGA将原始图像数据进行缓存；
本发明实施例中，FPGA采集到原始图像数据之后会将该原始图像数据缓存至本地缓存中，本地缓存可以选用DDR3内存条，也可以选用DDR4内存条，本发明实施例不做限定；
步骤S303：当FPGA缓存完一帧完整图像数据时，将一帧完整图像数据传送至DSP；
本发明实施例中，上述DSP设置于TL6657F-EasyEVM板卡上，且DSP与FPGA相互连接，上述DSP为多核DSP，在FPGA缓存上述原始图像数据至本地缓存的过程中，当FPGA缓存完一帧完整图像数据时，FPGA就立即将该一帧完整图像数据传送至DSP，当DSP收到该一帧完整图像数据时，FPGA就会向DSP发送中断，以使得DSP能够响应该中断并对收到的一帧完整图像数据进行处理，FPGA会在下一帧完整图像数据缓存完时将下一帧完整图像数据传送至DSP，在DSP收到下一帧完整图像数据时，FPGA就会再次向DSP发送中断，以使得DSP响应该中断并对收到的下一帧完整图像数据进行处理，直至将FPGA缓存的原始图像数据全部处理完毕；在FPGA向DSP传送图像数据的同时DSP也在处理接收到的图像数据，这就在无形中提高了图像数据处理的速度，使得处理相机图像数据的实时性得到了一定程度的提高；
可选的，FPGA将一帧完整图像数据传送至DSP的传送方式可以为：采用高速串行Rapidio(SRIO)总线作为FPGA与DSP之间的通信线路，由于高速串行Rapidio(SRIO)总线的每一条链路的通信速率都高达10Gbps，有效的提高了FPGA与DSP之间的通信速率，也进一步提高了FPGA向DSP传送图像数据的效率；
步骤S304：FPGA向DSP发送中断信号；
步骤S305：DSP接收中断信号；
步骤S306：DSP对一帧完整图像数据进行处理，得到目标图像；
本发明实施例中，DSP响应上述中断信号之后就会对接收到的一帧完整图像数据进行处理，DSP可以为多核DSP，这样就可以将处理图像数据的算法分配到不同的核中执行，这样就大大的提高了处理图像数据的性能；
作为一种可选的实施方式，DSP对一帧完整图像数据进行处理，得到目标图像的具体实施方式为：DSP将接收到的上述中断信号发送至CPU1，DSP控制CPU1对一帧完整图像数据进行边沿检测算法处理，得到第一处理图像，DSP控制CPU1将一帧完整图像与第一处理图像进行合并，得到第二处理图像，DSP控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像；
步骤S307：DSP通过CPU0建立嵌入式WEB服务器；
本发明实施例中，DSP通过CPU0建立嵌入式WEB服务器，并且使用HTTP+MJPEG的协议来传输图像，使得用户可以很方便的在PC机上通过浏览器来查看原始图像数据以及处理后的图像数据；
步骤S308：PC机通过浏览器查看原始图像以及目标图像。
可选的，当用户在PC机通过浏览器查看原始图像以及目标图像之前，需要使用网线将TL6657F-EasyEVM板卡上的网口和PC机的网口践行连接，再使用micro-USB线缆将TL6657F-EasyEVM板卡上的micro USB接口和PC机的USB接口进行连接。
实施例二
本实施例提供另一种基于FPGA+DSP架构的相机图像采集与处理的方法，如图4所示，图4是根据本发明实施例二的另一种基于FPGA+DSP架构的相机图像采集与处理的方法的流程图，包括以下步骤：
步骤S401：FPGA采集Cameralink接口相机输出的原始图像数据；
本发明实施例中，Cameralink接口相机连接有用于采集视频图像的视频采集卡，视频采集卡选用TL288A CameraLink视频采集卡，当TL288A CameraLink视频采集卡采集完视频图像之后，就通过Cameralink接口将原始视频图像数据传输至FPGA，FPGA设置于TL6657F-EasyEVM板卡上，在FPGA采集Cameralink接口相机输出的原始图像数据之前，需要向TL6657F-EasyEVM板卡上分别烧写FPGA的程序以及DSP的程序；
步骤S402：FPGA将原始图像数据进行缓存；
本发明实施例中，FPGA采集到原始图像数据之后会将该原始图像数据缓存至本地缓存中，本地缓存可以选用DDR3内存条，也可以选用DDR4内存条，本发明实施例不做限定；
步骤S403：当FPGA缓存完一帧完整图像数据时，将一帧完整图像数据传送至DSP；
本发明实施例中，上述DSP设置于TL6657F-EasyEVM板卡上，且DSP与FPGA相互连接，上述DSP为多核DSP，在FPGA缓存上述原始图像数据至本地缓存的过程中，当FPGA缓存完一帧完整图像数据时，FPGA就立即将该一帧完整图像数据传送至DSP，当DSP收到该一帧完整图像数据时，FPGA就会向DSP发送中断，以使得DSP能够响应该中断并对收到的一帧完整图像数据进行处理，FPGA会在下一帧完整图像数据缓存完时将下一帧完整图像数据传送至DSP，在DSP收到下一帧完整图像数据时，FPGA就会再次向DSP发送中断，以使得DSP响应该中断并对收到的下一帧完整图像数据进行处理，直至将FPGA缓存的原始图像数据全部处理完毕；在FPGA向DSP传送图像数据的同时DSP也在处理接收到的图像数据，这就在无形中提高了图像数据处理的速度，使得处理相机图像数据的实时性得到了一定程度的提高；
可选的，FPGA将一帧完整图像数据传送至DSP的传送方式可以为：采用高速串行Rapidio(SRIO)总线作为FPGA与DSP之间的通信线路，由于高速串行Rapidio(SRIO)总线的每一条链路的通信速率都高达10Gbps，有效的提高了FPGA与DSP之间的通信速率，也进一步提高了FPGA向DSP传送图像数据的效率；
步骤S404：FPGA向DSP发送中断信号；
步骤S405：DSP接收中断信号；
步骤S406：DSP将中断信号发送至CPU1；
本发明实施例中，DSP为多核DSP，当DSP接收到中断信号之后，就会将该中断信号发送至CPU1中；
步骤S407：DSP控制CPU1对一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；
本发明实施例中，CPU1调用了TI的优化的图像处理库对一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；
步骤S408：DSP控制CPU1将一帧完整图像与第一处理图像进行合并，得到第二处理图像；
本发明实施例中，CPU1在对一帧完整图像数据进行边沿检测算法处理，得到第一处理图像之后，会将原始图像与通过边沿检测算法处理之后的第一处理图像合并成一幅图像，即第二处理图像；
步骤S409：DSP控制CPU1通过JPEG压缩算法将第二处理图像压缩为JPEG格式，得到目标图像；
可选的，CPU1调用TI的优化的图像处理库，通过JPEG压缩算法将第二处理图像压缩为JPEG格式，TI图像数据库的调用使得JPEG压缩的性能得到了提高；
步骤S410：DSP控制CPU1将目标图像数据拷贝至CPU1与CPU0的共享内存中；
步骤S411：DSP控制CPU1向CPU0发送中断信号；
本发明实施例中，CPU1将目标图像数据拷贝至CPU1与CPU0的共享内存中之后，CPU1会向CPU0发送IPC中断，以使得CPU0对目标图像数据进行处理；
步骤S412：DSP通过CPU0建立嵌入式WEB服务器；
本发明实施例中，DSP通过CPU0建立嵌入式WEB服务器，并且使用HTTP+MJPEG的协议来传输图像，使得用户可以很方便的在PC机上通过浏览器来查看原始图像数据以及处理后的图像数据；
步骤S413：PC机通过浏览器查看原始图像以及目标图像。
可选的，当用户在PC机通过浏览器查看原始图像以及目标图像之前，需要使用网线将TL6657F-EasyEVM板卡上的网口和PC机的网口践行连接，再使用micro-USB线缆将TL6657F-EasyEVM板卡上的micro USB接口和PC机的USB接口进行连接。
综合上述，通过上述实施例，采用FPGA+DSP架构对Cameralink接口相机采集的视频图像数据进行处理，提高了处理图像数据的实时性；采用高速串行Rapidio(SRIO)总线作为FPGA与DSP之间的通信线路加快了FPGA向DSP传送图像数据的速率，进一步的加快了DSP处理图像数据的速率；采用多核DSP可以将处理图像数据的算法分配在不同的核中，提高了图像数据的处理性能；在DSP端引入嵌入式WEB服务器，并使用HTTP+MJPEG的协议来传输图像，使得用户可以很方便的在PC机上通过浏览器来查看原始图像数据以及处理后的图像数据。

Claims (10)

1.一种基于FPGA+DSP架构的相机图像采集与处理的方法，其特征在于，包括以下步骤：
FPGA采集Cameralink接口相机输出的原始图像数据；
所述FPGA将所述原始图像数据进行缓存；
所述FPGA将缓存的所述原始图像数据传送至DSP；
所述DSP对所述原始图像数据进行处理，得到目标图像。
2.根据权利要求1所述的方法，其特征在于，所述DSP对所述原始图像数据进行处理，得到目标图像之后，还包括以下步骤：
所述DSP通过CPU0建立嵌入式WEB服务器；
PC机通过浏览器查看所述原始图像以及所述目标图像。
3.根据权利要求2所述的方法，其特征在于，所述FPGA将缓存的所述原始图像数据传送至DSP，包括以下步骤：
当所述FPGA缓存完一帧完整图像数据时，将所述一帧完整图像数据传送至DSP；
所述FPGA向所述DSP发送中断信号；
所述DSP对所述原始图像数据进行处理，得到目标图像，包括以下步骤：
所述DSP接收所述中断信号；
所述DSP对所述一帧完整图像数据进行处理，得到目标图像。
4.根据权利要求3所述的方法，其特征在于，所述DSP对所述一帧完整图像数据进行处理，得到目标图像，包括以下步骤：
所述DSP将所述中断信号发送至CPU1；
所述DSP控制所述CPU1对所述一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；
所述DSP控制所述CPU1将所述一帧完整图像与所述第一处理图像进行合并，得到第二处理图像；
所述DSP控制所述CPU1通过JPEG压缩算法将所述第二处理图像压缩为JPEG格式，得到目标图像。
5.根据权利要求4所述的方法，其特征在于，所述DSP控制所述CPU1通过JPEG压缩算法将所述第二处理图像压缩为JPEG格式，得到目标图像之后，以及所述DSP通过CPU0建立嵌入式WEB服务器之前，还包括以下步骤：
所述DSP控制所述CPU1将所述目标图像数据拷贝至CPU1与CPU0的共享内存中；
所述DSP控制所述CPU1向所述CPU0发送中断信号。
6.一种基于FPGA+DSP架构的相机图像采集与处理的系统，其特征在于，包括FPGA、DSP：
其中，所述FPGA包括：
采集单元，用于采集Cameralink接口相机输出的原始图像数据；
缓存单元，用于将所述原始图像数据进行缓存；
传送单元，用于将缓存的所述原始图像数据传送至DSP；
其中，所述DSP包括：
图像处理单元，用于对所述原始图像数据进行处理，得到目标图像。
7.根据权利要求6所述的系统，其特征在于，还包括PC机：
所述DSP还包括：服务器建立单元，用于在所述图像处理单元对所述原始图像数据进行处理，得到目标图像之后，通过CPU0建立嵌入式WEB服务器；
其中，所述PC机包括：
图像查看单元，用于通过浏览器查看所述原始图像以及所述目标图像。
8.根据权利要求7所述的系统，其特征在于，所述传送单元包括：
传送子单元，用于当所述FPGA缓存完一帧完整图像数据时，将所述一帧完整图像数据传送至DSP；
发送子单元，用于向所述DSP发送中断信号；
所述图像处理单元包括：
接收子单元，用于接收所述发送子单元发送的所述中断信号；
图像处理子单元，用于对所述传送子单元传送的所述一帧完整图像数据进行处理，得到目标图像。
9.根据权利要求8所述的系统，其特征在于，所述图像处理子单元包括：
发送模块，用于将所述接收子单元接收的所述中断信号发送至CPU1；
图像处理模块，用于控制所述CPU1对所述传送子单元传送的所述一帧完整图像数据进行边沿检测算法处理，得到第一处理图像；
图像合并模块，用于控制所述CPU1将所述一帧完整图像与所述第一处理图像进行合并，得到第二处理图像；
图像压缩模块，用于控制所述CPU1通过JPEG压缩算法将所述第二处理图像压缩为JPEG格式，得到目标图像。
10.根据权利要求9所述的系统，其特征在于，所述DSP还包括：
拷贝单元，用于在所述DSP控制所述CPU1通过JPEG压缩算法将所述第二处理图像压缩为JPEG格式，得到目标图像之后，控制所述CPU1将所述目标图像数据拷贝至CPU1与CPU0的共享内存中；
发送单元，用于控制所述CPU1向所述CPU0发送中断信号。
CN201810340982.7A 2018-04-17 2018-04-17 一种基于fpga+dsp架构的相机图像采集与处理的方法及系统 Pending CN108711135A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810340982.7A CN108711135A (zh) 2018-04-17 2018-04-17 一种基于fpga+dsp架构的相机图像采集与处理的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810340982.7A CN108711135A (zh) 2018-04-17 2018-04-17 一种基于fpga+dsp架构的相机图像采集与处理的方法及系统

Publications (1)

Publication Number Publication Date
CN108711135A true CN108711135A (zh) 2018-10-26

Family

ID=63867179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810340982.7A Pending CN108711135A (zh) 2018-04-17 2018-04-17 一种基于fpga+dsp架构的相机图像采集与处理的方法及系统

Country Status (1)

Country Link
CN (1) CN108711135A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110266961A (zh) * 2019-07-23 2019-09-20 江苏鼎速网络科技有限公司 图像生成方法、系统及图像生成设备
CN110399824A (zh) * 2019-07-19 2019-11-01 苏州浪潮智能科技有限公司 zynq系统及基于zynq系统的图像目标识别方法
CN111327356A (zh) * 2020-02-26 2020-06-23 航天恒星科技有限公司 一种解调装置
CN116243774A (zh) * 2023-03-06 2023-06-09 广州创龙电子科技有限公司 Dsp和fpga处理器的上电控制电路及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080137726A1 (en) * 2006-12-12 2008-06-12 General Instrument Corporation Method and Apparatus for Real-Time Video Encoding
KR20120120767A (ko) * 2011-04-25 2012-11-02 국방과학연구소 Ｄｓｐ와 ｆｐｇａ를 이용한 ｊｐｅｇ2000 압축 설계 방법 및 장치
CN105430334A (zh) * 2015-11-19 2016-03-23 青岛中科软件股份有限公司 一种基于dsp和fpga视频图像采集处理系统
CN105516624A (zh) * 2015-12-10 2016-04-20 合肥师范学院 一种基于多核dsp的多通道图像采集处理系统
CN107659784A (zh) * 2017-08-31 2018-02-02 北京航宇创通技术有限公司 CameraLink图像处理装置和光电转塔

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080137726A1 (en) * 2006-12-12 2008-06-12 General Instrument Corporation Method and Apparatus for Real-Time Video Encoding
KR20120120767A (ko) * 2011-04-25 2012-11-02 국방과학연구소 Ｄｓｐ와 ｆｐｇａ를 이용한 ｊｐｅｇ2000 압축 설계 방법 및 장치
CN105430334A (zh) * 2015-11-19 2016-03-23 青岛中科软件股份有限公司 一种基于dsp和fpga视频图像采集处理系统
CN105516624A (zh) * 2015-12-10 2016-04-20 合肥师范学院 一种基于多核dsp的多通道图像采集处理系统
CN107659784A (zh) * 2017-08-31 2018-02-02 北京航宇创通技术有限公司 CameraLink图像处理装置和光电转塔

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
毛德操 等: "《嵌入式系统 采用公开源代码和StrongARM/XScale处理器》", 31 October 2003 *
汪安民 等: "《TMS320C674x DSP应用开发》", 31 March 2012 *
章鲁 等: "《医学图像处理与分析》", 31 August 2006, 上海科学技术出版社 *
郑宝 等: "《电脑组装与软硬件故障排除》", 30 November 2001, 海洋出版社 *
靖固 等: "基于 FPGA + DSP 实时图像采集处理系统设计", 《哈尔滨理工大学学报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110399824A (zh) * 2019-07-19 2019-11-01 苏州浪潮智能科技有限公司 zynq系统及基于zynq系统的图像目标识别方法
CN110266961A (zh) * 2019-07-23 2019-09-20 江苏鼎速网络科技有限公司 图像生成方法、系统及图像生成设备
CN111327356A (zh) * 2020-02-26 2020-06-23 航天恒星科技有限公司 一种解调装置
CN116243774A (zh) * 2023-03-06 2023-06-09 广州创龙电子科技有限公司 Dsp和fpga处理器的上电控制电路及方法

Similar Documents

Publication Publication Date Title
CN108711135A (zh) 一种基于fpga+dsp架构的相机图像采集与处理的方法及系统
CN105404788B (zh) 一种分布式医疗诊断系统
CN110674918A (zh) 信息处理方法、设备、系统及存储介质
CN108460721A (zh) 一种基于硬件加速卡的全景视频拼接系统及方法
CN103856761A (zh) 基于Zynq-7000的图像监控系统
CN101174993B (zh) 网络数据监测处理方法和设备
CN104954804A (zh) 一种自适应图像分辨率处理方法
CN113438474A (zh) 一种摄像头模组测试装置及其控制方法
CN108174084A (zh) 全景视频处理方法及终端设备
CN103856558B (zh) 一种用于终端应用的数据处理方法和装置
CN111314395A (zh) 一种图像的传输方法及终端、存储介质
JP2002517838A (ja) 画像処理検査装置および検査方法
CN115883962A (zh) 摄像头控制方法、系统、电子设备和存储介质
CN103402055A (zh) 移动终端用摄像头芯片、带摄像功能的移动终端及其拍照方法和装置
CN105681748A (zh) 一种图像摄录装置及监控系统
CN117336425A (zh) 图像处理电路、图像处理装置、方法、电子设备和芯片
CN106454152A (zh) 视频图像拼接方法、装置和系统
WO2023169369A1 (zh) 一种行人重识别方法、系统、装置、设备及介质
CN106657076A (zh) 一种网络命名空间的tcp服务实现方法及装置
CN106341662A (zh) 一种基于计算机图像处理的可视化系统
CN107102822A (zh) 一种数据回写方法及装置
CN107423187A (zh) 一种屏幕监控方法、装置及系统
CN109981969B (zh) 一种智能电子设备和图像处理单元、图像处理方法
CN107888945A (zh) 一种图像传输方法及系统
CN104284077A (zh) 一种图像处理方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181026