CN108710598A - 一种芯片架构 - Google Patents
一种芯片架构 Download PDFInfo
- Publication number
- CN108710598A CN108710598A CN201810404385.6A CN201810404385A CN108710598A CN 108710598 A CN108710598 A CN 108710598A CN 201810404385 A CN201810404385 A CN 201810404385A CN 108710598 A CN108710598 A CN 108710598A
- Authority
- CN
- China
- Prior art keywords
- communication unit
- speed communication
- low
- speed
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种芯片架构，包括：高速通信单元和至少一个低速通信单元，高速通信单元及低速通信单元分别根据不同的通信方式处理要求对待传输数据进行处理，高速通信单元根据路由信息表启动高速通信单元或低速通信单元执行数据处理。本发明实施例提供的芯片架构，由于在一个芯片上同时设置了支撑不同通信方式的多个通信单元，实现了多种通信方式的高度集成；并且这种能够实现多模通信的芯片，与现有技术中多个通信模块的简单组合相比，在体积上会大幅减小，制作成本也有较大压缩。另外，本发明实施例提供的芯片架构，由于高速通信单元能够根据路由信息表自动调用各个通信单元，在通信方式的选择上实现了智能化，能够满足智能化通信的需要。
Description
技术领域
本发明涉及通信技术领域，具体涉及一种芯片架构。
背景技术
在电力领域，要实现智能配用电，必须解决大量配用电通信终端的通信问题。电力终端通信接入网，即10kV和0.4kV线路相关的节点构成的通信网络，是典型的物联网，具有通信节点个数庞大、分布范围广的特点。电力终端通信接入网几乎覆盖我国全部地区，既包括人口密集的城区，还包括人迹罕至的山区等多种典型的地理环境，且部分节点处于遮挡或者屏蔽区域，这就使得单一的通信方式无法覆盖全部通信节点。目前，学术界、工业界均投入大量资源研究智能配用电通信解决方案，多模通信是其中最受关注的方案。但是，现有的多模通信通常是不同通信模块的简单集合，例如，将wifi通信模块、电力线载波通信模块、数字微波通信模块和光纤通信模块等多种通信模块简单组合，安装在电力终端设备上，以实现多模通信，具有体积大、成本高的缺点，不利于大规模推广应用，并且这种通信模块的简单组合也不能适应智能化通信的需要。
发明内容
有鉴于此，本发明实施例提供了一种融合多种通信方式的芯片架构，以解决现有物联网多模通信存在的集成程度较低、体积较大、成本较高和不能适应智能化通信需要等问题。
根据第一方面，本发明实施例提供了一种芯片架构，包括：高速通信单元和至少一个低速通信单元，所述高速通信单元及所述低速通信单元分别根据不同的通信方式处理要求对待传输数据进行处理，所述高速通信单元根据路由信息表启动高速通信单元或低速通信单元执行数据处理。
本发明实施例提供的芯片架构，由于在一个芯片上同时设置了支撑不同通信方式的多个通信单元，实现了多种通信方式的高度集成；并且这种能够实现多模通信的芯片，与现有技术中多个通信模块的简单组合相比，在体积上会大幅减小，制作成本也有较大压缩。另外，本发明实施例提供的芯片架构，由于高速通信单元能够根据路由信息表自动调用各个通信单元，在通信方式的选择上实现了智能化，能够满足智能化通信的需要。
结合第一方面，在第一方面第一实施方式中，
所述高速通信单元获取当前的所需可达速率，并判断所述所需可达速率是否低于第一预设阈值；当所述所需可达速率低于第一预设阈值时，所述高速通信单元检测当前的通信方式是否对应任一所述低速通信单元；当当前的通信方式未对应任一所述低速通信单元时，所述高速通信单元断开当前的通信方式并启动任一所述低速通信单元以继续执行数据处理。
本发明实施例提供的芯片架构，在执行通信任务过程中，主动监测所需可达速率并在所需可达速率低于第一预设阈值时，检测当前的通信方式是否为高速通信方式；在所需可达速率较低的情况下，如果使用高速通信方式进行数据传输，由于高速通信方式的能耗较大，可能会造成资源浪费，需要将当前的通信方式变更为任一种低速通信方式，以避免资源浪费。
结合第一方面，在第一方面第二实施方式中，所述高速通信单元获取当前的最大通信跳数，并判断当前的最大通信跳数是否高于第二预设阈值；当当前的最大通信跳数高于第二预设阈值时，所述高速通信单元检测当前的通信方式是否对应任一所述低速通信单元；当当前的通信方式未对应任一所述低速通信单元时，所述高速通信单元断开当前的通信方式并启动任一所述低速通信单元以继续执行数据处理。
本发明实施例提供的芯片架构，在执行通信任务过程中，主动监测最大通信跳数并在最大通信跳数高于第二预设阈值时，检测当前的通信方式是否为高速通信方式；由于高速通信方式的单跳通信距离短，在最大通信跳数较高的情况下，需要将当前的通信方式变更为任一种低速通信方式，低速通信方式的单跳通信距离长，使用低速通信方式可以降低通信跳数。
结合第一方面或第一方面第一至第二任一项实施方式，在第一方面第三实施方式中，所述高速通信单元包括：通过第一总线连接的主控制器、存储器、第一物理层模块和外设存储模块；所述主控制器用于控制所述高速通信单元执行数据处理，以及控制所述低速通信单元的启动；所述存储器用于存储所述高速通信单元对应的通信方式的通信处理程序，所述主控制器根据所述通信处理程序控制所述高速通信单元执行数据处理，或所述主控制器根据所述通信处理程序启动所述低速通信单元；所述第一物理层模块用于执行所述高速通信单元对应的通信方式的物理层操作；所述外设存储模块用于存储启动程序并在所述高速通信单元启动时将所述启动程序发送至所述存储器。
本发明实施例提供的芯片架构，利用主控制器、存储器、第一物理层模块和外设存储模块构建高速通信单元，以实现利用高速通信方式进行数据处理，并且使用主控制器对构成芯片的各个通信单元进行统一管控，使得多模通信能够按需有序进行，有利于提高通信效率。
结合第一方面第三实施方式，在第一方面第四实施方式中，所述高速通信单元还包括：连接于所述第一总线的直接内存存取模块和多次可编程存储器；所述多次可编程存储器用于存储初始化程序，当所述高速通信单元或低速通信单元启动时，通过所述多次可编程存储器中的初始化程序启动所述直接内存存取模块；所述直接内存存取模块用于将所述外设存储模块中存储的启动程序发送至所述存储器。
本发明实施例提供的芯片架构，当高速通信单元或低速通信单元启动时，通过直接内存存取模块和多次可编程存储器将外设存储模块中存储的启动程序发送至存储器，进而主控制器可以调用启动程序以顺利启动高速通信单元或低速通信单元。
结合第一方面第四实施方式，在第一方面第五实施方式中，所述外设存储模块包括SPIFLASH和第一串行外围设备接口，所述SPIFLASH通过所述第一串行外围设备接口连接于所述第一总线。
本发明实施例提供的芯片架构，利用SPIFLASH和第一串行外围设备接口构成外设存储模块，利用SPIFLASH存储启动程序，利用第一串行外围设备接口将SPIFLASH连入第一总线，进而实现SPIFLASH与存储器的通信，使得SPIFLASH中存储的启动程序能够顺利发送至存储器。
结合第一方面第五实施方式，在第一方面第六实施方式中，所述第一物理层模块通过所述第一串行外围设备接口连接于所述第一总线。
本发明实施例提供的芯片架构，既可以将第一物理层模块直接与第一总线相连，也可以通过第一串行外围设备接口将第一物理层模块与第一总线相连，可以根据实际需要自由选择第一物理层模块与第一总线的连接方式，具有灵活性。
结合第一方面第三实施方式，在第一方面第七实施方式中，所述低速通信单元包括：通过第二总线连接的控制器、双口存储器、中断请求模块和第二物理层模块；所述控制器通过所述双口存储器和第一总线连接于所述主控制器，所述中断请求模块与所述主控制器相连；所述控制器用于在所述高速通信单元的控制下控制所述低速通信单元执行数据处理；所述双口存储器用于所述高速通信单元和低速通信单元的通信，并且所述双口存储器还用于存储所述低速通信单元对应的通信方式的通信处理程序，所述控制器根据对应的通信处理程序控制所述低速通信单元执行数据处理；所述中断请求模块用于当所述低速通信单元完成数据处理时，向所述高速通信单元反馈消息；所述第二物理层模块用于执行所述低速通信单元对应的通信方式的物理层操作。
本发明实施例提供的芯片架构，利用控制器、双口存储器、中断请求模块和第二物理层模块构建低速通信单元，以实现利用低速通信方式进行数据处理，并且控制器接受主控制器的调用，在主控制器发出调用指令后控制器控制低速通信单元执行数据处理。此外，在低速通信单元完成对应的数据处理任务后，控制器利用中断请求模块向高速通信单元中的主控制器反馈消息，以通知主控制器结束对低速通信单元的调用。一方面，低速通信单元的启动和关闭完全受控于主控制器；另一方面，低速通信单元在接受主控制器的调用后，能够独立执行并完成数据处理。
结合第一方面第七实施方式，在第一方面第八实施方式中，所述低速通信单元还包括：第二串行外围设备接口，所述第二物理层模块通过所述第二串行外围设备接口连接于所述第二总线。
本发明实施例提供的芯片架构，既可以将第二物理层模块直接与第二总线相连，也可以通过第二串行外围设备接口将第二物理层模块与第二总线相连，可以根据实际需要自由选择第二物理层模块与第二总线的连接方式，具有灵活性。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了本发明实施例中一种芯片架构的一个具体示例的结构示意图；
图2示出了高速通信单元对当前通信方式进行评估的一个具体示例的流程图；
图3示出了高速通信单元对当前通信方式进行评估的另一个具体示例的流程图；
图4示出了本发明实施例中一种芯片架构中的高速通信单元的一个具体示例的结构示意图；
图5示出了本发明实施例中一种芯片架构中的高速通信单元的另一个具体示例的结构示意图；
图6示出了本发明实施例中一种芯片架构中的低速通信单元的一个具体示例的结构示意图；
图7示出了本发明实施例中高速通信单元和低速通信单元之间以一种方式进行连接的结构示意图；
图8示出了本发明实施例中一种芯片架构中的低速通信单元的另一个具体示例的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示出了本发明实施例中的一种芯片架构。如图1所示，该芯片架构可以包括：高速通信单元和至少一个低速通信单元。高速通信单元及各个低速通信单元分别根据不同的通信方式处理要求对待传输数据进行处理。在同时设置多个低速通信单元的情况下，各个低速通信单元所采用的通信方式是不同的。由高速通信单元选择具体的通信方式，具体的，高速通信单元可以根据预存的路由信息表选择启动高速通信单元或某一低速通信单元，以执行数据处理。路由信息表并非固定不变的，可以根据需要定期或非定期进行更新，以保持较高的通信效率。
本发明实施例提供的芯片架构，由于在一个芯片上同时设置了支撑不同通信方式的多个通信单元，实现了多种通信方式的高度集成；并且这种能够实现多模通信的芯片，与现有技术中多个通信模块的简单组合相比，在体积上会大幅减小，制作成本也有较大压缩。另外，本发明实施例提供的芯片架构，由于高速通信单元能够根据路由信息表自动调用各个通信单元，在通信方式的选择上实现了智能化，能够满足智能化通信的需要。
除了路由信息表，高速通信单元还可以根据当前的通信参数信息，实时判断当前的通信方式是否为最优方式。在一具体实施方式中，如图2所示，高速通信单元可以通过以下步骤对当前通信方式进行评估，并在需要时更换通信方式：
步骤S101：高速通信单元获取当前的所需可达速率。
步骤S102：判断所需可达速率是否低于第一预设阈值。当所需可达速率低于第一预设阈值时，执行步骤S103；当所需可达速率不低于第一预设阈值时，不执行任何操作。
步骤S103：高速通信单元检测当前的通信方式是否对应任一低速通信单元。当当前的通信方式未对应任一低速通信单元时，执行步骤S104；当当前的通信方式对应任一低速通信单元时，不执行任何操作。
步骤S104：高速通信单元断开当前的通信方式并启动任一低速通信单元以继续执行数据处理。
本发明实施例提供的芯片架构，在执行通信任务过程中，主动监测所需可达速率并在所需可达速率低于第一预设阈值时，检测当前的通信方式是否为高速通信方式；在所需可达速率较低的情况下，如果使用高速通信方式进行数据传输，由于高速通信方式的能耗较大，可能会造成资源浪费，需要将当前的通信方式变更为任一种低速通信方式，以避免资源浪费。
在另一具体实施方式中，如图3所示，高速通信单元可以通过以下步骤对当前通信方式进行评估，并在需要时更换通信方式：
步骤S201：高速通信单元获取当前的最大通信跳数。
步骤S202：判断当前的最大通信跳数是否高于第二预设阈值。当当前的最大通信跳数高于第二预设阈值时，执行步骤S203；当当前的最大通信跳数不高于第二预设阈值时，不执行任何操作。
步骤S203：高速通信单元检测当前的通信方式是否对应任一低速通信单元。当当前的通信方式未对应任一低速通信单元时，执行步骤S204；当当前的通信方式对应任一低速通信单元时，不执行任何操作。
步骤S204：高速通信单元断开当前的通信方式并启动任一低速通信单元以继续执行数据处理。
本发明实施例提供的芯片架构，在执行通信任务过程中，主动监测最大通信跳数并在最大通信跳数高于第二预设阈值时，检测当前的通信方式是否为高速通信方式；由于高速通信方式的单跳通信距离短，在最大通信跳数较高的情况下，需要将当前的通信方式变更为任一种低速通信方式，低速通信方式的单跳通信距离长，使用低速通信方式可以降低通信跳数。
如图4所示，芯片架构中的高速通信单元可以包括：通过第一总线连接的主控制器11、存储器12、第一物理层模块13和外设存储模块14。其中，主控制器11用于控制高速通信单元执行数据处理，以及控制低速通信单元的启动；存储器12用于存储高速通信单元对应的通信方式的通信处理程序，主控制器11根据通信处理程序控制高速通信单元执行数据处理，或主控制器11根据通信处理程序启动低速通信单元；第一物理层模块13用于执行高速通信单元对应的通信方式的物理层操作；外设存储模块14用于存储启动程序并在高速通信单元启动时将启动程序发送至存储器12。
可选的，高速通信单元还可以包括：连接于第一总线的直接内存存取模块15和多次可编程存储器16。多次可编程存储器16用于存储初始化程序，当高速通信单元或低速通信单元启动时，通过多次可编程存储器16中的初始化程序启动直接内存存取模块15；直接内存存取模块15用于将外设存储模块14中存储的启动程序发送至存储器12。
可选的，高速通信单元中的外设存储模块14可以包括：SPIFLASH 141和第一串行外围设备接口142。SPIFLASH 141通过第一串行外围设备接口142连接于第一总线。
可选的，如图5所述，高速通信单元中的第一物理层模块13可以通过第一串行外围设备接口142连接于第一总线。
如图6所示，芯片架构中的低速通信单元可以包括：通过第二总线连接的控制器21、双口存储器22、中断请求模块23和第二物理层模块24。图7所示为高速通信单元和低速通信单元之间的一种连接方式。如图7所示，控制器21通过双口存储器22和第一总线连接于主控制器11，中断请求模块23与主控制器11相连。图7示出的芯片架构中仅包含一个低速通信单元，在需要设置多个低速通信单元时，可以采用并联的方式将多个低速通信单元分别与高速通信单元相连接。
具体的，控制器21用于在高速通信单元的调用下控制低速通信单元执行数据处理；双口存储器22用于高速通信单元和低速通信单元的通信，并且双口存储器22还用于存储低速通信单元对应的通信方式的通信处理程序，控制器21根据对应的通信处理程序控制低速通信单元执行数据处理；中断请求模块23用于当低速通信单元完成数据处理时，向高速通信单元反馈消息；第二物理层模块24用于执行低速通信单元对应的通信方式的物理层操作。
可选的，如图8所示，低速通信单元中的第二物理层模块24可以通过第二串行外围设备接口25连接于第二总线。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (9)
1.一种芯片架构，其特征在于，包括：
高速通信单元和至少一个低速通信单元，所述高速通信单元及所述低速通信单元分别根据不同的通信方式处理要求对待传输数据进行处理，所述高速通信单元根据路由信息表启动高速通信单元或低速通信单元执行数据处理。
2.根据权利要求1所述的芯片架构，其特征在于：
所述高速通信单元获取当前的所需可达速率，并判断所述所需可达速率是否低于第一预设阈值；
当所述所需可达速率低于第一预设阈值时，所述高速通信单元检测当前的通信方式是否对应任一所述低速通信单元；
当当前的通信方式未对应任一所述低速通信单元时，所述高速通信单元断开当前的通信方式并启动任一所述低速通信单元以继续执行数据处理。
3.根据权利要求1所述的芯片架构，其特征在于：
所述高速通信单元获取当前的最大通信跳数，并判断当前的最大通信跳数是否高于第二预设阈值；
当当前的最大通信跳数高于第二预设阈值时，所述高速通信单元检测当前的通信方式是否对应任一所述低速通信单元；
当当前的通信方式未对应任一所述低速通信单元时，所述高速通信单元断开当前的通信方式并启动任一所述低速通信单元以继续执行数据处理。
4.根据权利要求1至3中任一所述的芯片架构，其特征在于：所述高速通信单元包括：通过第一总线连接的主控制器、存储器、第一物理层模块和外设存储模块；
所述主控制器用于控制所述高速通信单元执行数据处理，以及控制所述低速通信单元的启动；
所述存储器用于存储所述高速通信单元对应的通信方式的通信处理程序，所述主控制器根据所述通信处理程序控制所述高速通信单元执行数据处理，或所述主控制器根据所述通信处理程序启动所述低速通信单元；
所述第一物理层模块用于执行所述高速通信单元对应的通信方式的物理层操作；
所述外设存储模块用于存储启动程序并在所述高速通信单元启动时将所述启动程序发送至所述存储器。
5.根据权利要求4所述的芯片架构，其特征在于，所述高速通信单元还包括：连接于所述第一总线的直接内存存取模块和多次可编程存储器；
所述多次可编程存储器用于存储初始化程序，当所述高速通信单元或低速通信单元启动时，通过所述多次可编程存储器中的初始化程序启动所述直接内存存取模块；
所述直接内存存取模块用于将所述外设存储模块中存储的启动程序发送至所述存储器。
6.根据权利要求5所述的芯片架构，其特征在于，所述外设存储模块包括SPI FLASH和第一串行外围设备接口，所述SPI FLASH通过所述第一串行外围设备接口连接于所述第一总线。
7.根据权利要求6所述的芯片架构，其特征在于，所述第一物理层模块通过所述第一串行外围设备接口连接于所述第一总线。
8.根据权利要求4所述的芯片架构，其特征在于：所述低速通信单元包括：通过第二总线连接的控制器、双口存储器、中断请求模块和第二物理层模块；所述控制器通过所述双口存储器和第一总线连接于所述主控制器，所述中断请求模块与所述主控制器相连；
所述控制器用于在所述高速通信单元的控制下控制所述低速通信单元执行数据处理；
所述双口存储器用于所述高速通信单元和低速通信单元的通信，并且所述双口存储器还用于存储所述低速通信单元对应的通信方式的通信处理程序，所述控制器根据对应的通信处理程序控制所述低速通信单元执行数据处理；
所述中断请求模块用于当所述低速通信单元完成数据处理时，向所述高速通信单元反馈消息；
所述第二物理层模块用于执行所述低速通信单元对应的通信方式的物理层操作。
9.根据权利要求8所述的芯片架构，其特征在于，所述低速通信单元还包括：第二串行外围设备接口，所述第二物理层模块通过所述第二串行外围设备接口连接于所述第二总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810404385.6A CN108710598B (zh) | 2018-04-28 | 2018-04-28 | 一种芯片架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810404385.6A CN108710598B (zh) | 2018-04-28 | 2018-04-28 | 一种芯片架构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108710598A true CN108710598A (zh) | 2018-10-26 |
| CN108710598B CN108710598B (zh) | 2022-02-22 |
Family
ID=63867544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810404385.6A Active CN108710598B (zh) | 2018-04-28 | 2018-04-28 | 一种芯片架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108710598B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101707571A (zh) * | 2009-09-23 | 2010-05-12 | 李悦 | 一种电力线、无线双网路由方法 |
| CN102592431A (zh) * | 2012-02-24 | 2012-07-18 | 深圳市国电科技通信有限公司 | 抄表系统及其方法 |
| CN103312367A (zh) * | 2013-06-17 | 2013-09-18 | 洛阳愿景科技有限公司 | 一种双模通信芯片 |
| CN104333490A (zh) * | 2014-11-20 | 2015-02-04 | 国家电网公司 | 一种基于通信协议的配用电通信业务带宽预测方法 |
| CN106960558A (zh) * | 2017-03-10 | 2017-07-18 | 深圳市国电科技通信有限公司 | 一种融合多种通信方式的装置 |
-
2018
- 2018-04-28 CN CN201810404385.6A patent/CN108710598B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101707571A (zh) * | 2009-09-23 | 2010-05-12 | 李悦 | 一种电力线、无线双网路由方法 |
| CN102592431A (zh) * | 2012-02-24 | 2012-07-18 | 深圳市国电科技通信有限公司 | 抄表系统及其方法 |
| CN103312367A (zh) * | 2013-06-17 | 2013-09-18 | 洛阳愿景科技有限公司 | 一种双模通信芯片 |
| CN104333490A (zh) * | 2014-11-20 | 2015-02-04 | 国家电网公司 | 一种基于通信协议的配用电通信业务带宽预测方法 |
| CN106960558A (zh) * | 2017-03-10 | 2017-07-18 | 深圳市国电科技通信有限公司 | 一种融合多种通信方式的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108710598B (zh) | 2022-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103297560B (zh) | 一种数据流分类的方法及服务器 | |
| CN103078895B (zh) | 一种基于mcf52233芯片的工业以太网多功能双串口服务器 | |
| CN101572667A (zh) | 一种ip路由等价多路径的实现方法及装置 | |
| CN105162721A (zh) | 基于软件定义网络的全光互连数据中心网络系统及数据通信方法 | |
| CN104378308A (zh) | 报文发送速率检测方法及装置 | |
| CN106230512A (zh) | 一种电力泛在光接入组网系统 | |
| CN103647782B (zh) | 电梯通讯协议与电梯物联网采集通讯协议间的协议转换方法 | |
| CN104301229B (zh) | 数据包转发方法、路由表生成方法及装置 | |
| CN109587734A (zh) | 一种双频中继器的通信方法及装置 | |
| WO2023273312A1 (zh) | 一种功率分配装置、充电装置、设备、控制方法及系统 | |
| RU2527739C2 (ru) | Способ и система диспетчеризации восходящего сообщения в гигабитных пассивных оптических сетях | |
| CN105715527B (zh) | 一种空压机触摸屏联控系统及方法 | |
| CN106301803A (zh) | 一种芯片供电控制方法、装置及通信设备 | |
| CN104767598A (zh) | 一种用于储能电站现场设备之间的数据传输系统及其方法 | |
| CN113992721B (zh) | 一种智能终端管控方法、系统、设备及存储介质 | |
| CN109302350A (zh) | 一种基于光电组播混合网络架结构及其调度方法 | |
| CN102833158B (zh) | 网络数据发送方法和装置、网络数据系统 | |
| CN105474732B (zh) | 一种集中式基带池架构下的设备控制方法、设备和系统 | |
| CN108710598A (zh) | 一种芯片架构 | |
| CN108711875A (zh) | 一种分布式储能单元协调控制系统及控制方法 | |
| CN102769566B (zh) | 一种多级调度系统配置、变更方法和装置 | |
| CN207377780U (zh) | 一种水泵控制系统 | |
| CN104065554A (zh) | 一种组网方法以及组网装置 | |
| CN103797814A (zh) | 一种自动配线切换装置、系统及自动配线切换方法 | |
| CN101651572B (zh) | 一种网管系统拓扑搜索的实现方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 102209 18 Riverside Avenue, Changping District science and Technology City, Beijing Applicant after: Global energy Internet Institute, Inc. Applicant after: State Grid Corporation of China Applicant after: Hubei Electric Power Co., Ltd. Address before: 102209 18 Riverside Avenue, Changping District science and Technology City, Beijing Applicant before: Global energy Internet Institute, Inc. Applicant before: State Grid Corporation of China Applicant before: Hubei Electric Power Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |