CN108710592A - 一种简易多路i2c接口烧录模块 - Google Patents
一种简易多路i2c接口烧录模块 Download PDFInfo
- Publication number
- CN108710592A CN108710592A CN201810506100.XA CN201810506100A CN108710592A CN 108710592 A CN108710592 A CN 108710592A CN 201810506100 A CN201810506100 A CN 201810506100A CN 108710592 A CN108710592 A CN 108710592A
- Authority
- CN
- China
- Prior art keywords
- module
- serial ports
- burning
- data
- master modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
Abstract
本发明涉及存储介质的多路I2C接口烧录技术领域,特别涉及一种简易多路I2C接口烧录模块。其结构包括FPGA芯片,在所述的FPGA芯片内搭建专用串口配置模块和数据缓存模块,所述的专用串口配置模块和数据缓存模块通过N个I2C Master模块连接烧录插座,通过专用串口配置模块对I2C Master模块的工作模式进行配置,通过串口将要烧录到I2C存储介质的数据发送给各个I2C Master模块。本发明的一种简易多路I2C接口烧录模块,利用FPGA的可重构性和可编程性,在FPGA内部搭建N个I2C Master模块,通过串口模块发送需要烧录的数据,然后烧录到N个存储介质中,实现一次能烧录多个I2C接口的存储介质的目的。
Description
技术领域
本发明涉及存储介质的多路I2C接口烧录技术领域,特别涉及一种简易多路I2C接口烧录模块。
背景技术
在现阶段项目调试中,烧录I2C接口的存储介质内容,实验室一般选用西尔特SUPERPRO系列编程器的SUPERPRO 600P,这个设备价格昂贵,而且一次只能烧录一片芯片。
发明内容
为了解决现有技术的问题,本发明提供了一种简易多路I2C接口烧录模块,利用FPGA的可重构性和可编程性,在FPGA内部搭建N个I2C Master模块,通过串口模块发送需要烧录的数据,然后烧录到N个存储介质中,实现一次能烧录多个I2C接口的存储介质的目的。
本发明所采用的技术方案如下:
一种简易多路I2C接口烧录模块,包括FPGA芯片,在所述的FPGA芯片内搭建专用串口配置模块和数据缓存模块,所述的专用串口配置模块和数据缓存模块通过N个I2C Master模块连接烧录插座,通过专用串口配置模块对I2C Master模块的工作模式进行配置,通过串口将要烧录到I2C存储介质的数据发送给各个I2C Master模块。
专用串口配置模块和数据缓存模块通过RS232模块连接电平转换芯片。
本发明提供的技术方案带来的有益效果是:
利用FPGA的可重构及可编程性,在FPGA内部搭建N个I2C Master模块、数据缓存与解析模块和专用RS232串口配置模块。通过专用RS232串口配置模块可以对N个I2C Master模块进行工作模式配置后,通过串口模块发送需要存储到I2C设备的数据,各个I2C Master模块将数据写入到挂载的存储介质中。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的一种简易多路I2C接口烧录模块的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
如附图1所示,本实施例的一种简易多路I2C接口烧录模块,包括FPGA芯片,在所述的FPGA芯片内搭建专用串口配置模块和数据缓存模块,所述的专用串口配置模块和数据缓存模块通过N个I2C Master模块连接烧录插座,通过专用串口配置模块对I2C Master模块的工作模式进行配置,通过串口将要烧录到I2C存储介质的数据发送给各个I2C Master模块。
专用串口配置模块和数据缓存模块通过RS232模块连接电平转换芯片。
(1)通过专用配置串口配置I2C Master模块的工作模式和需要烧录的数据;
(2)通过PC机上的串口调试助手发送一组I2C Master 工作模式的配置数据,然后将要烧录的数据通过串口发送出去,等待串口回应数据已经写入相应的I2C接口存储设备完成标志;
(3)通过串口发送命令去读取I2C接口的存储介质数据和写入数据进行比较,得知写入结果是否正确。
本实施例适用于信息控制中心、呼叫中心、证券/金融交易系统、银行数据中心、工业控制环境、教学环境、测试中心、汽车电子等所有的需要对I2C接口存储介质进行数据更新的环境中。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (2)
1.一种简易多路I2C接口烧录模块,包括FPGA芯片,其特征在于,在所述的FPGA芯片内搭建专用串口配置模块和数据缓存模块,所述的专用串口配置模块和数据缓存模块通过N个I2C Master模块连接烧录插座,通过专用串口配置模块对I2C Master模块的工作模式进行配置,通过串口将要烧录到I2C存储介质的数据发送给各个I2C Master模块。
2.根据权利要求1所述的一种简易多路I2C接口烧录模块,其特征在于,所述的专用串口配置模块和数据缓存模块通过RS232模块连接电平转换芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810506100.XA CN108710592A (zh) | 2018-05-19 | 2018-05-19 | 一种简易多路i2c接口烧录模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810506100.XA CN108710592A (zh) | 2018-05-19 | 2018-05-19 | 一种简易多路i2c接口烧录模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108710592A true CN108710592A (zh) | 2018-10-26 |
Family
ID=63870528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810506100.XA Pending CN108710592A (zh) | 2018-05-19 | 2018-05-19 | 一种简易多路i2c接口烧录模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108710592A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109656583A (zh) * | 2018-12-28 | 2019-04-19 | 北京深思数盾科技股份有限公司 | 芯片烧录方法、上位机及芯片烧录系统 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1518252A (zh) * | 2003-01-27 | 2004-08-04 | 华为技术有限公司 | 对逻辑器件进行加载或升级的方法及系统 |
CN1991731A (zh) * | 2005-12-26 | 2007-07-04 | 鸿富锦精密工业(深圳)有限公司 | 芯片烧录系统 |
CN101281475A (zh) * | 2008-05-14 | 2008-10-08 | 北京泰得思达科技发展有限公司 | 一种并行烧录的系统 |
CN101359317A (zh) * | 2007-08-01 | 2009-02-04 | 英业达股份有限公司 | 一种并行烧录系统及方法 |
CN101727416A (zh) * | 2008-10-21 | 2010-06-09 | 英业达股份有限公司 | 多片芯片并行程序烧录系统 |
CN103389845A (zh) * | 2013-07-04 | 2013-11-13 | 深圳市泛思成科技有限公司 | 一种电容式触摸屏烧录测试系统 |
CN105607939A (zh) * | 2015-12-30 | 2016-05-25 | 漳州科能电器有限公司 | 一种烧录系统及其烧录方法 |
US20170370988A1 (en) * | 2016-06-28 | 2017-12-28 | International Business Machines Corporation | Burn-in testing of individually personalized semiconductor device configuration |
CN206819347U (zh) * | 2017-06-29 | 2017-12-29 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga的加密串口交换模块 |
CN207232958U (zh) * | 2017-10-23 | 2018-04-13 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga实现多路spi烧录的设备 |
-
2018
- 2018-05-19 CN CN201810506100.XA patent/CN108710592A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1518252A (zh) * | 2003-01-27 | 2004-08-04 | 华为技术有限公司 | 对逻辑器件进行加载或升级的方法及系统 |
CN1991731A (zh) * | 2005-12-26 | 2007-07-04 | 鸿富锦精密工业(深圳)有限公司 | 芯片烧录系统 |
CN101359317A (zh) * | 2007-08-01 | 2009-02-04 | 英业达股份有限公司 | 一种并行烧录系统及方法 |
CN101281475A (zh) * | 2008-05-14 | 2008-10-08 | 北京泰得思达科技发展有限公司 | 一种并行烧录的系统 |
CN101727416A (zh) * | 2008-10-21 | 2010-06-09 | 英业达股份有限公司 | 多片芯片并行程序烧录系统 |
CN103389845A (zh) * | 2013-07-04 | 2013-11-13 | 深圳市泛思成科技有限公司 | 一种电容式触摸屏烧录测试系统 |
CN105607939A (zh) * | 2015-12-30 | 2016-05-25 | 漳州科能电器有限公司 | 一种烧录系统及其烧录方法 |
US20170370988A1 (en) * | 2016-06-28 | 2017-12-28 | International Business Machines Corporation | Burn-in testing of individually personalized semiconductor device configuration |
CN206819347U (zh) * | 2017-06-29 | 2017-12-29 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga的加密串口交换模块 |
CN207232958U (zh) * | 2017-10-23 | 2018-04-13 | 济南浪潮高新科技投资发展有限公司 | 一种基于fpga实现多路spi烧录的设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109656583A (zh) * | 2018-12-28 | 2019-04-19 | 北京深思数盾科技股份有限公司 | 芯片烧录方法、上位机及芯片烧录系统 |
CN109656583B (zh) * | 2018-12-28 | 2021-04-20 | 北京深思数盾科技股份有限公司 | 芯片烧录方法、上位机及芯片烧录系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107423169A (zh) | 用于测试高速外围设备互连设备的方法和系统 | |
CN110050441B (zh) | 在故障情况下实时捕获流量以进行协议调试 | |
CN105378494B (zh) | 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构 | |
CN103744009A (zh) | 一种串行传输芯片测试方法、系统及集成芯片 | |
CN102160044A (zh) | PCIe接口上的SATA大容量存储装置仿真 | |
CN101887401A (zh) | 高速数据实时采集存储设备 | |
CN209168746U (zh) | 一种基于fpga的通用闪存测试系统 | |
CN107168644A (zh) | 基于sfp光纤接口的高速大容量宽带i/q数据记录仪 | |
CN103324583A (zh) | 一种光纤陀螺离线高速数据采集方法 | |
CN109656841A (zh) | 基于软件模拟i2c和硬件i2c的混合控制方法及装置 | |
CN104836877B (zh) | 一种调试检测手机的方法 | |
CN108710592A (zh) | 一种简易多路i2c接口烧录模块 | |
CN202217264U (zh) | 一种整机调试系统 | |
CN208207795U (zh) | 一种实现Rapid IO和PCIE数据转换的系统 | |
CN108153624B (zh) | 适用于ngff插槽的测试电路板 | |
CN110058809A (zh) | 存储装置及其调试系统 | |
CN105117353B (zh) | 带有通用数据交互模块的fpga及采用该fpga的信息处理系统 | |
CN108957164A (zh) | 一种扣板的测试装置及测试方法 | |
CN103235537A (zh) | 同步高精度动态信号数据采集功能卡 | |
CN107608927A (zh) | 一种支持全功能的lpc总线主机端口的设计方法 | |
CN206193181U (zh) | 一种导弹发控装置电路板检测诊断设备 | |
CN109240972A (zh) | 一种gpu板卡和应用该板卡的vpx信号处理机箱 | |
CN109543316A (zh) | 提取版图不同模块连接关系的方法 | |
CN210129000U (zh) | 一种可替代HGX-2的PCIe测试板 | |
CN212180927U (zh) | 用于测试电池管理单元的多路电压信号输出板卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181026 |
|
RJ01 | Rejection of invention patent application after publication |