CN108695302B - 具有开关装置的功率半导体模块及包括该模块的配置 - Google Patents

具有开关装置的功率半导体模块及包括该模块的配置 Download PDF

Info

Publication number
CN108695302B
CN108695302B CN201810257505.4A CN201810257505A CN108695302B CN 108695302 B CN108695302 B CN 108695302B CN 201810257505 A CN201810257505 A CN 201810257505A CN 108695302 B CN108695302 B CN 108695302B
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor module
elastic pressure
substrate
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810257505.4A
Other languages
English (en)
Other versions
CN108695302A (zh
Inventor
C·格约博
C·温耐布什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Electronics Co ltd
Original Assignee
Semikron Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Electronics Co ltd filed Critical Semikron Electronics Co ltd
Publication of CN108695302A publication Critical patent/CN108695302A/zh
Application granted granted Critical
Publication of CN108695302B publication Critical patent/CN108695302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92248—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a TAB connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供一种功率半导体模块，其形成为具有壳体、具有开关装置、具有布置在壳体中的基底、具有连接装置、具有终端装置、以及具有压力装置，压力装置能够在基底的法线方向运动并且布置在壳体中，其中，基底具有彼此电绝缘的导电迹线，其中，在导电迹线上布置功率半导体元件，并且功率半导体元件以导电方式连接至导电迹线，其中，开关装置通过连接装置以符合电路的方式内部地连接，其中，压力装置具有刚性主体和第一弹性压力体和第二弹性压力体，其中，第一弹性压力体远离基底在基底的法线方向从主体伸出，并且其中，第二弹性压力体在基底的法线方向朝向基底从主体伸出，并且其中，壳体具有固定装置，其用于将功率半导体模块布置在冷却装置上。

Description

具有开关装置的功率半导体模块及包括该模块的配置
技术领域
本发明涉及具有至少一个开关装置的功率半导体模块，开关装置形成功率半导体模块的基本单元。此外，本发明还涉及具有该功率半导体模块的配置。
背景技术
从现有技术中已知一种功率半导体模块及包括它的配置，例如DE10 2014 106570A1中所披露的，其中，功率半导体模块形成为具有壳体、开关装置、功率半导体元件、连接装置、负载端子装置和压力装置，开关装置具有连接至壳体的基底，功率半导体元件布置在基底上，压力装置形成为能够与壳体相反的运动。在该实例中，基底具有第一中央通道口和彼此电绝缘的导电迹线，其中，功率半导体元件布置在导电迹线上。在该实例中，连接装置具有第一主要区域和第二主要区域，并且形成为具有导电膜。压力装置还具有弹性压力体，弹性压力体具有与第一通道口对齐的第二通道口并且具有第一凹进，压力件布置为从第一凹进伸出，其中，压力件压在连接装置的第二主要区域的一部分上，并且在该实例中，该部分布置在沿基底法线方向伸出的功率半导体元件的区域内。在该实例中，第一和第二通道口形成为接收固定装置，其将功率半导体模块在冷却装置上以力锁的方式固定在配置中。
发明内容
考虑上述情况，本发明基于提供一种功率半导体模块以及包括该功率半导体模块的配置的目的，其具有至少一个开关装置，其中以尤其简单且有效的方式将压力引入到开关装置上。
根据本发明，通过具有如下特征的功率半导体模块以及通过具有如下特征的配置实现该目标。
根据本发明的功率半导体模块形成为具有壳体、具有开关装置、具有布置在壳体中的基底、具有连接装置、具有端子装置并具有压力装置，其能够在基底法线方向移动并且布置在壳体中，其中，基底具有彼此电绝缘的导电迹线，其中功率半导体模块布置在导电迹线上并且以导电方式连接至导电迹线，其中，开关装置以符合电路的方式通过连接装置内部地连接，其中压力装置具有刚性主体和第一弹性压力体和第二弹性压力体，其中，第一弹性压力体远离基底在基底的法线方向从主体伸出，并且其中，第二弹性压力体在基底的法线方向朝向基底从主体伸出，并且其中，壳体具有固定装置，其用于将功率半导体模块布置在冷却装置上。
当然，除非本身不包括，上述单数特征，尤其各弹性压力体、功率半导体元件和连接装置也可以复数设置在根据本发明的功率半导体模块中。具体而言，能够在基底的一个或多个导电迹线上布置多个功率半导体元件。
上述壳体不需要形成为在四周包围基底的壳体，如该领域中用于功率半导体模块的常规壳体。壳体也能够形成为框架(skeletal)壳体，尤其是如果功率半导体模块是更大系统的一部分，尤其是具有多个功率半导体模块。在该实例中，则仅形成壳体的必须和必要的部分，其中，尤其是不需要封闭的侧面。
在一个优选结构中，连接装置形成为膜系，其具有至少一层导电膜和至少一层电绝缘膜，其中，导电膜和绝缘膜以交替方式布置。在一种可选例中，连接装置可形成为金属成型体，优选为扁平金属成型体，或者形成为连接条。
此外，当第一弹性压力体和第二弹性压力体形成为一体时尤其有利。这可通过在生产步骤中将两个弹性压力体注射模塑至主体而有利地实现。
如果在所述基底背朝功率半导体模块内部的一侧上，基底具有金属基板，则是有利的。
如果主体具有侧向限制装置，其特别是限制第二弹性压力体的侧向范围，则也是有利的。
主体可包括绝缘材料、优选为耐高温塑料，优选为热塑性塑料、尤其为聚苯硫醚。可选地，主体也可包括金属成型体。弹性压力体可包括弹性体，优选为硅胶弹性体，尤其为交联液体硅胶。当两个弹性压力体包括相同材料时是尤其优选的。
当第一弹性压力体具有比第二弹性压力体更高的有效高度时是尤其优选的。有效高度应该理解为的含义是：该高度可用于弹性压力体的变形。特别是，这是从主体的周围表面伸出的高度或从主体伸出的高度。
当壳体具有第一引导件，并且压力装置具有第二引导件时也是有利的，其中，所述第一引导件和第二引导件彼此对应布置，并且形成为引导压力装置朝向壳体在法线方向上的运动。
根据本发明的配置形成为具有上述功率半导体模块、具有冷却装置并具有固定工具，其中，固定工具接合进固定装置，固定装置是壳体的一部分，并且因此将功率半导体模块固定在冷却装置上，并且壳体对第一弹性压力体施加第一压力，第二弹性压力体将所述压力作为第二压力传递至基底，并且因此最终基底由第三压力压在冷却装置上。
在该实例中，通过施加在连接装置上的压力，第二弹性压力体的压力可间接施加在基底上。
然而，第二弹性压力体的压力也可直接施加在基底上。
在基底与冷却装置之间布置具有小于20微米、尤其小于10微米、尤其小于5微米厚度的导热膏体是优选的。
还优选的是，功率半导体模块的壳体具有至少一个销钉，其伸进冷却装置的相关凹进中，并且其形成为防止壳体相对于冷却装置的旋转。
不言而喻，本发明即功率半导体模块以及包括功率半导体模块的配置的不同结构能够单独或者以任意组合实现，以获得改进。具体而言，上面说明和此处或后文描述的特征不仅以所指示的组合方式使用，而且也能够以其他非互斥组合或以自身使用，而不偏离本发明的范围。
附图说明
根据对下述图1至图5中示例性示出的本发明的示例性实施方式的说明或根据其对应部分，本发明的进一步解释、优点和特征会变得明显。
图1示出根据本发明的配置中根据本发明的功率半导体模块的第一结构。
图2示出根据本发明的功率半导体模块的第一压力装置，没有对所述第一压力装置施加压力。
图3和图4分别示出根据本发明的配置中的根据本发明的功率半导体模块的第二结构的分解视图和标准视图。
图5示出根据本发明的功率半导体模块的第二压力装置，所述第二压力装置被施加压力。
具体实施方式
图1示出根据本发明的配置10中根据本发明的功率半导体模块1的第一结构。该附图示出原则上以该领域中常规方式形成的基底2，并且基底2包括绝缘材料体20和布置在其上的导电迹线22，并且导电迹线22彼此分别电绝缘，在运行期间所述导电迹线具有不同的电势、具体为负载电势，而且还具有开关装置100的辅助(特别是开关和测量)电势。本文具体描述了具有诸如典型的半桥拓扑的负载电势的三个导电迹线22。
功率半导体元件26在该实例中为功率开关，分别布置在两个导电迹线22上，功率半导体元件能够以该领域中常规方式形成为单独的开关，例如形成为具有以反向并联方式连接的功率二极管的金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)，如此处所示。在该实例中，以材料结合的方式，不限制一般性并且以本领域中常规方式，优选通过压力烧结连接，将功率半导体元件26以导电方式连接至导电迹线22。
通过连接装置3，开关装置100的内部连接在此处由复合膜30形成，复合膜30在该领域中为常规的。具体而言，所述复合膜30将各功率半导体元件26，更精确地为其背朝基底2的一侧上的接触面连接至基底2的导电迹线22。在优选结构中，复合膜30通过烧结连接以材料结合的方式局部连接至接触面。当然，功率半导体元件26之间的连接和基底2的导电迹线22之间的连接也能以相似方式形成。特别是，在压力烧结连接的实例中，如所示出的，有利地是将绝缘化合物28设置在功率半导体元件26的边缘区域。该绝缘化合物28也能布置在导电迹线22之间的空隙中。基底2布置在优选由铜或铜合金形成的金属基板24上，并且以材料结合的方式连接至金属基板24。为此，以该领域中的常规方式，在所述基底面向基板的一侧上，基底还可具有另一金属板。功率半导体模块的壳体6具有销钉68，其伸进冷却装置8的相关凹进中，并且尤其当将功率半导体模块1组装在配置布局10中时，销钉68形成为防止壳体6相对于冷却装置8的旋转。
功率半导体模块1具有负载端子件和辅助端子件，用于外部电连接，此处仅示出负载端子件4。所述负载端子件4仅通过例如金属成型体形成，其通过接触脚以材料结合的方式、有利地同样通过烧结连接的方式连接至基底2的导电迹线。通过螺钉连接40以该领域中常规方式形成此处的外连接。基本上，连接装置3的部分也能够自身形成为负载或辅助端子件。辅助端子件，诸如门极端子或传感器端子，能够以该领域中的常规方式形成。
功率半导体模块1还具有壳体6，负载端子件4经壳体的凹进伸出至外侧。通过粘着剂连接，壳体6还连接至基板24。壳体6的边缘区域部分地支撑在基板24上并且形成固定装置602，通过螺钉连接，该边缘区域连接至冷却装置8，例如在该实例中连接至空气冷却装置。该螺钉连接由布置在冷却装置8的盲孔80中的螺钉82、固定工具形成，所述盲孔设置有螺纹。结果，基板24与冷却装置8以导热接触的方式布置。具有约10微米厚度的膏状导热层800布置在基板24与冷却装置8之间。
压力装置5形成为基本与图2中的相同，其中图2中的压力装置5示出为没有被施加压力，并且在图1的该实例中的压力装置5示出被施加压力，即功率半导体模块1安装在冷却装置8上的组装状态，并且因此形成根据本发明的配置10。仍参见图2，压力装置5具有背朝基底2的第一主要区域502和面对基底2的第二主要区域504。压力装置5具有主体50，其以刚性尤其为难弯曲(flexurally strong)的方式形成。为此，所述主体由耐高温聚苯硫醚形成并且因此也是电绝缘的。多个弹性压力体52、54布置在所述主体50的凹进512、514中，并且从所述凹进伸出，其中，压力装置5，即弹性压力体52、54在主体50中的结构，优选通过双组分注塑工艺而制成。在该实例中，弹性压力体52、54由交联液体硅橡胶(LSR)形成。
在该结构中，压力装置5具有两个第一弹性压力体52，其在法线方向N从主体50的第一主要区域502远离基底2从相关凹进512伸出。压力装置5还具有两个第二弹性压力体54，其在法线方向N从主体50的第二主要区域504朝向基底2从相关凹进514伸出。在该结构中，在各实例中，在法线方向N对齐的一个第一弹性压力体52和一个第二弹性压力体54形成为一体。两个压力体从同一凹进伸出，该凹进由分别与所述凹进相关联的主要区域502、504上主体50的对应凹进512、514形成。
在安装状态下，功率半导体模块1的壳体6对各第一弹性压力体52施加压力。由于相应的第一和第二弹性压力体52/54的一体设计，该压力从第一弹性压力体52部分地直接传递至相关联的第二弹性压力体54。压力也部分地从第一弹性压力体经刚性主体50传递至第二弹性压力体。各第二弹性压力体54进一步对连接装置3施加引入的压力。在功率半导体模块内的整个压力施加以与功率半导体元件26大致对齐(因此也在基底2的法线方向N上)的压力系列的形式实现。在壳体6内，壳体具有未示出的第一引导件，用于压力装置5在法线方向N的总体热运动，在操作期间需要该运动。压力装置5具有同样未示出的第二引导件，其中，第一和第二引导件彼此对应布置，并且形成为引导压力装置5朝壳体6在法线方向N的运动。
因此，在根据本发明的配置10中，从连接装置3至功率半导体元件26以及进一步至基底2并且最后进一步到冷却装置8的压力系列，最终通过功率半导体模块1的壳体6至冷却装置8的螺钉连接80、82实现。因此，下述连接中的至少一个
连接装置3至功率半导体元件26，
功率半导体元件26至基底2，
基底2至基板24
唯一地以力配合的方式形成。言外之意，这意味着连接装置3至功率半导体元件26或功率半导体元件26至基底2的两个连接中的至少一个能够以材料结合的方式实现，但不是必须的。出于高效且节约成本的目的，仅仅以材料结合的方式实现功率半导体元件26至基底2的连接是尤其有利的。
图2示出了根据本发明的功率半导体模块1的第一压力装置5，没有对所述第一压力装置施加压力。此外，其不同于根据图1的装置，其中，主体50具有侧向限制装置506、508。不限制通用性，在该实例中，第一壁状限制装置506在主体50的第一主要区域502上布置于第一弹性压力体52旁边。该壁506优选以围绕主体50边缘环绕的方式布置，所述边缘侧向面朝功率半导体模块1的壳体6。
另一限制装置508的结构形成为环形壁，其在侧向环绕单独的弹性压力体54并与所述压力体略微分隔开。
限制装置506、508总体用于限制相关弹性压力体52、54的侧向范围，因此所述范围在垂直于基底2法线方向N延伸，并且特别通过变形形成。
图3和图4分别示出根据本发明的配置10中根据本发明的功率半导体模块1的第二结构的分解视图和正常视图。
此处示出的功率半导体模块1不同于图1所示的，主要在于该功率半导体模块1不具有基板，并且因为在该实例中，端子件4形成为压配合接触，其优选地以该领域中常规方式形成。此外且类似地，不限制通用性，连接装置3通过多个扁平的金属成型体32以该领域中常规方式形成。膏状导热层800具有约5微米的厚度，其布置在基底2和冷却装置8之间。
同样地，通过功率半导体模块1的壳体6至冷却装置8的螺钉连接80、82产生压力系列。此处，壳体6在压力装置5的第一弹性压力体52上施加第一压力60，并且在该实例中，壳体6通过壳体的边缘区域支撑在冷却装置8上，在该实例中，壳体的所述边缘区域形成固定装置602。如上所述，该压力落在第二弹性压力体54上。现在，该第二弹性压力体54对连接装置3施加第二压力62。在功率半导体模块1的该结构中，连接装置3以材料结合的方式连接至功率半导体元件36。功率半导体元件26类似地以材料结合的方式连接至基底2，更准确的是连接至基底2的导电迹线22。此时，通过连接装置3、功率半导体元件26和基底2的组合实现至冷却装置8的第三压力64的传递。各压力系列实现在基底2的法线方向N上并且在各实例中与功率半导体元件26对齐。这示出了最佳的压力引入的结构(但不应是仅有的可能)，因为在该实例中基底2与冷却装置8之间的接触最大，其中，如在法线方向N所观察的，功率半导体元件26对齐布置。因此，在该功率半导体元件26的操作期间产生的热量能够最佳地分散至冷却装置8。
在此处所示的压力装置5中，在各实例中，与第一和第二弹性压力体52、54相关的凹进以如下方式形成，在不施加压力的状态中，各弹性压力体52、54不支撑在主体50的主要区域上，而代替地支撑在所述主体50的凹陷中的各自的边缘区域中，并且在其各自的中央区域彼此连接。
图4示出了在图3的分解图中示出的并且布置在冷却装置8上的功率半导体模块1，冷却装置8在该实例中例如为空气冷却装置。在该实例中，此处示出施加有压力的压力装置5，并且因此各弹性压力体52、54示出为由于该引入的压力而变形。
图5示出根据本发明的功率半导体模块的第二压力装置5，所述第二压力装置被施加有压力。一方面，在该实例中，在附图的左手边，分别示出第一和第二弹性压力体52、54，所述弹性压力体彼此对齐布置但没有形成一体。两个弹性压力体52、54布置在主体50的与所述弹性压力体相关的凹进512、514中。因此，在该实例中，没有压力直接地甚至没有部分地从第一弹性压力体52传递至第二弹性压力体54。代替地，压力完全经主体50传递，也就是说从第一弹性压力体52间接传递至第二弹性压力体54。
另一方面，在附图右手边，示出一个第一弹性压力体52和两个第二弹性压力体54，其以一体结合的方式形成。在该实例中，与各第二弹性压力体54相比，第一弹性压力体52在垂直于基底2的法线方向N上具有更大的范围。
这对于图1至图4的压力装置5的两个结构也是适用的，与相应的第二弹性压力体54相比，各第一弹性压力体52具有更高的有效高度522。特别是，与所有第二弹性压力体54相比，所有第一弹性压力体52显著具有该特性。此处较高的有效高度522应该理解为的含义为：在分别施加压力的状态中，对于从相关的主要区域502、504至各弹性压力体52、54的表面520、540(所述表面背朝所述主要区域)的高度522、542，在第一弹性压力体52的情况下的高度大于在特别是相应的第二弹性压力体54的情况下的高度。
在第一和第二弹性压力体52、54的一体结构的实例中、或者在相关的基本优选结构的实例中，尤其是弹性压力体(特别是所有弹性压力体)由相同材料制成的实施力中，在施加压力并从主体50的相关主要区域502、504测量的状态下的各情况下，与第二弹性压力体54的高度542相比，上述状况简单地对应第一弹性压力体52的较高高度522。
上面根据图3至图5中的示例性实施方式中说明的所有第一和第二弹性压力体52、54包括交联液体硅胶，而主体50包括聚苯硫醚。

Claims (20)

1.一种功率半导体模块(1)，其具有壳体(6)、具有开关装置、具有布置在所述壳体(6)中的基底(2)、具有连接装置(3)、具有端子装置(4)、以及具有压力装置(5)，所述压力装置(5)能够在所述基底(2)的法线方向(N)运动并且布置在所述壳体(6)中，
其中，所述基底(2)具有彼此电绝缘的导电迹线(22)，其中，在所述导电迹线(22)上布置功率半导体元件(26)，并且所述功率半导体元件(26)以导电方式连接至所述导电迹线(22)，
其中，所述开关装置通过所述连接装置(3)以符合电路的方式内部地连接，
其中，所述压力装置(5)具有刚性主体(50)和第一弹性压力体(52)和第二弹性压力体(54)，其中，所述第一弹性压力体(52)远离所述基底在所述基底(2)的法线方向(N)上从所述主体(50)伸出，并且其中，所述第二弹性压力体(54)在所述基底(2)的法线方向(N)上朝向所述基底从所述主体(50)伸出，其中所述第一弹性压力体(52)和所述第二弹性压力体(54)是一体形成的，并且其中，所述壳体(6)具有固定装置(602)，其用于将所述功率半导体模块(1)布置在冷却装置(8)上。
2.根据权利要求1所述的功率半导体模块，其中，
所述连接装置(3)形成为膜系(30)，其具有至少一层导电膜和至少一层电绝缘膜，其中，所述导电膜和绝缘膜以交替方式布置。
3.根据权利要求1所述的功率半导体模块，其中
所述连接装置(3)形成为金属成型体(32)或者形成为连接条。
4.根据权利要求1所述的功率半导体模块，其中
所述连接装置(3)形成为扁平金属成型体。
5.根据前述权利要求中的任意一项所述的功率半导体模块，其中
所述第一弹性压力体(52)和所述第二弹性压力体(54)形成为一体。
6.根据前述权利要求1-4中任意一项所述的功率半导体模块，其中
在所述基底背朝所述功率半导体模块(1)内部的一侧上，所述基底(2)具有金属基板(24)。
7.根据前述权利要求1-4中任意一项所述的功率半导体模块，其中
所述主体(50)具有侧向限制装置(506、508)。
8.根据前述权利要求1-4中任意一项所述的功率半导体模块，其中
所述主体(50)包括绝缘材料或者包括金属体，以及所述第一弹性压力体(52)和所述第二弹性压力体(54)包括弹性体。
9.根据前述权利要求8所述的功率半导体模块，其中
所述主体(50)包括耐高温塑料，以及所述第一弹性压力体(52)和所述第二弹性压力体(54)包括硅胶弹性体。
10.根据前述权利要求8所述的功率半导体模块，其中
所述主体(50)包括热塑性塑料，以及所述第一弹性压力体(52)和所述第二弹性压力体(54)包括交联液体硅胶。
11.根据前述权利要求8所述的功率半导体模块，其中
所述主体(50)包括聚苯硫醚。
12.根据前述权利要求1-4中任意一项所述的功率半导体模块，其中
所述第一弹性压力体(52)具有比所述第二弹性压力体(54)更高的有效高度(522)。
13.根据前述权利要求1-4中任意一项所述的功率半导体模块，其中
所述壳体(6)具有第一引导件，并且所述压力装置(5)具有第二引导件，其中，所述第一引导件和所述第二引导件彼此对应布置，并且形成为引导所述压力装置(5)朝所述壳体(6)在所述法线方向(N)上的运动。
14.一种具有根据前述权利要求中任意一项所述的功率半导体模块(1)的配置(10)，其具有冷却装置(8)并具有固定工具(82)，其中，所述固定工具(82)接合进所述固定装置(602)，所述固定装置(602)是所述壳体(6)的一部分，并且因此将所述功率半导体模块(1)固定在所述冷却装置(8)上，并且此处所述壳体对所述第一弹性压力体(52)施加第一压力(60)，所述第二弹性压力体(54)将所述压力作为第二压力(62)传递至所述基底(2)，并且因此所述基底(2)通过第三压力(64)最终压在所述冷却装置(8)上。
15.根据权利要求14所述的配置(10)，其中
通过施加在所述连接装置(3)上的压力，所述第二弹性压力体(54)的所述第二压力(62)间接施加在所述基底(2)上。
16.根据权利要求14所述的配置(10)，其中
所述第二弹性压力体(54)的所述第二压力(62)直接施加在所述基底(2)上。
17.根据权利要求14至16中的任意一个所述的配置(10)，其中
在所述基底(2)与所述冷却装置(8)之间布置具有小于20微米的导热膏体(800)。
18.根据权利要求17所述的配置(10)，其中
在所述基底(2)与所述冷却装置(8)之间布置具有小于10微米的导热膏体(800)。
19.根据权利要求17所述的配置(10)，其中
在所述基底(2)与所述冷却装置(8)之间布置具有小于5微米厚度的导热膏体(800)。
20.根据权利要求14至16中的任意一个所述的配置(10)，其中
所述功率半导体模块(1)的壳体(6)具有至少一个销钉(68)，其伸进所述冷却装置(8)的相关凹进中，并且其形成为防止所述壳体(6)相对于所述冷却装置(8)的旋转。
CN201810257505.4A 2017-04-03 2018-03-27 具有开关装置的功率半导体模块及包括该模块的配置 Active CN108695302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017107117.2A DE102017107117B3 (de) 2017-04-03 2017-04-03 Leistungshalbleitermodul mit Schalteinrichtung und Anordnung hiermit
DE1020171071172 2017-04-03

Publications (2)

Publication Number Publication Date
CN108695302A CN108695302A (zh) 2018-10-23
CN108695302B true CN108695302B (zh) 2023-05-23

Family

ID=62026846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810257505.4A Active CN108695302B (zh) 2017-04-03 2018-03-27 具有开关装置的功率半导体模块及包括该模块的配置

Country Status (2)

Country Link
CN (1) CN108695302B (zh)
DE (1) DE102017107117B3 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021115926B3 (de) 2021-06-21 2022-09-01 Semikron Elektronik Gmbh & Co. Kg Druckeinrichtung zur mittelbaren oder unmittelbaren Einleitung von Druck auf Leistungshalbleiterbauelemente eines Leistungshalbleitermoduls
EP4300555A1 (de) * 2022-06-29 2024-01-03 Siemens Aktiengesellschaft Verfahren zur herstellung einer halbleiteranordnung mit einem halbleiterelement und einem substrat
EP4379789A1 (de) * 2022-11-30 2024-06-05 Siemens Aktiengesellschaft Halbleiteranordnung mit zumindest einem halbleiterelement
WO2024114961A1 (de) * 2022-11-30 2024-06-06 Siemens Aktiengesellschaft Halbleiteranordnung mit zumindest einem halbleiterelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157635A (zh) * 2013-05-14 2014-11-19 赛米控电子股份有限公司 功率半导体模块和具有该功率半导体模块的系统
CN105097716A (zh) * 2014-05-09 2015-11-25 赛米控电子股份有限公司 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
CN106486436A (zh) * 2015-08-26 2017-03-08 赛米控电子股份有限公司 包括多个子模块和压力装置的功率半导体模块及其布置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002191B4 (de) 2009-04-03 2012-07-12 Infineon Technologies Ag Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157635A (zh) * 2013-05-14 2014-11-19 赛米控电子股份有限公司 功率半导体模块和具有该功率半导体模块的系统
CN105097716A (zh) * 2014-05-09 2015-11-25 赛米控电子股份有限公司 具有开关装置的功率半导体模块以及包括该功率半导体模块的布置
CN106486436A (zh) * 2015-08-26 2017-03-08 赛米控电子股份有限公司 包括多个子模块和压力装置的功率半导体模块及其布置

Also Published As

Publication number Publication date
CN108695302A (zh) 2018-10-23
DE102017107117B3 (de) 2018-05-17

Similar Documents

Publication Publication Date Title
CN108695302B (zh) 具有开关装置的功率半导体模块及包括该模块的配置
KR102237875B1 (ko) 전력 반도체 모듈 및 이를 포함하는 장치
US10002812B2 (en) Power semiconductor module having a pressure application body and arrangement therewith
US9530712B2 (en) Power electronic switching device and assembly
US9627343B2 (en) Power semiconductor module with switching device and assembly
US7683472B2 (en) Power semiconductor modules and method for producing them
KR101204630B1 (ko) 가압 접촉식 전력 반도체 모듈
US9735086B2 (en) Power semiconductor module having a two-part housing
CN106486439B (zh) 包括两部分式壳体的功率电子子模块
US20060150751A1 (en) Power semiconductor module
CN107644858B (zh) 功率电子开关装置、其布置结构及制造开关装置的方法
US8637971B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN109712949B (zh) 具有开关装置的功率半导体模块以及功率半导体装置
US20190214340A1 (en) Power module
US7705442B2 (en) Contact device for use in a power semiconductor module or in a disc-type thyristor
CN108172550B (zh) 用于电力电子开关装置的压力装置、开关装置及其配置
US8053884B2 (en) Power semiconductor module with sealing device for sealing to a substrate carrier and method for manufacturing it
CN107180806B (zh) 具有壳体的功率半导体模块
US8928135B2 (en) Power semiconductor module with connecting devices
KR20190005736A (ko) 반도체 모듈
CN106486436B (zh) 包括多个子模块和压力装置的功率半导体模块及其布置
US7741711B2 (en) Power semiconductor module with a connected substrate carrier and production method therefor
CN108122864B (zh) 用于电力电子开关装置的压力装置、开关装置及其布置
US12094797B2 (en) Pressing device for directly or indirectly applying pressure to power-semiconductor components of a power-semiconductor module
US20230197561A1 (en) Power semiconductor module comprising a substrate, power semiconductor components and comprising a pressure body

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant