CN106486436B - 包括多个子模块和压力装置的功率半导体模块及其布置 - Google Patents

包括多个子模块和压力装置的功率半导体模块及其布置 Download PDF

Info

Publication number
CN106486436B
CN106486436B CN201610702755.5A CN201610702755A CN106486436B CN 106486436 B CN106486436 B CN 106486436B CN 201610702755 A CN201610702755 A CN 201610702755A CN 106486436 B CN106486436 B CN 106486436B
Authority
CN
China
Prior art keywords
pressure
power semiconductor
semiconductor module
embodied
lug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610702755.5A
Other languages
English (en)
Other versions
CN106486436A (zh
Inventor
I·博根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Electronics Co ltd
Original Assignee
Semikron Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Electronics Co ltd filed Critical Semikron Electronics Co ltd
Publication of CN106486436A publication Critical patent/CN106486436A/zh
Application granted granted Critical
Publication of CN106486436B publication Critical patent/CN106486436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H01L2224/868—Bonding techniques
    • H01L2224/8684—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

提供一种功率半导体模块，所述功率半导体模块被实施为包括多个功率电子子模块，包括壳体，包括引向外侧的端子元件，并且包括第一压力装置，其中所述相应的功率电子子模块具有：基材，所述基材具有布置在其上的功率半导体组件；内部连接装置；和具有压力引入表面的第二压力装置，其中所述第一压力装置被实施为扁平的金属成型主体，其优选由弹簧钢制成，具有多个凹入的弹性地作用的压力凸耳，每个压力凸耳具有用于间接或直接地将压力引入到相应的第二压力装置的所分配的压力引入表面上的压力接触位置。还提出包括所述功率半导体模块和底板的布置。

Description

包括多个子模块和压力装置的功率半导体模块及其布置
技术领域
本发明描述了一种功率半导体模块，其包括多个子模块，优选为相同类型的子模块，其还包括适于与子模块热压力接触的压力装置，以及一种布置，其包括这样的功率半导体模块并包括底板或包括冷却装置。
背景技术
在现有技术中，例如在DE 10 2013 104 949 B3中，公开了一种开关装置，其包括基材、功率半导体组件、连接装置、负载端子装置和压力装置。在这种情况下，基材具有电绝缘导体轨道，其中功率半导体组件布置在导体轨道上。连接装置被实施为膜复合体，其包括导电膜和电绝缘膜，并具有第一主表面和第二主表面。所述开关装置从而在内部以符合电路的方式连接。压力装置具有压力主体，所述压力主体具有第一切除部，布置有从所述第一切除部突出的压力元件，其中压力元件按压到膜复合体的第二主表面的部段上，并且在这种情况下，所述部段布置在功率半导体组件的沿着垂直于功率半导体组件的方向突出的区域内。
此外，DE 10 2013 104 950 B3公开了压力接触实施例的功率半导体模块，其包括功率电子开关装置、壳体、引向外侧的第一负载端子元件，并且包括第一压力装置。在这种情况下，如上所述的开关装置被实施为具有内部第二负载端子装置。此外，第一负载端子装置以符合极性的方式直接电连接到第二负载端子装置的布置在压力主体顶侧上的负载接触位置。
发明内容
在有关所引用的现有技术的知识基础上，本发明的目的是提出一种功率半导体模块，其中其子模块可热有效地链接，并提出一种布置，其包括具有热有效地链接的这种功率半导体模块。
根据本发明的功率半导体模块是压力接触实施例类型的，其实施为包括多个功率电子子模块，包括壳体，包括引向外侧的端子元件，并且包括第一压力装置，其中所述相应的功率电子子模块具有：基材，所述基材具有布置在其上的功率半导体组件；内部连接装置；和具有压力引入表面的第二压力装置，其中所述第一压力装置被实施为扁平的金属成型主体，其优选由弹簧钢制成，具有多个凹入的弹性地作用的压力凸耳，每个压力凸耳具有压力接触位置，用于直接或间接地将压力引入到相应的第二压力装置的所分配的压力引入表面上。
根据本发明的布置包括根据本发明的功率半导体模块和可被实施为冷却装置的底板。
不言而喻的是，除非本身被排除在外，否则以单数提及的特征可在根据本发明的功率半导体模块内以复数存在。
优选的是，子模块的连接装置被实施为膜复合体，其包括导电膜和电绝缘膜，从而形成面向基材的第一主表面以及与所述第一主表面相反的第二主表面，其中所述功率半导体模块通过连接装置在内部以符合电路的方式连接。
有利的是，子模块的第二压力装置具有压力主体，该压力主体具有第一切除部，布置有从所述第一切除部在功率半导体组件的方向上突出的第一压力元件，并且其中压力元件按压到所述连接装置的第二主表面的部段上，并且在这种情况下，所述部段布置在功率半导体组件的沿着垂直于功率半导体组件的方向突出的区域内。
可特别优选的是，功率半导体模块的扁平金属成型主体由多个堆叠的部分金属成型主体构成。在这种情况下，可进一步优选的是，相邻于子模块布置的第一部分金属成型主体具有凹部，以及进一步远离子模块的第二金属成型主体具有与所述凹部对准的压力凸耳。此外，可有利的是，相邻于子模块布置的第一部分金属成型主体具有第一部分凸耳，以及进一步远离子模块布置的第二部分金属成型主体具有与所述第一部分凸耳对准的第二部分凸耳，其中在部分凸耳的情况下压缩力累加地相互作用。
在功率半导体模块的一个优选实施例中，压力介导主体布置在第一压力装置的凸耳的压力接触位置和第二压力装置的压力引入表面之间。在这种情况下，多个压力介导主体可通过分组装置机械地连接到彼此，其中所述分组装置优选地被实施为挠性的分组装置。此外，可有利的是，印刷电路板布置在第一压力装置和第二压力装置之间以及压力介导主体优选延伸通过印刷电路板的所分配凹部。
从原则上而言，有利的是，功率半导体模块的端子元件延伸通过壳体并且设计成在压力技术方面借助于第一压力装置的压力凸耳间接或直接按压到端子元件上而导电地连接到基材或连接装置。
如果导热膏，优选含有作为组分的氮化硼的导热膏，布置在功率半导体模块的相应基材和底板或冷却装置之间则可得到优选的布置。在这种情况下，导热膏可具有为5μm至50μm，优选5μm至15μm的厚度。
在一种有利的布置中，压力引入装置优选地被实施为螺钉连接，其相对于底板或相对于所述冷却装置将压力施加到第一压力装置上，并且在这种情况下，压力经由压力凸耳及其压力接触位置直接地或经由压力介导主体间接地施加到第二压力装置的压力引入表面上以及进一步施加到功率半导体组件上，以便将基材在与其垂直的方向上按压到底板或冷却装置上。
不言而喻的是，本发明的不同构造可以单独的方式或以任意组合的方式来实现以便获得改进。具体地，在不脱离本发明范围的情况下，在此处和下文所提及和解释说明的特征不仅可以所示的组合方式使用，而且可以其它组合方式使用，或单独使用。
附图说明
本发明的进一步的阐明、有利细节和特征从如图1至图6中所示的根据本发明布置的示例性实施例或其部分的以下描述是显明的。
图1以分解视图示出根据本发明的功率半导体模块和冷却装置的第一构造。
图2至图5在每种情况下示出根据本发明布置的构造。
图6以三维分解视图示出根据本发明布置的另一构造。
具体实施方式
图1以分解视图示出根据本发明的功率半导体模块10的第一构造，其包括子模块100和冷却装置14，它们一起形成根据本发明的布置1。
该图示出从原则上而言在本领域内作为常规实施的子模块的基材2，并且包括绝缘材料主体20和导体轨道22，导体轨道22布置在绝缘材料主体20上并且彼此电绝缘，子模块的所述导体轨道具有不同电位，特别是负载电位，并且还具有辅助电位，特别是开关和测量电位。在此处具体说明具有负载电位诸如是典型的半桥式拓扑的三个导体轨道22。
相应的功率半导体组件24布置在两个导体轨道22上，该功率半导体组件可如本领域内常规的那样被实施为功率二极管或被实施为开关，例如被实施为MOS-FET或IGBT。功率半导体组件24如本领域内常规的那样导电地连接到导体轨道22，优选通过烧结连接进行连接。
子模块100的内部连接通过连接装置3形成，所述连接装置3由膜复合体制成，所述膜复合体具有交替的导电膜30、34和电绝缘膜32。在此，膜复合体正好具有两个导电膜和布置在其间的一个绝缘膜。在这种情况下，膜复合体3的面对基材2的表面形成第一主表面300，而相反的表面形成第二主表面340。具体地，连接装置3的导电膜30、34具有固有的结构，因此形成彼此电绝缘的导体轨道部段。所述导体轨道部段具体地将相应的功率半导体组件24、更确切地是其在背离基材2的一侧上的接触区域，连接到基材的导体轨道22。在一个优选的构造中，导体轨道部段通过烧结连接粘结地连接到所述接触区域。不言而喻的是，功率半导体组件24之间以及基材2的导体轨道22之间的连接也可以相同的方式形成。
附加地示出连接装置的背离基材2的那个表面的涂层36。所述涂层36在一方面可被实施为灌封，或在另一方面被实施为附加的膜，并具体用于防潮保护。所述涂层36在此属于连接单元3本身，使得涂层的表面从而形成连接装置3的表面340。
对于外部电气链路而言，子模块100具有负载和辅助端子元件4，在此只示出一个辅助端子元件44。所述辅助端子元件44纯粹通过示例的方式被实施为压配合接触件，其通过接触脚而粘结地连接到基材2的导体轨道22。从原则上而言，连接装置3本身的部分也可被实施为负载或辅助端子元件。负载端子元件(未示出)此外可如本领域内常规的那样实施。
该图还示出第二压力装置5的绝缘材料主体50，所述绝缘材料主体在此完全由压力主体54构成，所述压力主体54在其面向基材的一侧上具有切除部546以及布置在所述切除部546中并稍微突出的压力元件56。所述压力元件设置成在压力已经施加到压力主体54上之后按压到连接装置3的第二表面340的部段342上。所述部段342分别与下方布置的功率半导体组件24对准。压力主体54被具体实施为刚性的，以便能够将引入到其上的压力均匀地传递到压力元件56。为此目的以及针对在功率半导体模块的操作过程中热负载的背景状况，压力主体54由耐高温的热塑性材料、特别是聚苯硫醚构成。压力元件56在操作期间必须能够施加大致恒定的压力并且在这种情况下特别是在不同的温度下施加大致恒定的压力。为此目的，压力元件56由硅橡胶构成，特别是由所谓的液体硅胶，也被称为液体硅橡胶(LSR，Liquid Silicone Rubber)构成，其具有20至70、优选55至65的肖氏A硬度。这通过双组分注塑成型方法布置在压力主体54内。
在没有负载的状态下，即在压力主体54上从而在第二压力装置5上没有压力的状态下，所述压力主体以及因此特别还有压力元件56通过布置的功率半导体组件24并通过连接装置3与基材2间隔开。
该图还示出功率半导体模块10的壳体8，其不必完全覆盖子模块100和第一压力装置6。后者(即第一压力装置6)被实施为扁平的金属成型主体62，优选由弹簧钢板构成，具有多个弹性地作用的压力凸耳620，其优选以U形方式凹入，并且每一个压力凸耳620具有压力接触位置622，所述压力接触位置622用于将压力直接引入到第二压力装置5的以及更精确地其压力主体54的所分配的压力引入表面500上。
这种功率半导体模块10如本领域内常规的那样布置在冷却装置14上，其中导热膏140进而如本领域内常规的那样设置在基材2和冷却装置14之间。
图2至图5分别示出根据本发明布置的构造。
图2示出根据本发明的布置，其在原理上类似于根据图1所示的布置，并且从原则上而言具有相同的功能。这种布置具有简单的底板12，而不是冷却装置。此外，绝缘材料主体5还具有在压力主体54旁边的主体52。
在这种情况下，绝缘材料主体50被实施为与主体52和压力主体54是一体的，所述主体52通过粘合剂连接而连接到基材2的边缘，所述压力主体54布置成相对于主体52是可移动的并因此也相对于基材2是可移动的。为了形成可移动的布置，绝缘材料主体50具有两个中间主体58，在此被实施为凸耳。所述凸耳具有S形的路径，其允许压力主体54相对于主体52移动，特别是在垂直于基材2的方向上相对于主体52移动。
压力主体54还具有扁平的金属主体540，其在此以不限制一般性的方式布置在背离基材2一侧处的另一切除部内。所述扁平的金属成型主体540首先用于压力主体54的稳定性，以及附加地具有适于第一压力装置6的压力凸耳620的压力接触位置622的牢固的压力引入表面500。对于剩下部分而言，所述第一压力装置6以与根据图1所示的那样类似地实施。
示出一个辅助端子元件42，并且有利的是还有另外的辅助端子元件(未示出)和负载端子元件(也未示出)布置在绝缘材料主体50的主体52的切除部524内，并且如果合适的话也以固定在其位置下的方式或可移动但被束缚的方式被安装在该处。
图3示出根据本发明的布置，其在原理上类似于根据图1和图2所示的那些布置，并且从原则上而言具有相同的功能。附加地或备选地，在此示出负载端子元件40，而不是辅助端子元件。所述负载端子元件40朝向外侧突出通过功率半导体模块10的壳体8并且在外部可在该处进行接触。在功率半导体模块的内部，负载端子元件40突出通过子模块100的绝缘材料主体50的主体52的切除部524到达基材2。在该处负载端子元件40接触导体轨道22；它也可替代地接触连接装置3的导体轨道。
负载端子元件40与导体轨道22的导电接触在此被实施为力锁定接触，对于其形成而言，第一压力装置6具有按压到所述负载端子元件40上的弹性地作用的压力凸耳640。在此压力介导主体(此处未示出)可优选布置在压力凸耳640和负载端子元件40之间，所述压力介导主体形成负载端子元件和压力凸耳之间的电绝缘。
第一压力装置6在此以两部分式(bipartite)的方式实施，其具有两个金属成型主体。该压力装置的第一部分金属成型主体62以在原理上与根据图1和图2所示相同的方式实施，但弹性地作用的压力凸耳620不直接按压到第二压力装置5的压力引入表面上，而是通过压力介导主体7按压到第二压力装置5的压力引入表面上，该压力介导主体7以简单的方式实施为刚性塑料主体。
第一压力装置6的第二部分金属成型主体64用于将上述压力引入到负载端子元件24上。所述第二部分金属成型主体64还具有凹部642，第一部分成型主体62的压力凸耳620延伸通过该凹部以便将压力引入到第二压力装置5上。在该构造中，第一压力装置6的第一部分金属成型主体62和第二部分金属成型主体64形成堆叠，其中第一部分成型主体62在第二部分成型主体64背离基材2的一侧支承在第二部分成型主体64上。从原则上而言，在堆叠中的顺序也可以颠倒，这样则可能不需要第一部分的压力凸耳延伸通过其的第二部分成型主体的切除部。
图4示出根据本发明的布置，其在原理上类似于根据图1至图3所示的那些布置，并且从原则上而言具有相同的功能。该图示出布置在子模块100和第一压力装置6之间的附加的驱动电路板9。后者(即第一压力装置6)在此以导电和力锁定的方式连接到子模块100的辅助端子元件42，其被实施为接触弹簧并通过示例的方式形成功率半导体组件24的控制端子。
在这种构造中，驱动电路板9具有切除部92，压力介导主体7布置在该切除部中并将第一压力装置6的压力凸耳620的压力传递到第二压力装置5。
图5示出根据本发明的布置，其在原理上非常类似于根据图3所示的那些布置，并且从原则上而言具有相同的功能。与此相反，在此第一压力装置6的第二部分金属成型主体64以如此的方式实施以使得它具有相对于第一部分金属成型主体的压力凸耳620强制锁定的另一个压力凸耳650，其中两个压力凸耳累加地相互作用，即两个凸耳的压缩力加起来以便形成共同的压缩力。
图6以三维分解视图示出根据本发明的布置1的另一构造。该布置包括被实施为液体冷却装置的冷却装置16。三个子模块100布置在所述冷却装置16上，所述子模块在原理上对应于根据图4所示的子模块。第二压力装置5在该图中可见，这些第二压力装置具有绝缘材料主体50，该绝缘材料主体包括主体52和压力主体54。压力元件56在该图中不可见。压力主体54还具有已经描述的扁平金属主体540，具有所述的功能。同样示出用于引导辅助端子元件42和负载端子元件40通过的在主体52上的切除部524。
辅助端子元件42在此被实施为接触弹簧，而负载端子元件40被实施为扁平金属成型主体，其突出通过功率半导体模块的壳体8并具有用于外部接触的切除部。外壳8本身在此以类似框架的方式实施。
进一步示出用于驱动子模块100的功率半导体组件的驱动电路板9。所述驱动电路板9布置在子模块100的正上方，其中其辅助端子元件42将子模块的基材连接到所述驱动电路板9。
驱动电路板9具有切除部92，压力介导主体7延伸通过该切除部。压力介导主体7通过分组装置70连接到彼此。在这种情况下，所述分组装置70以如此的方式实施以使得各个压力介导主体7可在必要的范围内彼此独立地移动。
压力介导主体7中的一些用于将压力从第一压力装置6的凸耳620传递到第二压力装置5。另外的压力介导主体7用于将压力从凸耳630传递到负载端子元件40，以便其力锁定连接到基材之一的所分配的导体轨道。
为了将压力引入到第一压力装置6，示出多个压力引入装置60，在此被实施为相对于冷却装置16的螺钉连接。作为该压力引入的结果，压力施加到第一压力装置6上，其压力经由压力凸耳620、经由压力介导主体7、经由第二压力装置5和连接装置3施加到功率半导体元件24上，以便将所述功率半导体组件从而将基材2在与其垂直的方向上按压到冷却装置16上，从而使得它们在该处进行热接触。

Claims (19)

1.一种功率半导体模块(10)，其包括多个功率电子子模块(100)，包括壳体(8)，包括引向外侧的端子元件(4)，并且包括第一压力装置(6)，其中：
相应的功率电子子模块(100)具有：基材(2)，所述基材(2)具有布置在其上的功率半导体组件(24)；内部连接装置(3)；和具有压力引入表面(500)的第二压力装置(5)，
其中所述第一压力装置(6)被实施为扁平的金属成型主体，其具有多个凹入的弹性地作用的压力凸耳(620，630，640，650)，每个压力凸耳(620，630，640，650)具有压力接触位置(622)，用于直接或间接地将压力引入到相应的第二压力装置(5)的所分配的压力引入表面(500)上，并且端子元件(4)延伸通过壳体(8)并且设计成在压力技术方面借助于第一压力装置(6)的压力凸耳(640)间接或直接按压到端子元件(4)上而导电地连接到基材(2)或连接装置(3)；或者
其中所述第一压力装置(6)被实施为堆叠的第一部分金属成型主体(64)和第二部分金属成型主体(62)，其均具有多个凹入的弹性地作用的压力凸耳(620，630，640，650)，每个压力凸耳(620，630，640，650)具有压力接触位置(622)，用于直接或间接地将压力引入到相应的第二压力装置(5)的所分配的压力引入表面(500)上。
2.根据权利要求1所述的功率半导体模块，其中：
子模块(100)的连接装置(3)被实施为膜复合体，其包括导电膜(30，34)和电绝缘膜(32)，从而形成面向基材(2)的第一主表面(300)以及与第一主表面(300)相反的第二主表面(340)，并且其中所述子模块(100)通过连接装置(3)在内部以符合电路的方式连接。
3.根据前述权利要求中的任一项所述的功率半导体模块，其中：
第二压力装置(5)具有压力主体(54)，其具有第一切除部(546)，布置有从所述第一切除部(546)在功率半导体组件(24)的方向上突出的第一压力元件(56)，并且其中压力元件(56)按压到所述连接装置(3) 的第二主表面(340)的部段(342)上，并且在这种情况下，所述部段(342)布置在功率半导体组件(24)的沿着垂直于功率半导体组件(24)的方向突出的区域(240)内。
4.根据权利要求1所述的功率半导体模块，其中：
相邻于子模块(100)布置的第一部分金属成型主体(64)具有凹部(642)，以及进一步远离子模块的第二金属成型主体(62)具有与所述凹部(642)对准的压力凸耳(620)。
5.根据权利要求1或4所述的功率半导体模块，其中：
相邻于子模块(100)布置的第一部分金属成型主体(64)具有第一部分凸耳(650)，以及进一步远离子模块(100)布置的第二部分金属成型主体(62)具有与所述第一部分凸耳(650)对准的第二部分凸耳(620)，其中在部分凸耳的情况下压缩力累加地相互作用。
6.根据权利要求1所述的功率半导体模块，其中：
压力介导主体(7)布置在第一压力装置(6)的凸耳的压力接触位置(622)和第二压力装置(5)的压力引入表面(500)之间。
7.根据权利要求6所述的功率半导体模块，其中：
多个压力介导主体(7)通过分组装置(70)机械地连接到彼此。
8.根据权利要求7所述的功率半导体模块，其中：
所述分组装置(70)被实施为挠性的分组装置。
9.根据权利要求7所述的功率半导体模块，其中：
印刷电路板(9)布置在第一压力装置(6)和第二压力装置(5)之间。
10.根据权利要求9所述的功率半导体模块，其中：
压力介导主体(7)延伸通过印刷电路板(9)的所分配的凹部(92)。
11.一种功率半导体模块布置，其包括根据前述权利要求中的任一项所述的功率半导体模块，并包括底板(12)。
12.根据权利要求11所述的功率半导体模块布置，其中：
导热膏(140)布置在功率半导体模块(10)的子模块(100)的相应基材(2)和底板(12)之间。
13.根据权利要求12所述的功率半导体模块布置，其中：
导热膏(140)为包含氮化硼的导热膏。
14.根据权利要求12所述的功率半导体模块布置，其中：
导热膏具有为5μm至50μm的厚度。
15.根据权利要求14所述的功率半导体模块布置，其中：
导热膏具有为5μm至15μm的厚度。
16.根据权利要求11至14中的任一项所述的功率半导体模块布置，其中：
压力引入装置(60)相对于底板(12)将压力施加到第一压力装置(6)上，并且压力经由压力凸耳(620，640，650)及其压力接触位置(622)直接地或经由压力介导主体(7)间接地施加到第二压力装置(5)的压力引入表面(500)上以及进一步施加到功率半导体组件(24)上，以便将基材(2)在与其垂直的方向上按压到底板(12)上。
17.根据权利要求16所述的功率半导体模块布置，其中：
压力引入装置(60)被实施为螺钉连接。
18.根据权利要求11或12所述的功率半导体模块布置，其中：
底板实施为冷却装置(14，16)。
19.根据权利要求16所述的功率半导体模块布置，其中：
底板实施为冷却装置(14，16)。
CN201610702755.5A 2015-08-26 2016-08-22 包括多个子模块和压力装置的功率半导体模块及其布置 Active CN106486436B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015114191.4A DE102015114191B3 (de) 2015-08-26 2015-08-26 Leistungshalbleitermodul mit einer Mehrzahl von Submodulen und mit einer Druckeinrichtung und Anordnung hiermit
DE102015114191.4 2015-08-26

Publications (2)

Publication Number Publication Date
CN106486436A CN106486436A (zh) 2017-03-08
CN106486436B true CN106486436B (zh) 2021-03-30

Family

ID=57135830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610702755.5A Active CN106486436B (zh) 2015-08-26 2016-08-22 包括多个子模块和压力装置的功率半导体模块及其布置

Country Status (2)

Country Link
CN (1) CN106486436B (zh)
DE (1) DE102015114191B3 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017107117B3 (de) * 2017-04-03 2018-05-17 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Schalteinrichtung und Anordnung hiermit
CN109427709B (zh) * 2017-09-01 2024-02-02 清华大学 电气器件以及电气装置
DE102017125052B4 (de) * 2017-10-26 2020-03-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Schalteinrichtung und Leistungshalbleitereinrichtung mit einem derartigen Leistungshalbleitermodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134482A1 (en) * 2007-11-16 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Power semiconductor module having a substrate and a pressure device
CN102142406A (zh) * 2009-12-05 2011-08-03 赛米控电子股份有限公司 具有混合蓄压器的、压力接触连通的功率半导体模块
CN104157622A (zh) * 2013-05-14 2014-11-19 赛米控电子股份有限公司 功率电子开关装置和具有该功率电子开关装置的布置结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5832215B2 (ja) * 2011-09-28 2015-12-16 株式会社ケーヒン 半導体制御装置
DE102014115565B3 (de) * 2014-10-27 2015-10-22 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schalteinrichtung mit einer feuchtigkeitsdichten und elektrisch isolierenden Abdeckung und zur Herstellung einer Anordnung hiermit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134482A1 (en) * 2007-11-16 2009-05-28 Semikron Elektronik Gmbh & Co. Kg Power semiconductor module having a substrate and a pressure device
CN102142406A (zh) * 2009-12-05 2011-08-03 赛米控电子股份有限公司 具有混合蓄压器的、压力接触连通的功率半导体模块
CN104157622A (zh) * 2013-05-14 2014-11-19 赛米控电子股份有限公司 功率电子开关装置和具有该功率电子开关装置的布置结构

Also Published As

Publication number Publication date
DE102015114191B3 (de) 2016-11-03
CN106486436A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
KR102214418B1 (ko) 전력 반도체 스위칭 장치 및 이를 포함하는 장치
CN106486439B (zh) 包括两部分式壳体的功率电子子模块
KR102237875B1 (ko) 전력 반도체 모듈 및 이를 포함하는 장치
US9627343B2 (en) Power semiconductor module with switching device and assembly
US7780469B2 (en) Arrangement of at least one power semiconductor module and a printed circuit board
KR101204630B1 (ko) 가압 접촉식 전력 반도체 모듈
CN106340493B (zh) 功率电子模块
CN107026136B (zh) 具有压力施加体的功率半导体模块及其布置
US8665596B2 (en) Power switching circuitry
US8427836B2 (en) Power semiconductor module
JP2007335858A (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
US20140285972A1 (en) Housing and power module having the same
CN107644858B (zh) 功率电子开关装置、其布置结构及制造开关装置的方法
CN106486436B (zh) 包括多个子模块和压力装置的功率半导体模块及其布置
CN109786341B (zh) 具有开关装置的功率半导体模块及其配置
KR20070081743A (ko) 전력 반도체 모듈 및 이에 대한 제조 방법
CN111916411A (zh) 对用电器进行可控的电功率供应的功率模块
US11706883B2 (en) Power semiconductor module and method for arranging said power semiconductor module
US20180026110A1 (en) Power electronic switching device, arrangement herewith and methods for producing the switching device
CN109712949B (zh) 具有开关装置的功率半导体模块以及功率半导体装置
KR20090050987A (ko) 기판 및 가압 장치를 구비하는 전력 반도체 모듈
CN108172550B (zh) 用于电力电子开关装置的压力装置、开关装置及其配置
US8053884B2 (en) Power semiconductor module with sealing device for sealing to a substrate carrier and method for manufacturing it
CN107393892B (zh) 功率半导体装置
US20190214340A1 (en) Power module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant